本發(fā)明涉及到計(jì)算機(jī)硬件技術(shù)領(lǐng)域，尤其涉及一種印刷電路板。本發(fā)明還涉及一種Fanout布線方法。

背景技術(shù)：

飛騰處理器芯片下方的DDR（內(nèi)存）的時(shí)序直接關(guān)系到DDR能否正常工作，對計(jì)算機(jī)的性能影響很大。目前，在進(jìn)行DDR繞線時(shí)，由于飛騰處理器芯片下方布線空間的限制，不可避免的存在Fanout（扇出）繞線。為了保證DDR的時(shí)序，保證DDR的正常工作，需要在DDR繞線時(shí)對布線長度上進(jìn)行嚴(yán)格的限制，比如同組信號等長誤差不超過10mil，以保證DDR同組信號的等時(shí)。布線工程師為了保證時(shí)序，需要遵守布線規(guī)范，需要花費(fèi)大量的時(shí)間在繞等長的工作中，繞等長的工作是需求工程師有豐富的經(jīng)驗(yàn)以及足夠細(xì)心、耐心，故增大工作量、增加時(shí)間成本是不可避免的。

但是即使保證了同組信號走線等長，也不能能保證DDR的時(shí)序。因?yàn)楹雎粤诵盘柧€距離地孔過近帶來的影響。在飛騰處理器芯片下方的DDR Fanout繞線時(shí)，由于布線空間的限制，走線距離地孔較近，這導(dǎo)致了部分走線的參考變多，信號的損耗減小，信號的上升沿變緩，距離地孔較近的走線上傳遞信號比同組的其他正常走線上傳遞信號慢，這可能會導(dǎo)致部分走線的等長但等時(shí)超出標(biāo)準(zhǔn)，這會破壞DDR的時(shí)序問題，使得DDR不能正常工作在額定頻率。

因此如何能夠保證DDR的時(shí)序，且不需要增加布線工程師的工作量，成為本領(lǐng)域技術(shù)人員亟待解決的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是，克服現(xiàn)有技術(shù)存在的上述缺陷，提供一種印刷電路板，能夠保證DDR的時(shí)序，且不需要增加布線工程師的工作量。

本發(fā)明提供了一種印刷電路板，包括疊層厚度已確定的板體，所述板體上設(shè)置有芯片、信號線和若干地孔，當(dāng)板體上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，確定為需要掏空的位置點(diǎn)，在需要掏空的信號線位置點(diǎn)其對應(yīng)的參考層設(shè)置掏空區(qū)域。

優(yōu)選地，所述預(yù)設(shè)距離為2倍信號線的線寬。

優(yōu)選地，所述需要掏空的信號線位置點(diǎn)對應(yīng)參考層具體為距離信號線最近的地層。

優(yōu)選地，所述印刷電路板的板材影響掏空區(qū)域位置、形狀及面積。

優(yōu)選地，掏空區(qū)域位置、形狀及面積確定具體為：根據(jù)確定印刷電路板上設(shè)置芯片型號、疊層厚度、芯片下方的出線線寬與線間距，建立具有過孔、地孔和信號線的仿真模型；在仿真模型中，需要掏空的信號線位置點(diǎn)其對應(yīng)的參考層上根據(jù)掏空區(qū)域的初始值進(jìn)行掏空處理，并對無地孔影響仿真模型、有地孔影響的仿真模型且掏空處理后的信號模型進(jìn)行仿真分析；對比無地孔影響時(shí)的信號參數(shù)與有地孔影響但進(jìn)行掏空處理時(shí)的信號參數(shù)，并且不斷調(diào)整掏空區(qū)域的位置、形狀及面積進(jìn)行迭代優(yōu)化，找到最佳的補(bǔ)償情況，從而得到最合適的掏空區(qū)域的位置、形狀及面積。

本發(fā)明還提供的一種Fanout布線方法，所述方法包括以下步驟：

步驟S100：確定印刷電路板上設(shè)置芯片型號和疊層厚度，當(dāng)印刷電路板上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，確定為需要掏空的位置點(diǎn)；

步驟S200：在需要掏空的信號線位置點(diǎn)其對應(yīng)的參考層上設(shè)置的掏空區(qū)域。

優(yōu)選地，所述步驟S100中的預(yù)設(shè)距離為2倍信號線的線寬。

優(yōu)選地，所述步驟S200中需要掏空的的信號線位置點(diǎn)對應(yīng)參考層具體為距離信號線最近的地層。

優(yōu)選地，所述印刷電路板的板材影響掏空區(qū)域面積。

優(yōu)選地，所述步驟S200中掏空區(qū)域位置、形狀及面積確定具體為：

步驟S201：根據(jù)確定印刷電路板上設(shè)置芯片型號、疊層厚度、芯片下方的出線線寬與線間距，建立具有過孔、地孔和信號線的仿真模型；

步驟S202：在仿真模型中，需要掏空的信號線位置點(diǎn)其對應(yīng)的參考層上根據(jù)掏空區(qū)域的初始值進(jìn)行掏空處理，并對無地孔影響仿真模型、有地孔影響的仿真模型且掏空處理后的信號模型進(jìn)行仿真分析；

步驟S203：對比無地孔影響時(shí)的信號參數(shù)與有地孔影響但進(jìn)行掏空處理時(shí)的信號參數(shù)，并且不斷調(diào)整掏空區(qū)域的位置、形狀及面積進(jìn)行迭代優(yōu)化，找到最佳的補(bǔ)償情況，從而得到最合適的掏空區(qū)域的位置、形狀及面積。

通過在信號與地孔的垂直交匯處，在信號線的參考地層掏空一小部分，從而補(bǔ)償信號線距離地孔較近而對上升沿的影響?？梢韵盘柧€與地孔較近而帶來的影響，能夠保證DDR的時(shí)序，從而可以制定相對寬松一點(diǎn)的繞線規(guī)范，且不需要增加布線工程師的工作量，減少設(shè)計(jì)難度與時(shí)間成本。

附圖說明

圖1為單個(gè)過孔信號線的印刷電路板示意圖；

圖2為3個(gè)距離走線間距為4mil的地孔的印刷電路板示意圖；

圖3為本發(fā)明提供的第一種在圖3上在走線鄰近地孔的位置下方掏空一個(gè)矩形塊的印刷電路板示意圖；

圖4為無地孔無掏空結(jié)構(gòu)和有3個(gè)距離走線間距為4mil的地孔模型仿真S參數(shù)對比圖；

圖5為無地孔無掏空結(jié)構(gòu)和有3個(gè)距離走線間距為4mil的地孔且有掏空的模型仿真S參數(shù)對比圖；

圖6為本發(fā)明提供的第二種在圖3上在走線鄰近地孔的位置下方掏空一個(gè)矩形塊的印刷電路板示意圖；

圖7為本發(fā)明提供的第一種Fanout布線方法的流程圖；

圖8為本發(fā)明提供的第二種Fanout布線方法的流程圖。

具體實(shí)施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)說明。

參見圖1至圖5，圖1為單個(gè)過孔信號線的印刷電路板示意圖，圖2為3個(gè)距離走線間距為4mil的地孔的印刷電路板示意圖，圖3為本發(fā)明提供的第一種在圖3上在走線鄰近地孔的位置下方掏空一個(gè)矩形塊的印刷電路板示意圖，圖4為無地孔無掏空結(jié)構(gòu)和有3個(gè)距離走線間距為4mil的地孔模型仿真S參數(shù)對比圖，圖5為無地孔無掏空結(jié)構(gòu)和有3個(gè)距離走線間距為4mil的地孔且有掏空的模型仿真S參數(shù)對比圖。

本發(fā)明還提供了一種印刷電路板，包括疊層厚度已確定的板體1，所述板體1上設(shè)置有芯片、信號線2、和若干地孔4、過孔3，當(dāng)板體1上的信號線2上的點(diǎn)與地孔4距離小于預(yù)設(shè)距離時(shí)，確定為需要掏空的位置點(diǎn)，在需要掏空的信號線位置點(diǎn)其對應(yīng)的參考層設(shè)置掏空區(qū)域5。

本發(fā)明主要存在的區(qū)域是對飛騰處理器芯片封裝下方的出線區(qū)域，在設(shè)計(jì)前期，印刷電路板上設(shè)置的芯片型號選定后，可以通過芯片手冊，得到芯片的信號引腳之間的間距，在設(shè)計(jì)的疊層厚度確定后，為保證信號走線的阻抗，芯片下方的出線線寬與線間距則會確定，因?yàn)樾酒男盘栆_是固定的，即信號線上的點(diǎn)與地孔的位置與間距固定，如此，即可確定信號線距離地孔較近的位置點(diǎn)。當(dāng)印刷電路板上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，確定為需要掏空的位置點(diǎn)。通過在信號與地孔的垂直交匯處，在信號線的參考地層掏空一小部分，從而補(bǔ)償信號線距離地孔較近而對上升沿的影響?？梢韵盘柧€與地孔較近而帶來的影響，能夠保證DDR的時(shí)序，從而可以制定相對寬松一點(diǎn)的繞線規(guī)范，且不需要增加布線工程師的工作量，減少設(shè)計(jì)難度與時(shí)間成本。

當(dāng)印刷電路板上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，確定為需要掏空的位置點(diǎn)。需要掏空的位置點(diǎn)可以為多個(gè)。

掏空區(qū)域至少為一個(gè)，可以每個(gè)需要掏空的位置點(diǎn)對應(yīng)一個(gè)掏空區(qū)域，，也可以若干需要掏空的位置點(diǎn)對應(yīng)一個(gè)掏空區(qū)域，掏空區(qū)域位置、形狀及面積均可通過仿真確定。

圖4（a）為插入損耗對比圖，其中實(shí)線為無地孔影響的正常走線的插入損耗，虛線為增加了3個(gè)距離走線間距為4mil的地孔影響的插入損耗，所述插入損耗具體為信號通過一段傳輸線后，能量的一個(gè)損耗。圖4（b）為上升沿延遲曲線圖，其中實(shí)線為無地孔無掏空結(jié)構(gòu)下的延遲曲線，虛線為有3個(gè)地孔結(jié)構(gòu)下的延遲曲線。

從圖4中看出，添加地孔后，信號的插入損耗變小，信號質(zhì)量略有提升，且信號的上升沿變緩了約1ps，一般的DDR繞線規(guī)范中要求，同組信號線延遲差異不能超過2ps，而僅僅是多了3個(gè)地孔，則會對信號的延遲造成了1ps的誤差，極大地增加了繞線的難度。

圖5為（a）插入損耗對比圖，其中實(shí)線為無地孔影響的正常走線的插入損耗，點(diǎn)短線為有3距離走線間距為4mil的地孔影響，點(diǎn)線為有3個(gè)距離走線間距為4mil的地孔影響且進(jìn)行了參考層掏空處理的走線的插入損耗。圖5（b）為上升沿延遲曲線圖，其中實(shí)線為無地孔無掏空結(jié)構(gòu)下的延遲曲線，虛線為有3個(gè)地孔且增加掏空結(jié)構(gòu)下的延遲曲線。

從圖5中看出，增加掏空結(jié)構(gòu)后，插入損耗得到一定的補(bǔ)償，延遲時(shí)間與最初沒有地孔的結(jié)構(gòu)相對比也有一定的優(yōu)化，圖中的上升沿延遲基本消除。

在進(jìn)一步的方案中，所述預(yù)設(shè)距離為2倍信號線的線寬。

如果信號線上的點(diǎn)與地孔4的垂直距離小于2倍的線寬，那么信號的損耗減小，信號的上升沿變緩，距離地孔較近的信號線上傳遞信號比同組的其他正常走線上傳遞信號慢，則需要進(jìn)行掏空處理。

在更進(jìn)一步的方案中，所述需要掏空的信號線位置點(diǎn)對應(yīng)參考層具體為距離信號線最近的地層。

印刷電路板的板體1包括多層導(dǎo)電層、設(shè)在相鄰兩個(gè)所述導(dǎo)電層之間的介質(zhì)層以及地層，所述導(dǎo)電層上設(shè)有信號線和若干地孔，所述地孔貫穿所述板體的厚度且與所述地層電連接。需要掏空的的信號線位置點(diǎn)其最近的地層即為該信號線的參考層，如果掏空的的信號線位置點(diǎn)的上下地層的距離一致或者大致相同，則上下地層均為該掏空的的信號線位置點(diǎn)的參考層。

若需要掏空的的信號線位置點(diǎn)有上下兩個(gè)參考層，那么掏空區(qū)域可以位于兩層參考層其中一層，也可以在兩層參考層上均設(shè)置掏空區(qū)域。

掏空區(qū)域5確定具體為：根據(jù)確定印刷電路板上預(yù)設(shè)置芯片型號、疊層厚度、芯片下方的出線線寬與線間距，建立具有過孔、地孔和信號線的仿真模型；在仿真模型中，需要掏空的信號線位置點(diǎn)其對應(yīng)的參考層上根據(jù)掏空區(qū)域的初始值進(jìn)行掏空處理，并對無地孔影響仿真模型、有地孔影響的仿真模型且掏空處理后的信號模型進(jìn)行仿真分析；對比無地孔影響時(shí)的信號參數(shù)與有地孔影響但進(jìn)行掏空處理時(shí)的信號參數(shù)，并且不斷調(diào)整掏空區(qū)域的位置、形狀及面積進(jìn)行迭代優(yōu)化，找到最佳的補(bǔ)償情況，從而得到最合適的掏空區(qū)域的位置、形狀及面積。

根據(jù)對仿真模型進(jìn)行仿真，對比無地孔影響時(shí)的信號參數(shù)與有地孔影響但進(jìn)行掏空處理時(shí)的信號參數(shù)，并且不斷調(diào)整掏空區(qū)域的位置、形狀及面積進(jìn)行迭代優(yōu)化，找到最佳的補(bǔ)償情況，從而確定最合適的掏空區(qū)域的位置、形狀及面積。

參見圖3和圖6，圖3為本發(fā)明提供的第一種在圖3上在走線鄰近地孔的位置下方掏空一個(gè)矩形塊的印刷電路板示意圖，圖6為本發(fā)明提供的第二種在圖3上在走線鄰近地孔的位置下方掏空一個(gè)矩形塊的印刷電路板示意圖；

信號線距離地孔較近，相當(dāng)于增大了信號線的走線電容，通過對參考層的掏空，增大信號線的回路電感，來補(bǔ)償?shù)乜讓π盘柧€的影響。但是掏空區(qū)域也不能無限增大，在芯片下方的區(qū)域，出線較多，布線面積緊張，掏空區(qū)域同樣會受到限制，而且，過大的掏空面積（主要是指寬度），會導(dǎo)致走線的線寬線間距越大，則會使得走線距離地孔越近，由于地孔的限制，則在參考層掏空的區(qū)域，其長度不能太大，由于地孔的存在，地孔附近就無法進(jìn)行掏空處理，地孔一般是注銅孔，如果地孔附近進(jìn)行了掏空，會使得地孔在參考層的焊盤變形，造成難以估量的其他影響。因而適當(dāng)增加掏空矩形的面積，包括長度、寬度，會使得回路電感增大，更有利于減小過近的地孔對信號的影響。

優(yōu)選地，所述印刷電路板的板材影響掏空區(qū)域位置、形狀及面積。印刷電路板上設(shè)置芯片型號和疊層厚度確定后，印刷電路板的板材決定了印刷電路板中信號線走線的線寬線間距，信號線走線的線寬線間距，則會決定信號線是否距離地孔在一個(gè)安全范圍以外，當(dāng)印刷電路板上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，則需要進(jìn)行掏空處理，因而印刷電路板的板材影響間接掏空區(qū)域位置、形狀及面積。

參見圖1至圖5及圖7，圖1為單個(gè)過孔信號線的印刷電路板示意圖，圖2為3個(gè)距離走線間距為4mil的地孔的印刷電路板示意圖，圖3為本發(fā)明提供的第一種在圖3上在走線鄰近地孔的位置下方掏空一個(gè)矩形塊的印刷電路板示意圖，圖4為無地孔無掏空結(jié)構(gòu)和有3個(gè)距離走線間距為4mil的地孔模型仿真S參數(shù)對比圖，圖5為無地孔無掏空結(jié)構(gòu)和有3個(gè)距離走線間距為4mil的地孔且有掏空的模型仿真S參數(shù)對比圖，圖7為本發(fā)明提供的第一種Fanout布線方法的流程圖

本發(fā)明提供的Fanout布線方法，即對飛騰處理器芯片封裝下方的出線區(qū)域進(jìn)行Fanout布線時(shí)，所述方法包括以下步驟：

步驟S100：確定印刷電路板上設(shè)置芯片型號和疊層厚度，當(dāng)印刷電路板上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，確定為需要掏空的位置點(diǎn)；

步驟S200：在需要掏空的信號線位置點(diǎn)其對應(yīng)的參考層上設(shè)置掏空區(qū)域。

本發(fā)明主要存在的區(qū)域是對飛騰處理器芯片封裝下方的出線區(qū)域，在設(shè)計(jì)前期，印刷電路板上設(shè)置的芯片型號選定后，可以通過芯片手冊，得到芯片的信號引腳之間的間距，在設(shè)計(jì)的疊層厚度確定后，為保證信號走線的阻抗，芯片下方的出線線寬與線間距則會確定，因?yàn)樾酒男盘栆_是固定的，即信號線上的點(diǎn)與地孔的位置與間距固定，如此，即可確定信號線距離地孔較近的位置點(diǎn)。當(dāng)印刷電路板上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，確定為需要掏空的位置點(diǎn)。通過在信號與地孔的垂直交匯處，在信號線的參考地層掏空一小部分，從而補(bǔ)償信號線距離地孔較近而對上升沿的影響。通過該方法，可以消除信號線與地孔較近而帶來的影響，能夠保證DDR的時(shí)序，從而可以制定相對寬松一點(diǎn)的繞線規(guī)范，且不需要增加布線工程師的工作量，減少設(shè)計(jì)難度與時(shí)間成本。

當(dāng)印刷電路板上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，確定為需要掏空的位置點(diǎn)。需要掏空的位置點(diǎn)可以為多個(gè)。

掏空區(qū)域至少為一個(gè)，可以每個(gè)需要掏空的位置點(diǎn)對應(yīng)一個(gè)掏空區(qū)域，，也可以若干需要掏空的位置點(diǎn)對應(yīng)一個(gè)掏空區(qū)域，掏空區(qū)域位置、形狀及面積均可通過仿真確定。

圖4（a）為插入損耗對比圖，其中實(shí)線為無地孔影響的正常走線的插入損耗，虛線為增加了3個(gè)距離走線間距為4mil的地孔影響的插入損耗，所述插入損耗具體為信號通過一段傳輸線后，能量的一個(gè)損耗。圖4（b）為上升沿延遲曲線圖，其中實(shí)線為無地孔無掏空結(jié)構(gòu)下的延遲曲線，虛線為有3個(gè)地孔結(jié)構(gòu)下的延遲曲線。

從圖4中看出，添加地孔后，信號的插入損耗變小，信號質(zhì)量略有提升，且信號的上升沿變緩了約1ps，一般的DDR繞線規(guī)范中要求，同組信號線延遲差異不能超過2ps，而僅僅是多了3個(gè)地孔，則會對信號的延遲造成了1ps的誤差，極大地增加了繞線的難度。

圖5為（a）插入損耗對比圖，其中實(shí)線為無地孔影響的正常走線的插入損耗，點(diǎn)短線為有3距離走線間距為4mil的地孔影響，點(diǎn)線為有3個(gè)距離走線間距為4mil的地孔影響且進(jìn)行了參考層掏空處理的走線的插入損耗。圖5（b）為上升沿延遲曲線圖，其中實(shí)線為無地孔無掏空結(jié)構(gòu)下的延遲曲線，虛線為有3個(gè)地孔且增加掏空結(jié)構(gòu)下的延遲曲線。

從圖5中看出，增加掏空結(jié)構(gòu)后，插入損耗得到一定的補(bǔ)償，延遲時(shí)間與最初沒有地孔的結(jié)構(gòu)相對比也有一定的優(yōu)化，圖中的上升沿延遲基本消除。

在進(jìn)一步的方案中，所述步驟S100中的預(yù)設(shè)距離為2倍信號線的線寬。

如果信號線上的點(diǎn)與地孔的垂直距離小于2倍的線寬，那么信號的損耗減小，信號的上升沿變緩，距離地孔較近的信號線上傳遞信號比同組的其他正常走線上傳遞信號慢，則需要進(jìn)行掏空處理。

在更進(jìn)一步的方案中，所述步驟S200中需要掏空的的信號線位置點(diǎn)對應(yīng)參考層具體為距離信號線最近的地層。

需要掏空的的信號線位置點(diǎn)其最近的地層即為該信號線的參考層，如果掏空的的信號線位置點(diǎn)的上下地層的距離一致或者大致相同，則上下地層均為該掏空的的信號線位置點(diǎn)的參考層。

若需要掏空的的信號線位置點(diǎn)有上下兩個(gè)參考層，那么掏空區(qū)域可以位于兩層參考層其中一層，也可以在兩層參考層上均設(shè)置掏空區(qū)域。

參見圖8，圖8本發(fā)明提供的第二種Fanout布線方法的流程圖。

與第一中Fanout布線方法的區(qū)別在于，掏空區(qū)域的確定方法不同。

關(guān)于步驟S200中掏空區(qū)域的位置、形狀及面積確定具體為：

步驟S201：根據(jù)確定印刷電路板上設(shè)置芯片型號、疊層厚度、芯片下方的出線線寬與線間距，建立具有過孔、地孔和信號線的仿真模型；

步驟S202：在仿真模型中，需要掏空的信號線位置點(diǎn)其對應(yīng)的參考層上根據(jù)掏空區(qū)域的初始值進(jìn)行掏空處理，并對無地孔影響仿真模型、有地孔影響的仿真模型且掏空處理后的信號模型進(jìn)行仿真分析；

步驟S203：對比無地孔影響時(shí)的信號參數(shù)與有地孔影響但進(jìn)行掏空處理時(shí)的信號參數(shù)，并且不斷調(diào)整掏空區(qū)域的位置、形狀及面積進(jìn)行迭代優(yōu)化，找到最佳的補(bǔ)償情況，從而得到最合適的掏空區(qū)域的位置、形狀及面積。

其中，掏空區(qū)域的初始值可根據(jù)經(jīng)驗(yàn)進(jìn)行設(shè)置。

根據(jù)對仿真模型進(jìn)行仿真，對比無地孔影響時(shí)的信號參數(shù)與有地孔影響但進(jìn)行掏空處理時(shí)的信號參數(shù)，并且不斷調(diào)整掏空區(qū)域的位置、形狀及面積進(jìn)行迭代優(yōu)化，找到最佳的補(bǔ)償情況，從而確定最合適的掏空區(qū)域的位置、形狀及面積。

參見圖3和圖7，圖3為本發(fā)明提供的第一種在圖3上在走線鄰近地孔的位置下方掏空一個(gè)矩形塊的印刷電路板示意圖，圖8本發(fā)明提供的為第二種在圖3上在走線鄰近地孔的位置下方掏空一個(gè)矩形塊的印刷電路板示意圖；

信號線距離地孔較近，相當(dāng)于增大了信號線的走線電容，通過對參考層的掏空，增大信號線的回路電感，來補(bǔ)償?shù)乜讓π盘柧€的影響。但是掏空區(qū)域也不能無限增大，在芯片下方的區(qū)域，出線較多，布線面積緊張，掏空區(qū)域同樣會受到限制，而且，過大的掏空面積（主要是指寬度），會導(dǎo)致走線的線寬線間距越大，則會使得走線距離地孔越近，由于地孔的限制，則在參考層掏空的區(qū)域，其長度不能太大，由于地孔的存在，地孔附近就無法進(jìn)行掏空處理，地孔一般是注銅孔，如果地孔附近進(jìn)行了掏空，會使得地孔在參考層的焊盤變形，造成難以估量的其他影響。因而適當(dāng)增加掏空矩形的面積，包括長度、寬度，會使得回路電感增大，更有利于減小過近的地孔對信號的影響。

優(yōu)選地，所述印刷電路板的板材影響掏空區(qū)域位置、形狀及面積。

印刷電路板上預(yù)設(shè)置芯片型號和疊層厚度確定后，印刷電路板的板材決定了印刷電路板中信號線走線的線寬線間距，信號線走線的線寬線間距，則會決定信號線是否距離地孔在一個(gè)安全范圍以外，當(dāng)印刷電路板上的信號線上的點(diǎn)與地孔距離小于預(yù)設(shè)距離時(shí)，則需要進(jìn)行掏空處理，因而印刷電路板的板材影響間接掏空區(qū)域位置、形狀及面積。

以上對本發(fā)明所提供的一種印刷電路板及Fanout布線方法及進(jìn)行了詳細(xì)介紹。本文中應(yīng)用了具體個(gè)例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的核心思想。應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以對本發(fā)明進(jìn)行若干改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求的保護(hù)范圍內(nèi)。