本發(fā)明的實施例涉及半導體領域，更具體地涉及集成電路及形成電阻式隨機存取存儲器單元的方法。

背景技術：

許多現(xiàn)代電子器件包含被配置為存儲數據的電子存儲器。電子存儲器可以是易失性或非易失性的。易失性存儲器在掉電時失去其存儲的數據，而非易失性存儲器在掉電時保持其存儲的數據。電阻式隨機存取存儲器(rram)由于其簡單的結構以及cmos邏輯兼容工藝技術而成為下一代非易失性存儲器的頗具前景的候選對象。rram單元包括具有可變電阻的電子數據存儲層，該電子數據存儲層放置在兩個電極之間。

技術實現(xiàn)要素：

本發(fā)明的實施例提供了一種集成電路，包括：半導體襯底；互連結構，設置在所述半導體襯底上方，所述互連結構包括下部金屬層、設置在所述下部金屬層上方的中間金屬層、以及設置在所述中間金屬層上方的上部金屬層，其中，所述下部金屬層的上表面和所述中間金屬層的下表面通過第一距離垂直間隔開；以及電阻式隨機存取存儲器(rram)單元，布置在所述下部金屬層和所述上部金屬層之間，所述電阻式隨機存取存儲器單元包括通過具有可變電阻的數據存儲層分離的底部電極和頂部電極，其中，所述數據存儲層垂直跨越比所述第一距離大的第二距離。

本發(fā)明的實施例還提供了一種集成電路，包括：半導體襯底；互連結構，設置在所述半導體襯底上方，并且所述互連結構包括下部金屬層、通過下部層間介電層與所述下部金屬層分離的中間金屬層、以及通過上部層間介電層與所述中間金屬層分離的上部金屬層，其中，下部通孔延伸穿過所述下部層間介電層以將所述下部金屬層的第一金屬線耦合至所述中間金屬層的第二金屬線，并且上部通孔延伸穿過所述上部層間介電層以將所述中間金屬層的第二金屬線耦合至所述上部金屬層的第三金屬線；以及電阻式隨機存取存儲器(rram)單元，布置在所述下部金屬層和所述上部金屬層之間，所述電阻式隨機存取存儲器單元包括通過具有可變電阻的數據存儲層分離的底部電極和頂部電極，其中，所述數據存儲層垂直跨越比所述下部通孔的高度或所述上部通孔的高度大的距離。

本發(fā)明的實施例還提供了一種形成電阻式隨機存取存儲器(rram)單元的方法，包括：在半導體襯底上方形成包括下部金屬線的下部金屬層；在所述下部金屬層上方形成中間層介電(ild)層；在所述中間層間介電層上方形成中間金屬層；在所述中間金屬層上方形成間隔件層；形成向下延伸穿過所述間隔件層和所述中間層間介電層的溝槽以暴露所述下部金屬層的上表面；形成位于所述下部金屬層的暴露的上表面上方、沿著所述溝槽的側壁、以及至少部分地延伸至所述間隔件層上方的共形底部電極層；在所述溝槽中沿著所述底部電極層的上表面形成共形數據存儲層；以及在所述溝槽中于所述數據存儲層上方形成頂部電極。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最好地理解本發(fā)明的各個實施例。應該注意，根據工業(yè)中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了rram(電阻式隨機存取存儲器)單元的一些實施例的截面圖。

圖2示出了rram單元的一些附加實施例的截面圖。

圖3示出了rram單元的一些附加實施例的截面圖。

圖4至圖11示出了截面圖的一些實施例，這些截面圖示出了形成rram單元的方法。

圖12示出了形成rram單元的方法的一些實施例的流程圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用于實現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實例以簡化本發(fā)明。當然，這些僅是實例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。另外，本發(fā)明可以在各個實例中重復附圖標號和/或字母。這種重復是為了簡明和清楚，但是其本身沒有指明所討論的各個實施例和/或配置之間的關系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關系術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關系。除了圖中所示的方位外，空間關系術語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉90度或在其他方位)，并且在本文中使用的空間關系描述符可以同樣地作相應地解釋。

電阻式隨機存取存儲器(rram)由于其簡單的結構以及cmos邏輯兼容工藝而成為下一代電子數據存儲的頗具前景的候選對象。直到現(xiàn)在已經被完全限定在兩個垂直相鄰的金屬互連層之間的rram單元包括通過介電數據存儲層與導電頂部電極分離的導電底部電極。在rram單元的操作期間，數據存儲層具有表示數據的單位的可變電阻，諸如數據的比特位或數據的多個比特位。數據存儲層的電阻被認為基于氧空穴存在于數據存儲層的所謂的“絲狀體(filaments)”中的程度。例如，為了將第一數據狀態(tài)寫入rram單元(如，為了“置位”邏輯“1”)，將第一偏壓(bias)施加在底部和頂部電極上以從數據存儲層的絲狀體剝離氧離子，從而使數據存儲層處于低電阻狀態(tài)。相反地，為了將第一數據狀態(tài)寫入rram單元(如，為了“復位”邏輯“0”)，將第二偏壓(不同的偏壓)施加在底部和頂部電極上以將氧離子塞回絲狀體，從而使數據存儲層處于高電阻狀態(tài)。此外，通過將第三偏壓狀態(tài)(不同于第一和第二偏壓狀態(tài))施加在底部和頂部電極上，可以測量數據存儲層的電阻以確定rram單元中存儲的電阻(即，數據狀態(tài))。

為了制造這樣的rram單元，在半導體襯底上方形成底部電極，在底部電極上方形成數據存儲層，以及在數據存儲層上方形成頂部電極。然而，在制造工藝期間，初始并不存在絲狀體，在制造的末尾通過使用形成工藝來制作絲狀體。在形成工藝期間，將所謂的“形成電壓”施加至rram單元以將絲狀體“印”入單元中。僅在通過該工藝初始形成絲狀體之后，能夠在rram單元的正常操作期間使用置位和復位電壓，以在高電阻狀態(tài)和低電阻狀態(tài)之間變化。

事實上，本發(fā)明的價值在于，隨著rram單元的幾何結構由于相繼的技術迭代而縮小，相應地增加了建立導電絲狀體所需要的形成電壓。這被認為是由于隨著單元幾何結構在技術節(jié)點上的縮小而減小的上部導電電極和下部導電電極之間的數據存儲層的面積。例如，對于具有200nm的橫向器件區(qū)域的rram單元，近似2.2伏(v)的形成電壓足夠用于絲狀體形成。然而，當rram單元的橫向器件區(qū)域縮小至80nm時，2.2v形成電壓不再夠用，并且會需要2.95v的形成電壓。隨著相繼技術節(jié)點進一步按比例縮小，更高的形成電壓將誘發(fā)更多的柵極氧化物應力并且成為可靠性問題。

因此，為了降低形成電壓電平，本發(fā)明的實施例通過增加數據存儲層的高度來增加數據存儲層的區(qū)域。因此，但是rram單元的數據存儲層被唯一垂直限定在兩個鄰近的或相鄰的金屬互連層之間，根據本發(fā)明的rram單元的數據存儲層具有比兩個鄰近的金屬互連層之間的間隔大的高度。rram單元的這種垂直延伸提供了具有更大的區(qū)域的rram單元，以用于它們的數據存儲層而未增加rram單元的橫向區(qū)域，并且因此能夠維持使用相對低的形成電壓來初始準備將要使用的rram單元。

圖1示出了包括具有增加的高度的rram單元的集成電路100的一些實施例的截面圖。如圖1所示，集成電路100包括設置在襯底101上方的互連結構105?；ミB結構105包括彼此垂直堆疊布置的下部金屬層138、中間金屬層140和上部金屬層142。在互連結構105內，中間金屬層140鄰近下部金屬層138和上部金屬層142中的每一個。例如，下部金屬層138可以是金屬3層，中間金屬層140可以是金屬4層，以及上部金屬層142可以是金屬5層。下部層間介電(ild)層102使下部金屬層138與中間金屬層140分離，并且上部ild層118使中間金屬層140與上部金屬層142分離。下部金屬層138的上表面和中間金屬層140的下表面通過第一距離d1垂直間隔開。其他鄰近的金屬層可以通過等于或不等于d1的相應的距離彼此間隔開。

rram單元130在互連結構105內布置在下部金屬層138和上部金屬層142之間并且包括底部電極106和頂部電極112。具有可變電阻的介電數據存儲層108使底部電極106和頂部電極112分離。配置為存儲氧并且有助于促使數據存儲層108內的電阻改變的蓋(capping)層110設置在頂部電極112和數據存儲層108之間。為了增加數據存儲層108的區(qū)域，數據存儲層108垂直跨越比第一距離d1大的第二距離d2。因此，數據存儲層108具有比兩個鄰近的金屬互連層之間的垂直間隔(如，下部金屬層138和中間金屬層140之間的間隔)大的高度。數據存儲層108的這種垂直延長增加了數據存儲層108的整體區(qū)域，而沒有增加rram單元130的橫向區(qū)域，從而能夠使用相比于其他更低的形成電壓、并且縮短了具有與該rram單元300相等的橫向區(qū)域的rram單元。

在一些實施例中，底部電極106、數據存儲層108和蓋層110的每一個都具有u形截面。頂部電極112具有與蓋層110和/或數據存儲層108的u形截面相互配合(matinglyengage)的t形截面。

在圖1的實施例中，有助于數據存儲層108的增加的高度的一個部件是間隔件層115。間隔件層115設置在下部ild層102上方和中間金屬層140上方。數據存儲層108位于間隔件層115上方。因此，盡管間隔件層115可以不存在于所有實施方式中，但是當存在時，間隔件層115提供便捷的方式以在中間金屬層140的上表面上面提供一些附加量的高度，從而使得下部電極106、數據存儲層108、蓋層110和頂部電極112的上部部分144能夠沿著間隔件層115的內部側壁向下延伸并且延伸至間隔件層115的上表面上方以提供增加的高度。在一些實施例中，間隔件層115為介電層，并且例如，可以由氮化硅(si3n4)、氮氧化硅(sion)或碳化硅(sic)制成。

在圖1的實施例中，底部電極106和數據存儲層108具有彼此對準的最外部側壁。因此，在示出的實施例中，底部電極106和數據存儲層108的最外部側壁被第一寬度w1間隔開。蓋層110和頂部電極112的最外部側壁也示出為彼此對準，并且被比第一寬度w1小的第二寬度w2間隔開。

側壁間隔件114設置在數據存儲層108的周邊區(qū)上。側壁間隔件114覆蓋蓋層110和頂部電極112的外部側壁，并且延伸至頂部電極112的上表面上方。然而，在其他實施例中，側壁間隔件114可以具有與頂部電極112的上表面對準的上表面，從而使得側壁間隔件114未延伸至頂部電極112上方。上部蝕刻停止層116延伸至間隔件層115上方、沿著底部電極106的外部側壁、沿著數據存儲層108的外部側壁、以及沿著側壁間隔件114的外部側壁和上表面延伸。在一些實施例中，間隔件層115和上部蝕刻停止層116可以由相同的介電材料制成，諸如氮化硅(si3n4)、氮氧化硅(sion)或碳化硅(sic)。

在圖1的實施例中，底部電極106直接布置在下部金屬層138的下部金屬線104上。然而，在其他的實施例中，底部電極106和金屬線104可以間隔開，并且通孔(未示出)可以從下部金屬線104垂直延伸至底部電極106，從而將下部金屬線104耦合至底部電極106。示出的實施例(其中，底部電極106與下部金屬線104直接接觸)的優(yōu)勢在于其趨于允許更大的高度，并且因此允許更大的區(qū)域，以用于對于給定的rram單元高度的數據存儲層108。稍微類似，在圖1的實施例中，頂部電極112示出為通過導電通孔120耦合至上部金屬層142的上部金屬線122。然而，在其他的實施例中，頂部電極112可以具有直接耦合至上部金屬線122的上部平坦表面，并且兩者之間不存在通孔。

為了進一步提供數據存儲層108如何顯示其增加的高度的實例，示出的互連結構105包括位于下部ild層102內的下部通孔126以將下部金屬層138的第一金屬線124耦合至中間金屬層140的第二金屬線128。上部通孔131設置在上部ild層118內以將中間金屬層140的第二金屬線128耦合至上部金屬層142的第三金屬線132。數據存儲層108的第二距離d2可以比下部通孔126的高度大。第二距離d2還可以比上部通孔131的高度大，該上部通孔的高度可以等于或大于下部通孔126的高度。

rram單元的各個層可以由各種材料制成。例如，在一些實施例中，底部電極106可以由金屬或合金制成，諸如鎢(w)、鈦(ti)、鉭(ta)、銅(cu)、氮、氧化物、以及它們的組合。例如，數據存儲層108可以包括高k電介質，諸如氧化鉿(hfox)、氧化鋯(zrox)、氧化鋁(alox)、氧化鎳(niox)、氧化鉭(taox)或氧化鈦(tiox)。蓋層110可以包括金屬或金屬氧化物。在一些實施例中，蓋層110可包括金屬，諸如鈦(ti)、鉿(hf)、鉑(pt)、釕(ru)和/或鋁(al)。在其他的實施例中，例如，蓋層110可以包括金屬氧化物，諸如氧化鈦(tiox)、氧化鉿(hfox)、氧化鋯(zrox)、氧化鍺(geox)、或氧化銫(ceox)。例如，頂部電極層112可以包括金屬氮化物(如，氮化鈦(tin)或氮化鉭(tan))或金屬(如，鉑(pt)、鈦(ti)或鉭(ta))。取決于實施方式，頂部電極112可以由與底部電極相同的材料制成，或者由不同的材料制成。

在rram單元130的操作期間，施加至底部電極106和頂部電極112的電壓生成延伸進數據存儲層108中的電場。電場作用于數據存儲層108和/或蓋層110內的氧空穴，使導電路徑(如，包括氧空穴的絲狀體)形成為貫穿數據存儲層108。根據所施加的電壓，數據存儲層108將在與第一數據狀態(tài)(如，“0”)相關聯(lián)的高電阻狀態(tài)和與第二數據狀態(tài)(如，“1”)相關聯(lián)的低電阻狀態(tài)之間經歷可逆變化。

因此，圖1示出了其中數據存儲層108的高度跨越比下部金屬層138和中間金屬層140之間的第一垂直距離d1大的第二垂直距離d2的實例。盡管圖1示出了其中數據存儲層的高度d2大于間隔d1并且小于第三垂直間隔d3(其中，從下部金屬層138的上表面至上部金屬層142的下表面測量d3)，但是在其他的實施例中，數據存儲層的高度d2可以大于間隔d3。例如，盡管距離d1、d2和d3可以根據技術節(jié)點變化，但是在n40技術節(jié)點的一些實施例中，d1可以近似為70nm，d2可以近似為250nm，以及d3可以近似為370nm。因此，在其他的實施例中，數據存儲層108的高度可以跨越多個鄰近的金屬互連層。在這些可選實施例中，數據存儲層108的增加的高度可以進一步減小制造所需要的形成電壓。

圖2示出了包括具有增加的高度的rram(電阻式隨機存取存儲器)單元130a的集成電路200的一些附加實施例的截面圖。

如圖2所示，互連結構105可以包括彼此堆疊并且設置在襯底101上方的多個金屬層或其他的導電層(如，金屬1層(m1)134、金屬2層(m2)136、金屬3層(m3)138、金屬4層(m4)140、金屬5層(m5)142)。金屬層由金屬線構成，例如，m3138包括第一金屬線124和下部金屬線104c，而m5142包括第三金屬線132和上部金屬線122。金屬層可以通過諸如二氧化硅或低k介電層的下部ild層102或上部ild層118彼此隔離?？梢酝ㄟ^導電通孔耦合相鄰的金屬層中的金屬線。例如，可以通過下部通孔126耦合第一金屬線124和第二金屬線128，并且可以通過上部通孔131耦合第二金屬線128和第三金屬線132。rram單元130a設置在兩個金屬層之間，該兩個金屬層之間設置有一個或多個中間金屬層。例如，如圖2所示，rram單元130a設置在m3138和m5142之間并且穿過m4140。底部電極106和數據存儲層108設置為穿過一個或多個金屬層(如，m4140)。rram單元130a具有比m3138和m4140之間的下部通孔126的高度大的高度。應該理解，rram單元130a不限于耦合在m3138和m5142之間，并且rram單元130a可以設置在通過一個或多個金屬層分離的任意兩個可應用的金屬層之間。下部金屬線104c和上部金屬線122的位置分別示出為分別鄰接底部電極106和頂部電極112，但是通?？梢脏徑尤魏蜗虏炕蛏喜拷饘倩ミB層，從而使得rram單元(以及對應的數據存儲區(qū)域)的高度增加。

在一些實施例中，襯底101具有布置在隔離區(qū)224之間的晶體管。晶體管包括源極區(qū)域202、漏極區(qū)域204、柵電極206和柵極電介質208。通過設置在諸如下部ild層102的一層或多層ild層內的接觸插塞212、第一金屬互連線214和第一金屬通孔216，將源極線218(sl)連接至源極區(qū)域202。對存儲單元進行尋址的字線(wl)210耦合至柵電極206。存儲器單元的底部電極106通過接觸插塞220、第一、第二、第三和第四金屬互連層104a至104c以及金屬通孔222a至222b連接至漏極區(qū)204。在一些實施例中，導電通孔120將存儲器單元的頂部電極112連接至布置在第五金屬互連層(設置在上部ild層118內)內的位線。如圖2所示，數據存儲層108可以包括rram介電層，并且蓋層110可以設置在rram介電層上。rram單元還可以包括設置在頂部電極112上并且圍繞導電通孔120的硬掩模(未示出)、以及沿著頂部電極112的側壁的間隔件114。間隔件層115和上部蝕刻停止層116可以設置為圍繞rram單元130a，并且上部蝕刻停止層116可以鄰接底部電極106和側壁間隔件114的側壁。

圖3示出了具有rram單元130b的集成電路300的一些附加實施例，其中，其中，rram單元的底部電極106可以包括多個導電層。例如，示出的底部電極106包括阻擋層106a和設置在阻擋層106a上方的至少一個上部底部電極層106b。阻擋層106a鄰接下部金屬線104并且防止下部金屬線104擴散進入上部底部電極層106b中。在一些實施例中，阻擋層106a可以包括以下金屬的導電氧化物、氮化物、或氮氧化物，諸如鋁(al)、錳(mn)、鈷(co)、鈦(ti)、鉭(ta)、鎢(w)、鎳(ni)、錫(sn)、鎂(mg)和它們的組合。上部底部電極層106b可以由金屬或合金制成，諸如鎢(w)、鈦(ti)、鉭(ta)、銅(cu)、以及它們的組合。例如，在一些實施例中，阻擋層106a由tan制成，并且上部底部電極層106b由tin制成。

圖4至圖11示出了根據本發(fā)明的截面圖的一些實施例，這些截面圖示出了形成rram單元的方法。

如圖4的截面圖400所示，在襯底101上方形成互連結構。在一些實施例中，襯底101可以是塊狀硅襯底或絕緣體上半導體(soi)襯底(如，絕緣體上硅)。例如，襯底101也可以是二元半導體襯底(如，gaas)、三元半導體襯底(如，algaas)或更高階數的半導體襯底。在許多實例中，襯底101顯示為半導體晶圓，以及例如，可以具有1-inch(25mm)；2-inch(51mm)；3-inch(76mm)；4-inch(100mm)；5-inch(130mm)或125mm(4.9inch)；150mm(5.9inch,通常被稱為"6inch")；200mm(7.9inch,通常被稱為"8inch")；300mm(11.8inch,通常被稱為"12inch")；450mm(17.7inch,通常被稱為"18inch")的直徑。在完成加工之后，例如在形成rram單元之后，這樣的晶圓可以可選地與其他晶圓或管芯堆疊，以及然后被分割為對應于單獨集成電路的單獨的管芯。

通過在襯底101上方形成層間介電(ild)層103、并且在ild層103中蝕刻溝槽和/或通孔開口來形成互連結構。然后，在溝槽和通孔開口中形成金屬以建立導電金屬線104、124和通孔126，并且使用化學機械平坦化(cmp)工藝來去除多余的金屬并且平坦化金屬線與周圍的ild層103的上表面。然后形成另一ild層102，在ild層102中形成附加的溝槽和通孔開口，并且在溝槽和通孔開口中形成金屬通孔126和線128?？梢砸赃@種方式形成任何數量的金屬線和通孔。在一些實施例中，ild層102可以包括氧化物、低k電介質或極低k電介質的一層或多層，并且多個金屬層138、140和通孔126可以包括銅、鎢和/或鋁。

也可以用作底部蝕刻停止層的間隔件層115隨后形成在下部ild層102和/或中間金屬層140的上表面上。在一些實施例中，可以使用汽相沉積技術(如，物理汽相沉積、化學汽相沉積等)形成間隔件層115。例如，間隔件層115可以由氮化硅或二氧化硅制成。

如圖5的截面圖500所示，選擇性蝕刻(如，使用干蝕刻劑)間隔件層115和下部ild層102，以形成深溝槽502，并且從而暴露下部金屬線104的上表面。例如，為了執(zhí)行該選擇性蝕刻，通常通過光刻在間隔件層115上方形成掩模(未示出)。掩?？梢允怯晒饪棠z制成的光刻膠掩?；蛑T如氮化物硬掩模的硬掩模，并且具有與深溝槽502的位置對應的開口。深溝槽502向下延伸并且具有比下部通孔126的高度大的總深度，以及可以被蝕刻以穿過一個或多個金屬層和通孔，諸如中間金屬層104和下部通孔126。

如圖6的截面圖600所示，底部電極層602共形形成在間隔件層115的上表面上方，并且沿著深溝槽側壁以及位于深溝槽502的底面上方。然后數據存儲層604形成在底部電極層602的橫向部分上方以及底部電極層602的位于深溝槽502中的部分上方。在一些實施例中，可以使用汽相沉積技術(如，ald、cvd、pe-cvd等)來形成底部電極層602和數據存儲層604。例如，底部電極層602可以包括導電材料，諸如ti、tin、ta、tan、w、或cu。例如，數據存儲層604可以包括高k介電層，諸如氧化鉿(hfox)、氧化鋯(zrox)、氧化鋁(alox)、氧化鎳(niox)、氧化鉭(taox)或氧化鈦(tiox)。

如圖7的截面圖700所示，共形蓋層702形成在數據存儲層604上方，并且頂部電極層704形成在數據存儲層604上方以填充深溝槽的剩余部分。在一些實施例中，可以使用汽相沉積技術(如，ald、cvd、pe-cvd等)來形成頂部電極層704和蓋層702。在一些實施例中，執(zhí)行諸如cmp工藝的平坦化工藝來形成頂部電極層704的平坦的上表面。在一些實施例中，例如，頂部電極層704可以包括導電材料，諸如ti、tin、ta、tan、w、或cu。在一些實施例中，蓋層702可以包括金屬，諸如鈦(ti)、鉿(hf)、鉑(pt)、釕(ru)和/或鋁(al)。在一些實施例中，蓋層702可以包括金屬氧化物，諸如氧化鈦(tiox)、氧化鉿(hfox)、氧化鋯(zrox)、氧化鍺(geox)、氧化銫(ceox)。

如圖8的截面圖800所示，圖案化頂部電極層和蓋層以在蓋層110上方形成頂部電極112。在一些實施例中，形成諸如光刻膠掩?；騭in-、sion-、或sio2-硬掩模的掩模(未示出)以覆蓋頂部電極層704的一些部分而暴露頂部電極層的其他部分。利用適當位置中的掩模，在未被掩模覆蓋的區(qū)域中，將頂部電極層704和蓋層702選擇性地暴露于蝕刻劑802。在一些實施例中，蝕刻劑802可以包括干蝕刻劑(如，等離子體蝕刻劑、rie蝕刻劑等)或濕蝕刻劑(如，包括氫氟酸(hf))。

如圖9的截面圖900所示，形成側壁間隔件114以覆蓋頂部電極112和蓋層110的側壁。在一些實施例中，可以通過將共形沉積氮化物沉積在結構的整個上表面上方、并且然后回蝕刻氮化物以形成側壁間隔件114來形成側壁間隔件114。然后執(zhí)行第二圖案化工藝以圖案化數據存儲層108和底部電極106。在一些其他的實施例中，通過諸如由光刻形成的光刻膠掩模的附加的掩模來圖案化數據存儲層108和底部電極106。在又一些實施例中，可以在形成頂部電極層704之前平坦化底部電極602，以使底部電極602的上表面與間隔件層115的上表面對準。在這種情況下，頂部電極和底部電極之間的隔離距離將會是從頂部電極的邊緣至深溝槽的邊緣的距離，并且不需要附加的掩模。

如圖10的截面圖1000所示，上部蝕刻停止層116形成在間隔件層115上方。上部蝕刻停止層116沿著底部電極106和/或數據存儲層108的側壁延伸，并且向上延伸以覆蓋側壁間隔件114。然后，上部ild層118形成在上部蝕刻停止層116上方。

如圖11的截面圖1100所示，上部金屬層140形成在上部ild層118內。隨后可以圖案化上部ild層118和上部蝕刻停止層116以形成耦合頂部電極112和上部金屬層140的上部金屬線122的導電通孔120。

圖12示出了形成包括凹進ild層的深溝槽中的底部電極的rram單元的方法1200的一些實施例的流程圖。

雖然本文將所公開的方法1200示出和描述為一系列的步驟或事件，但是應當理解，所示出的這些步驟或事件的順序不應解釋為限制意義。例如，一些步驟可以以不同順序發(fā)生和/或與除了本文所示和/或所述步驟或事件之外的其他步驟或事件同時發(fā)生。另外，可以不要求所有示出的操作都用于實施本文所描述的一個或多個方面或實施例。此外，可在一個或多個分離的步驟和/或階段中執(zhí)行本文所述步驟的一個或多個。

在步驟1201中，形成由至少兩個金屬互連層構成的互連結構。因此，步驟1202至1206可以用于形成剛好在圖4中示出的結構之前的結構，其中，形成下部金屬線124和中間金屬線。

在步驟1208中，在中間金屬層上方形成間隔件層。因此，例如，步驟1208可以對應于先前的圖4。

在步驟1210中，蝕刻間隔件層和下部ild層以形成深溝槽并且暴露下部金屬線的上表面。深溝槽形成在下部ild層中、垂直穿過至少一個金屬層和連接兩個金屬層的通孔層、到達處于下部ild層的下部位置處的下部金屬線。因此，例如，步驟1210可以對應于圖5。

在步驟1212中，共形底部電極層和共形數據存儲層形成在深溝槽內和下部ild層上方。在一些實施例中，共形形成底部電極層和/或數據存儲層。沿著深溝槽的側壁和底面形成底部電極層和數據存儲層，以留下深溝槽的中部位置處的剩余空間。因此，例如，步驟1212可以對應于圖6。

在步驟1214中，蓋層和頂部電極層形成在數據存儲層上方并且填充深溝槽的剩余空間。因此，例如，步驟1214可以對應于圖7。

在步驟1216中，圖案化頂部電極和蓋層。因此，例如，步驟1216可以對應于圖8。

在步驟1218中，沿著頂部電極和蓋層的側壁形成側壁間隔件。在步驟1220中，根據側壁間隔件圖案化介電數據存儲層和底部電極層以形成底部電極。因此，例如，步驟1218和1220可以對應于圖9。

在步驟1222中，形成上部蝕刻停止層，使rram單元與形成在上部蝕刻停止層上方的上部ild層分離。因此，例如，步驟1222可以對應于圖10。

在步驟1224中，導電通孔和上部金屬層形成在上部ild層內并且穿過頂部蝕刻停止層以接觸頂部電極。因此，例如，步驟1224可以對應于圖11。

一些實施例涉及集成電路，該集成電路包括半導體襯底和設置在半導體襯底上方的互連結構?；ミB結構包括下部金屬層、設置在下部金屬層上方的中間金屬層和設置在中間金屬層上方的上部金屬層。下部金屬層的上表面和中間金屬層的下表面通過第一距離垂直間隔開。電阻式隨機存取存儲器(rram)單元布置在下部金屬層與上部金屬層之間。rram單元包括通過具有可變電阻的數據存儲層分離的底部電極和頂部電極。數據存儲層垂直跨越比第一距離大的第二距離。

在其他的實施例中，本發(fā)明涉及集成電路，該集成電路包括半導體襯底和設置在半導體襯底上方的互連結構?；ミB結構包括下部金屬層、通過下部ild層與下部金屬層分離的中間金屬層和通過上部ild層與中間金屬層分離的上部金屬層。下部通孔延伸穿過下部ild層以將下部金屬層的第一金屬線耦合至中間金屬層的第二金屬線。上部通孔延伸穿過上部ild層以將中間金屬層的第二金屬線耦合至上部金屬層的第三金屬線。電阻式隨機存取存儲器(rram)單元布置在下部金屬層與上部金屬層之間。rram單元包括通過具有可變電阻的數據存儲層分離的底部電極和頂部電極。數據存儲層垂直跨越比下部通孔的高度或上部通孔的高度大的距離。

在又一其他實施例中，本發(fā)明涉及一種形成rram單元的方法。在該方法中，在半導體襯底上方形成包括下部金屬線的下部金屬層。在下部金屬層上方形成下部中間層介電(ild)層。在ild層上方形成中間金屬層。在金屬層上方形成間隔件層。形成溝槽以向下延伸穿過間隔件層和ild層以暴露下部金屬層的上表面。在下部金屬層的暴露的上表面上方、沿著溝槽的側壁、以及至少部分在間隔件層上方形成共形底部電極層。在溝槽中沿著底部電極層的上表面形成共形數據存儲層。在溝槽中于數據存儲層上方形成頂部電極。

本發(fā)明的實施例提供了一種集成電路，包括：半導體襯底；互連結構，設置在所述半導體襯底上方，所述互連結構包括下部金屬層、設置在所述下部金屬層上方的中間金屬層、以及設置在所述中間金屬層上方的上部金屬層，其中，所述下部金屬層的上表面和所述中間金屬層的下表面通過第一距離垂直間隔開；以及電阻式隨機存取存儲器(rram)單元，布置在所述下部金屬層和所述上部金屬層之間，所述電阻式隨機存取存儲器單元包括通過具有可變電阻的數據存儲層分離的底部電極和頂部電極，其中，所述數據存儲層垂直跨越比所述第一距離大的第二距離。

根據本發(fā)明的一個實施例，其中，所述底部電極和所述數據存儲層的每一個都具有u形截面，并且其中，所述數據存儲層共形設置在所述底部電極的上表面上方。

根據本發(fā)明的一個實施例，其中，所述頂部電極具有與所述數據存儲層的u形截面相互配合的t形截面。

根據本發(fā)明的一個實施例，其中，所述頂部電極具有垂直介于所述中間金屬層的上表面和所述上部金屬層的下表面之間的最上部區(qū)域。

根據本發(fā)明的一個實施例，其中，所述底部電極直接位于所述下部金屬層的上表面上。

根據本發(fā)明的一個實施例，其中，所述頂部電極具有在所述頂部電極的最外部側壁之間測量的頂部電極寬度，并且其中，所述底部電極具有在所述底部電極的最外部側壁之間測量的底部電極寬度，所述底部電極寬度大于所述頂部電極寬度。

根據本發(fā)明的一個實施例，集成電路還包括：間隔件層，設置在所述中間金屬層上方；以及上部蝕刻停止層，直接設置在所述間隔件層上，并且在所述頂部電極的上表面上方延伸，其中，所述底部電極向下延伸穿過所述間隔件層中的開口。

根據本發(fā)明的一個實施例，其中，所述數據存儲層具有設置在所述間隔件層的上表面上的上部部分，并且其中，所述間隔件層和所述上部蝕刻停止層由彼此相同的介電材料制成。

根據本發(fā)明的一個實施例，集成電路還包括：下部層間介電(ild)層，使所述下部金屬層與所述中間金屬層分離；上部層間介電層，使所述中間金屬層與所述上部金屬層分離；下部通孔，延伸穿過所述下部層間介電層以將所述下部金屬層的第一金屬線耦合至所述中間金屬層的第二金屬線；以及上部通孔，延伸穿過所述上部層間介電層以將所述中間金屬層的第二金屬線耦合至所述上部金屬層的第三金屬線，其中，所述第二距離大于所述下部通孔的高度。

本發(fā)明的實施例還提供了一種集成電路，包括：半導體襯底；互連結構，設置在所述半導體襯底上方，并且所述互連結構包括下部金屬層、通過下部層間介電層與所述下部金屬層分離的中間金屬層、以及通過上部層間介電層與所述中間金屬層分離的上部金屬層，其中，下部通孔延伸穿過所述下部層間介電層以將所述下部金屬層的第一金屬線耦合至所述中間金屬層的第二金屬線，并且上部通孔延伸穿過所述上部層間介電層以將所述中間金屬層的第二金屬線耦合至所述上部金屬層的第三金屬線；以及電阻式隨機存取存儲器(rram)單元，布置在所述下部金屬層和所述上部金屬層之間，所述電阻式隨機存取存儲器單元包括通過具有可變電阻的數據存儲層分離的底部電極和頂部電極，其中，所述數據存儲層垂直跨越比所述下部通孔的高度或所述上部通孔的高度大的距離。

根據本發(fā)明的一個實施例，其中，所述底部電極和所述數據存儲層的每一個都具有u形截面并且向下延伸進所述下部層間介電層中，并且其中，所述頂部電極具有與所述數據存儲層的u形截面相互配合的t形截面。

根據本發(fā)明的一個實施例，其中，所述頂部電極具有平坦的上表面并且通過導電通孔耦合至所述上部金屬層的上部金屬線。

根據本發(fā)明的一個實施例，集成電路還包括：側壁間隔件，設置在所述數據存儲層和所述頂部電極的側壁周圍。

根據本發(fā)明的一個實施例，其中，所述底部電極具有向上延伸至所述下部層間介電層的上表面上方的上表面區(qū)域。

根據本發(fā)明的一個實施例，集成電路還包括：間隔件層，設置在所述下部層間介電層上方；其中，所述底部電極和所述數據存儲層具有延伸至所述間隔件層上方的上部部分，并且其中，所述底部電極和所述數據存儲層向下延伸穿過所述間隔件層中的開口以靠近所述下部金屬層。

根據本發(fā)明的一個實施例，集成電路還包括：上部蝕刻停止層，直接設置在所述間隔件層上，并且延伸至所述頂部電極的上表面上方，其中，所述上部蝕刻停止層和所述間隔件層由相同的材料制成。

本發(fā)明的實施例還提供了一種形成電阻式隨機存取存儲器(rram)單元的方法，包括：在半導體襯底上方形成包括下部金屬線的下部金屬層；在所述下部金屬層上方形成中間層介電(ild)層；在所述中間層間介電層上方形成中間金屬層；在所述中間金屬層上方形成間隔件層；形成向下延伸穿過所述間隔件層和所述中間層間介電層的溝槽以暴露所述下部金屬層的上表面；形成位于所述下部金屬層的暴露的上表面上方、沿著所述溝槽的側壁、以及至少部分地延伸至所述間隔件層上方的共形底部電極層；在所述溝槽中沿著所述底部電極層的上表面形成共形數據存儲層；以及在所述溝槽中于所述數據存儲層上方形成頂部電極。

根據本發(fā)明的一個實施例，其中，所述共形數據存儲層具有至少部分地延伸至所述間隔件層上方的上部部分。

根據本發(fā)明的一個實施例，方法還包括：沿著所述頂部電極的側壁形成側壁間隔件；以及根據所述側壁間隔件圖案化所述底部電極層和所述數據存儲層。

根據本發(fā)明的一個實施例，其中，所述底部電極層和所述共形數據存儲層的每一個都具有u形截面。

以上論述了若干實施例的部件，使得本領域的技術人員可以更好地理解本發(fā)明的各個實施例。本領域技術人員應該理解，可以很容易地使用本發(fā)明作為基礎來設計或更改其他的處理和結構以用于達到與本發(fā)明所介紹實施例相同的目的和/或實現(xiàn)相同優(yōu)點。本領域技術人員也應該意識到，這些等效結構并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。