保持和刷新閘流晶體管隨機(jī)存取存儲(chǔ)器中的數(shù)據(jù)的方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種使用垂直閘流晶體管的易失性存儲(chǔ)器陣列，同時(shí)公開(kāi)了操作該陣列以讀取、寫(xiě)入、保持和刷新其中存儲(chǔ)的數(shù)據(jù)的方法。
【專(zhuān)利說(shuō)明】
保持和刷新閘流晶體管隨機(jī)存取存儲(chǔ)器中的數(shù)據(jù)的方法[0001]相關(guān)申請(qǐng)的交叉引用[0002]本專(zhuān)利申請(qǐng)涉及同一日期提交的題為“Thyristor Volatile Random Access Memory and Methods of Manufacture”的美國(guó)專(zhuān)利申請(qǐng)N0.14/841140、同一日期提交的題 為“Methods of Reading and Writing Data in a Thyristor Random Access Memory”的 美國(guó)專(zhuān)利申請(qǐng)No ? 14/841521、同一日期提交的題為“Power Reduct1n in Thyristor Random Access”的美國(guó)專(zhuān)利申請(qǐng)N0.14/841615;所有這些申請(qǐng)都要求享有于2015年6月29 日提交的題為“High-Density Volatile RAMs,Method of Operat1n and Manufacture Thereof”的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)N0.62/186336的優(yōu)先權(quán)，并且是2015年1月6日提交的題為 “Cross-Coupled Thyristor SRAM Circuits and Methods of Operat1n” 的美國(guó)申請(qǐng) N0.14/590834的部分延續(xù)案，其要求享有2014年9月25日提交的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)N0.62/ 055582的優(yōu)先權(quán)；出于所有目的通過(guò)引用的方式將所有申請(qǐng)并入本文中。
【背景技術(shù)】
[0003]本發(fā)明涉及集成電路器件，并且具體而言，涉及通常被稱(chēng)為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM)的易失性隨機(jī)存取存儲(chǔ)器。
[0004]DRAM是一種類(lèi)型的隨機(jī)存取存儲(chǔ)器集成電路，在最常用的商業(yè)實(shí)施方式中，其在耦合到集成電路內(nèi)的晶體管的獨(dú)立電容器中存儲(chǔ)數(shù)據(jù)的每個(gè)位。電容器可以被充電或放電。充電或放電的狀態(tài)被解釋為位的值，即“〇”和“1”。在過(guò)去30年間，一個(gè)晶體管一個(gè)電容器的單元已經(jīng)是DRAM器件中使用的最商用的存儲(chǔ)器單元。光刻縮放和增大工藝復(fù)雜性已經(jīng)實(shí)現(xiàn)了大約每三年將DRAM中的存儲(chǔ)器的位數(shù)翻四倍，然而，個(gè)體存儲(chǔ)器單元現(xiàn)在非常小，維持每個(gè)單元的電容并減小電荷泄漏是阻礙尺寸進(jìn)一步減小的主要問(wèn)題。
[0005]響應(yīng)于這些挑戰(zhàn)和其它問(wèn)題，已經(jīng)提出了替代的DRAM存儲(chǔ)器單元架構(gòu)。一種這樣的方法被稱(chēng)為浮體DRAMWBDRAMhFBDRAM是構(gòu)建于絕緣體上硅(S0I)上的單個(gè)M0SFET (Okhonin，Int ? SOI Conf ?，2001)或構(gòu)建于具有掩埋N植入物的三阱中(Ranica，VLSI TeChn〇l〇gy，2004)。晶體管的主體形成了抵靠絕緣襯底的電容器。該技術(shù)尚未解決其數(shù)據(jù)保持問(wèn)題，尤其是在縮小的尺寸上。
[0006]新DRAM架構(gòu)的另一種方法基于PNPN閘流晶體管的負(fù)差分電阻行為。在這些設(shè)計(jì)中，使用了有源或無(wú)源柵極。例如，美國(guó)專(zhuān)利6462359中描述的薄電容耦合閘流晶體管使用了 S0I襯底上的橫向PNPN閘流晶體管，其中耦合柵極用于提高開(kāi)關(guān)速度。令人遺憾的是，該設(shè)計(jì)的橫向外觀連同其對(duì)柵極的需求，導(dǎo)致存儲(chǔ)器單元顯著大于常規(guī)的一個(gè)晶體管一個(gè)電容器的DRAM單元結(jié)構(gòu)。
[0007]Liang在美國(guó)專(zhuān)利9013918中描述了PNPN閘流晶體管單元，其構(gòu)造于硅襯底頂部并工作于正向和反向擊穿區(qū)，以向單元中寫(xiě)入數(shù)據(jù)。令人遺憾的是，在標(biāo)準(zhǔn)CMOS工藝的后端使用外延或CVD半導(dǎo)體層增加了熱循環(huán)和蝕刻步驟，這能夠降低較早形成于同一襯底上的其它器件的性能和產(chǎn)率。此外，工作于擊穿機(jī)制中的PNPN器件在工藝控制和功耗方面提出了挑戰(zhàn)。
[0008]需要比常規(guī)的一個(gè)晶體管一個(gè)電容器小的DRAM存儲(chǔ)器單元，其容易在20nm設(shè)計(jì)規(guī)則以下縮放，與標(biāo)準(zhǔn)的體硅處理兼容，并消耗更少的靜態(tài)和動(dòng)態(tài)功率。

【發(fā)明內(nèi)容】

[0009]本發(fā)明提供了一種適于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的實(shí)施方式的易失性存儲(chǔ)器陣列，其中垂直P(pán)NPN閘流晶體管形成在體硅襯底中并通過(guò)一個(gè)方向上的絕緣材料的淺溝槽和垂直方向上的絕緣材料的較深溝槽而彼此隔離。存儲(chǔ)器單元陣列被布置成交叉點(diǎn)網(wǎng)格并由金屬導(dǎo)體和掩埋重?fù)诫s層來(lái)互連。
[0010]在一個(gè)實(shí)施例中，存儲(chǔ)器陣列包括行線(xiàn)和列線(xiàn)，并且每個(gè)閘流晶體管具有連接到行線(xiàn)之一的陽(yáng)極和耦合到列線(xiàn)的陰極。襯底優(yōu)選為P導(dǎo)電類(lèi)型，具有在第一方向上延伸的N導(dǎo)電類(lèi)型掩埋層，以提供列線(xiàn)和閘流晶體管的耦合到該列線(xiàn)的陰極。掩埋層上的交替的P導(dǎo)電類(lèi)型和N導(dǎo)電類(lèi)型層提供了閘流晶體管的基極，上方P導(dǎo)電類(lèi)型層提供了閘流晶體管的陽(yáng)極。在與第一方向正交的第二方向上延伸的耦合到閘流晶體管的陽(yáng)極的導(dǎo)電層提供了行線(xiàn)。如果希望的話(huà)，在絕緣材料中形成柵極，以提供NMOS和PMOS晶體管，用于改善開(kāi)關(guān)速度。
[0011]—種制造陣列的方法包括向P導(dǎo)電類(lèi)型半導(dǎo)體襯底中引入N導(dǎo)電類(lèi)型摻雜劑以提供掩埋層的步驟，以為垂直閘流晶體管形成列線(xiàn)和陰極。然后在掩埋層上形成P導(dǎo)電類(lèi)型外延層。然后蝕刻去除了所有的外延層和掩埋層以暴露襯底的部分，以形成平行的深溝槽，然后利用諸如二氧化硅的絕緣材料填充深溝槽。然后再次蝕刻外延層以形成垂直于深溝槽的較淺溝槽。在利用絕緣材料填充淺溝槽之后，對(duì)閘流晶體管的基極和陽(yáng)極摻雜，并且形成期望的電接觸部和連接器。
[0012]—種操作存儲(chǔ)器陣列以將選定的閘流晶體管編程為“導(dǎo)通”的方法包括如下步驟:向與選定閘流晶體管連接的行線(xiàn)施加正電勢(shì)，并向與選定閘流晶體管連接的列線(xiàn)施加較低電勢(shì)，其中正電勢(shì)與較低電勢(shì)之間的差大于導(dǎo)通閘流晶體管所需的電勢(shì)差。所有未選定的線(xiàn)被施加的電勢(shì)不足以改變?nèi)魏纹渌l流晶體管的狀態(tài)。為了關(guān)斷選定的閘流晶體管，向行線(xiàn)施加低電勢(shì)，并向列線(xiàn)施加足以將其關(guān)斷的正電勢(shì)。所有未選定的線(xiàn)被施加的電勢(shì)不足以改變?nèi)魏纹渌l流晶體管的狀態(tài)。
[0013]在向行線(xiàn)施加正電勢(shì)并向列線(xiàn)施加較低電勢(shì)的情況下讀取選定的閘流晶體管。正電勢(shì)與較低電勢(shì)之間的差在選定的閘流晶體管被編程為導(dǎo)通的情況下足以將列線(xiàn)拉到更高電勢(shì)，但在選定的閘流晶體管被編程為關(guān)斷的情況下不足以使閘流晶體管將列線(xiàn)拉到更高電勢(shì)。施加于未選定行和列線(xiàn)的電勢(shì)不足以改變其數(shù)據(jù)。將行線(xiàn)和列線(xiàn)上的電勢(shì)維持在足以使導(dǎo)通的閘流晶體管繼續(xù)導(dǎo)通，但不足以將關(guān)斷的閘流晶體管導(dǎo)通，這保持了陣列中存儲(chǔ)的數(shù)據(jù)。
[0014]還提供了一種用于減小要被存取以進(jìn)行操作的行線(xiàn)中的電流的技術(shù)。耦合到行線(xiàn)的存儲(chǔ)器單元被分成組，并且用于在存儲(chǔ)器單元上執(zhí)行操作的列線(xiàn)是通過(guò)每次僅向一組施加該操作所必需的電勢(shì)來(lái)實(shí)施的。所有其它列線(xiàn)維持在較低電勢(shì)。然后執(zhí)行操作，并選擇下一組。
[0015]—種用于刷新存儲(chǔ)器陣列的方法由如下操作構(gòu)成:將陣列分成扇區(qū)，并且通過(guò)例如提供刷新線(xiàn)，以通過(guò)僅將扇區(qū)中要刷新的那些行線(xiàn)可切換地連接到刷新線(xiàn)來(lái)向扇區(qū)施加電流或電壓脈沖，從而逐個(gè)扇區(qū)地對(duì)其刷新。
[0016]因?yàn)閷?dǎo)通的閘流晶體管會(huì)耗電，所以可以通過(guò)使用校驗(yàn)位更密切地平衡導(dǎo)通和關(guān)斷的閘流晶體管存儲(chǔ)器單元的數(shù)量來(lái)控制陣列中的功耗。例如，兩個(gè)校驗(yàn)位能夠?yàn)榇鎯?chǔ)的字定義四種狀態(tài)，它們代表不改變存儲(chǔ)的字、反轉(zhuǎn)存儲(chǔ)的字的前四位、反轉(zhuǎn)存儲(chǔ)的字的后四位、以及反轉(zhuǎn)存儲(chǔ)的字的所有位。該方法允許存儲(chǔ)的字平均具有大約相同數(shù)量的導(dǎo)通和關(guān)斷閘流晶體管。
[0017]在考慮以下【具體實(shí)施方式】和附圖時(shí)，本發(fā)明的其它目的、特征和優(yōu)點(diǎn)將變得顯而易見(jiàn)，在所有附圖中，相似附圖標(biāo)記表示相似特征。
【附圖說(shuō)明】
[0018]圖1A是單個(gè)閘流晶體管存儲(chǔ)器單元的電路圖。
[0019]圖1B是本文圖中使用的等效電路圖。
[0020]圖2A是2X 2存儲(chǔ)器單元陣列的電路圖。
[0021]圖2B是顯示在集成電路中實(shí)施的2X 2存儲(chǔ)器單元陣列的拓?fù)浣Y(jié)構(gòu)的布局圖。
[0022]圖3A-9A是示出用于制造圖1的存儲(chǔ)器單元的過(guò)程的截面圖，顯示了沿來(lái)自圖2B的線(xiàn)A?A’的截面。
[0023]圖3B-9B是示出用于制造圖1的存儲(chǔ)器單元的過(guò)程的截面圖，顯示了沿來(lái)自圖2B的線(xiàn)B?B’的截面。
[0024]圖10是示出圖3-9的過(guò)程的替代過(guò)程的流程圖。
[0025]圖1lA和IlB是示出在向選定的存儲(chǔ)器單元中寫(xiě)入“O”時(shí)施加于存儲(chǔ)器單元陣列的電勢(shì)的示圖。
[0026]圖12是示出在向選定的存儲(chǔ)器單元中寫(xiě)入“I”時(shí)施加于存儲(chǔ)器單元陣列的電勢(shì)的示圖。
[0027]圖13A和13B是示出在讀取選定的存儲(chǔ)器單元時(shí)施加于存儲(chǔ)器單元陣列的電勢(shì)的示圖。
[0028]圖14是示出為保持存儲(chǔ)器單元中存儲(chǔ)的數(shù)據(jù)而施加于存儲(chǔ)器單元陣列的電勢(shì)的示圖。
[0029]圖15A-15B示出了閘流晶體管存儲(chǔ)器單元，在與閘流晶體管相鄰的溝槽中具有NMOS側(cè)壁柵極；圖15A顯示單元的橫向截面圖，并且圖15B顯示單元的縱向截面圖。
[0030 ]圖16是示出使用圖15A-B所示的柵極的單元陣列的電路圖。
[0031]圖17A-17B示出了閘流晶體管存儲(chǔ)器單元，在與閘流晶體管相鄰的溝槽中具有PMOS側(cè)壁柵極；圖17A顯示單元的橫向截面圖，并且圖17B顯示單元的縱向截面圖。
[0032 ]圖18是示出使用圖17 A-B所示的柵極的單元陣列的電路圖。
[0033I圖19A-19B示出了滾動(dòng)字線(xiàn)存取以減少行電流的方法；圖19A顯示該方法的一個(gè)步驟，其中選擇第一組用于存取，并且圖19B顯示下一步驟，其中選擇第二組用于存取。
[0034]圖20是示出刷新存儲(chǔ)器法扇區(qū)中存儲(chǔ)的數(shù)據(jù)的方法的電路圖。
[0035]圖21是示出使用虛設(shè)位線(xiàn)來(lái)感測(cè)存儲(chǔ)器單元的方法的電路圖。
【具體實(shí)施方式】
[0036]1、個(gè)體存儲(chǔ)器單元
[0037]本發(fā)明提供了一種基于閘流晶體管的存儲(chǔ)器單元、制造單元的方法，以及操作這種單元的陣列的方法。存儲(chǔ)器單元在用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)集成電路以及嵌入了DRAM存儲(chǔ)器的電路中時(shí)特別有用。圖1A是耦合在陽(yáng)極存取線(xiàn)(AL)與陰極存取線(xiàn)(KL)之間的閘流晶體管的電路圖。閘流晶體管由兩個(gè)交叉親合的雙極晶體管1和12構(gòu)成。PNP晶體管1的發(fā)射極耦合到陽(yáng)極存取線(xiàn)，而NPN晶體管12的發(fā)射極耦合到陰極存取線(xiàn)。如所示，兩個(gè)晶體管的集電極和基極耦合在一起。圖1B是顯示使用常規(guī)符號(hào)的閘流晶體管15的等效電路圖。在以下后續(xù)的圖中使用該符號(hào)。
[0038]圖2A示出了耦合成網(wǎng)格圖案以形成存儲(chǔ)器陣列的四個(gè)閘流晶體管15a、15b、15c和15d的陣列。閘流晶體管15a和15b連接到同一行線(xiàn)AL I，但連接到不同的列線(xiàn)KL I和KL 2。類(lèi)似地，閘流晶體管15c和15d連接到同一行線(xiàn)AL2，但連接到不同的列線(xiàn)KLl和KL2。
[0039]圖2B是示出圖2A中示為集成電路的電路的布局的布局圖。四個(gè)閘流晶體管為垂直閘流晶體管，在布局的角部具有陽(yáng)極20 ο深二氧化硅溝槽22將左側(cè)的閘流晶體管與右側(cè)那些隔離開(kāi)，而淺溝槽21將上方閘流晶體管與下方那些隔離開(kāi)。下面更詳細(xì)地顯示這些溝槽。導(dǎo)電線(xiàn)24提供用于存儲(chǔ)器陣列的行線(xiàn)，并且耦合到閘流晶體管的陽(yáng)極。類(lèi)似的行線(xiàn)(未示出)延伸跨越行線(xiàn)24上方的行中的閘流晶體管的陽(yáng)極。該圖還顯示在以下后續(xù)的圖中使用的截面A?A ’和B?B ’的位置。
[0040]2、制造過(guò)程
[0041]圖3A和3B是用于描述用于制造圖2B的頂視圖中所示的結(jié)構(gòu)的過(guò)程的開(kāi)始的圖示。在該過(guò)程的第一步中，利用例如砷的N導(dǎo)電類(lèi)型摻雜劑將P導(dǎo)電類(lèi)型硅襯底30的選定區(qū)域摻雜到從I X 119到5X102()的范圍的濃度。半導(dǎo)體襯底層30可以包括單晶半導(dǎo)體材料，例如硅或硅鍺合金。通過(guò)公知的半導(dǎo)體制造技術(shù)(例如，離子注入)引入N導(dǎo)電類(lèi)型摻雜劑32，其如所示的延伸到襯底30中達(dá)200nm?500nm的深度。因?yàn)檎麄€(gè)單元陣列區(qū)域?qū)υ撗诼馧型摻雜是開(kāi)放的，所以在圖3A和3B的兩幅截面圖之間沒(méi)有差異。
[0042]接下來(lái)，如圖4A和4B所示，還使用公知的半導(dǎo)體制造工藝技術(shù)在下方結(jié)構(gòu)的頂部形成厚度介于大約300nm與500nm之間的外延娃層35。外延層35可以是本征的，或原位摻雜成P導(dǎo)電類(lèi)型。
[0043]圖5A和5B示出了該過(guò)程的下一個(gè)步驟。首先，跨半導(dǎo)體結(jié)構(gòu)的上表面生長(zhǎng)或沉積薄二氧化硅(焊盤(pán))層36。在層36的頂部，使用公知的工藝技術(shù)形成氮化硅層38。使用掩模(未示出)，穿過(guò)氮化硅層38和焊盤(pán)氧化物層36蝕刻開(kāi)口以暴露外延層35的上表面，上表面處要形成深溝槽39。在去除或不去除光致抗蝕劑的情況下使用圖案化焊盤(pán)作為硬掩模，然后執(zhí)行反應(yīng)離子蝕刻(RIE)步驟，以蝕刻延伸通過(guò)存儲(chǔ)器單元區(qū)域的深溝槽39，例如如圖2B的頂視圖所示。這些深溝槽穿過(guò)上方的層向下延伸到襯底30。注意，深溝槽彼此平行，并且因而未出現(xiàn)在圖5B中所示的截面中。
[0044]如圖6A接下來(lái)所示，用諸如二氧化硅42的絕緣材料填充深溝槽39。這是通過(guò)首先在溝槽的側(cè)壁和底部的暴露的硅表面上生長(zhǎng)薄襯墊氧化物來(lái)實(shí)現(xiàn)的。然后，例如，使用高密度等離子體(HDP)增強(qiáng)化學(xué)氣相沉積(CVD)，用二氧化硅將溝槽填充到適當(dāng)厚度，通常在結(jié)構(gòu)的上表面上方延伸。接下來(lái)，使用利用高選擇性研磨液的公知化學(xué)機(jī)械拋光(CMP)對(duì)表面進(jìn)行平面化，并去除向下到達(dá)焊盤(pán)氮化物的過(guò)多的溝槽氧化物。然后，如圖6B所示，執(zhí)行另一掩模步驟并且蝕刻較淺溝槽40。需注意，較淺溝槽的深度延伸至N導(dǎo)電類(lèi)型外延層32，而不向下延伸至P型襯底。
[0045]接下來(lái)，如圖7B所示，通過(guò)與上文所述相同的方式，使較淺溝槽氧化，然后用二氧化硅45填充溝槽。在用二氧化硅填充溝槽并通過(guò)CMP使溝槽平面化之后，再次使用常規(guī)的濕法或干法蝕刻來(lái)蝕刻掉二氧化硅和氮化硅的上層。
[0046]圖8A和SB示出了過(guò)程的后續(xù)步驟。使用離子注入步驟將P導(dǎo)電類(lèi)型52和N導(dǎo)電類(lèi)型54雜質(zhì)引入半導(dǎo)體的上表面中，創(chuàng)建PNPN閘流晶體管結(jié)構(gòu)。N導(dǎo)電類(lèi)型雜質(zhì)優(yōu)選為砷，而P導(dǎo)電類(lèi)型雜質(zhì)優(yōu)選為硼，例如二氟化硼。在形成區(qū)域52之后，諸如鈦、鈷或鎳等難熔金屬被沉積到上表面上。然后執(zhí)行快速熱退火(RTP)以在諸如區(qū)域50等半導(dǎo)體區(qū)域中創(chuàng)建導(dǎo)電金屬硅化物，以提供與閘流晶體管的陽(yáng)極50的歐姆接觸。然后通過(guò)濕法蝕刻去除未反應(yīng)的金屬。掩埋N型區(qū)域32提供陰極連接。
[0047]圖SB中還示出了提供將一行的閘流晶體管的陽(yáng)極連接在一起的行線(xiàn)的導(dǎo)電線(xiàn)58。使用公知的半導(dǎo)體制造技術(shù)形成可以是金屬、金屬硅化物或摻雜多晶硅的這些導(dǎo)體。為了簡(jiǎn)單起見(jiàn)，僅在圖SB中示出了行線(xiàn)導(dǎo)體，并且在本文后續(xù)附圖中未示出行線(xiàn)導(dǎo)體。
[0048]圖9A和9B示出了用于陽(yáng)極結(jié)構(gòu)56的替代的實(shí)施例。如所示，可以使用提高的源極/漏極技術(shù)，通過(guò)在結(jié)構(gòu)的上表面上選擇性外延生長(zhǎng)硅來(lái)形成陽(yáng)極?？梢栽换蚴褂醚谀：妥⑷氩襟E對(duì)P型區(qū)域52進(jìn)行摻雜。根據(jù)前述實(shí)施例，可以使用難熔金屬和退火步驟形成陽(yáng)極電極。提高的源極/漏極技術(shù)提供了允許較淺溝槽的優(yōu)點(diǎn)，不過(guò)仍然能夠?qū)崿F(xiàn)分別用于N和P區(qū)域54和35的額外空間。
[0049]圖10是示出用于制造垂直閘流晶體管的替代實(shí)施例的流程圖。上文所述用于制造垂直閘流晶體管的方法的一個(gè)可能缺點(diǎn)在于，注入的P型基極和N型基極區(qū)域(圖8中的區(qū)域52和54)可能由于較高能量注入離子散射和溝道穿通而具有峰值濃度和厚度極限。圖10示出了用于實(shí)現(xiàn)可能更符合期望的基極摻雜分布曲線(xiàn)，同時(shí)維持平面硅表面的替代過(guò)程。
[0050]過(guò)程開(kāi)始于步驟60—一掩埋層N型注入一一如關(guān)于圖3所述。然后在步驟61中，如圖4所示，跨上表面生長(zhǎng)期望厚度(例如80nm-130nm)的外延硅。接下來(lái)在步驟62中，利用光致抗蝕劑或其它材料對(duì)集成電路的周邊區(qū)域進(jìn)行掩蔽。然后在步驟65中，用適當(dāng)?shù)膿诫s劑注入P型基極區(qū)域(圖5中的區(qū)域35)。然后從晶片去除掩模材料(步驟66)，并且然后跨晶片的上表面生長(zhǎng)期望厚度(例如120nm-200nm)的另一個(gè)外延層，并將該外延層摻雜為N型以形成N型基極區(qū)域。最后，替代過(guò)程返回到如以上圖5-8中所述的溝槽隔離區(qū)域的形成。
[0051 ] 3、存儲(chǔ)器單元陣列的操作
[0052]圖1lA示出了使用上文描述的閘流晶體管的存儲(chǔ)器單元的較大陣列的一部分。該圖將允許解釋操作任意尺寸的存儲(chǔ)器陣列以讀取、寫(xiě)入、刷新和通過(guò)其它方式操作存儲(chǔ)陣列的方法。盡管示出了3X3陣列，但應(yīng)當(dāng)注意，本發(fā)明不限于任何特定數(shù)量的陽(yáng)極和陰極存取線(xiàn)或存儲(chǔ)器單元。在該示例性存儲(chǔ)器陣列中，個(gè)體存儲(chǔ)器單元72均被連接到陽(yáng)極線(xiàn)AL和陰極線(xiàn)KL ο例如，存儲(chǔ)器單元7 2kn連接到陽(yáng)極線(xiàn)ALk和陰極線(xiàn)KLn。
[0053]在圖1lA中以及在后續(xù)各圖中，用于存儲(chǔ)器陣列操作的“選定的”存儲(chǔ)器單元是中心單元72jm。關(guān)于圖1lA描述的操作的目的是向選定的單元寫(xiě)入一位的數(shù)據(jù)(邏輯“O”)而不妨礙其它存儲(chǔ)器單元的內(nèi)容。出于例示的目的，在圖中針對(duì)每個(gè)單元示出了在陣列的其它單元中存儲(chǔ)的樣本數(shù)據(jù)。例如，單元72im為存儲(chǔ)“O”的“導(dǎo)通”，而單元72kn為存儲(chǔ)T的“關(guān)斷”。
[0054]圖11中的每個(gè)陽(yáng)極線(xiàn)和陰極線(xiàn)顯示了施加于該線(xiàn)以實(shí)施期望的操作一一向單元72jm寫(xiě)入邏輯狀態(tài)“O”(閘流晶體管“導(dǎo)通”)的電壓。應(yīng)當(dāng)注意，這里描述的電壓范圍僅僅出于例示的目的，因?yàn)樘囟▽?shí)施方式中使用的精確電壓取決于實(shí)際的幾何設(shè)計(jì)，并且還取決于用于滿(mǎn)足目標(biāo)產(chǎn)品規(guī)格的精確摻雜濃度。此外，只要陽(yáng)極線(xiàn)與陰極線(xiàn)之間的電壓差保持相同，就可以向上或向下移動(dòng)每個(gè)電壓電平。
[0055]為了寫(xiě)入“O”，將未選定的陽(yáng)極線(xiàn)ALi和ALk保持在大約1.8-2.1伏的電勢(shì)，而將選定的陽(yáng)極線(xiàn)ALj提高到2.4-3伏。將未選定的陰極線(xiàn)KLl和KLn保持在1.2-1.5伏，而將選定的陰極線(xiàn)KLm下拉到地電勢(shì)。這些電勢(shì)的效果是跨選定的閘流晶體管72jm的陽(yáng)極和陰極施加2.4-3伏的電勢(shì)，該電勢(shì)足以將閘流晶體管72 jm導(dǎo)通，代表“O”狀態(tài)。未選定的AL和未選定的KL處的所有單元在其陽(yáng)極與陰極之間具有大約0.6伏的電勢(shì)，其被設(shè)計(jì)為待用或保持電壓，使得那些閘流晶體管存儲(chǔ)的數(shù)據(jù)不變。對(duì)于選定的AL/未選定的KL或選定的KL/未選定的AL處的單元，在其陽(yáng)極與陰極之間看到1.2V-2.1V的電勢(shì)，其上限由“O”狀態(tài)到“I”狀態(tài)的觸發(fā)電壓確定。
[0056]圖1lA的寫(xiě)入“O”偏壓方案的一個(gè)可能缺點(diǎn)是來(lái)自選定的ALj或KLm上的“O”單元(72im和72jl)的暗中泄漏，因?yàn)樵谄潢?yáng)極和陰極之間的電壓差高于待用電壓。在又一實(shí)施例中，圖1lB顯示了采用半選擇方案的替代的寫(xiě)入“O”操作。在該替代方法中，所有未選定的AL和KL都被偏壓在選定的陽(yáng)極電壓電平的一半處。結(jié)果，未選定的AL和未選定的KL處的單元在其各自的陽(yáng)極和陰極之間被偏壓在O伏。
[0057]圖12是與圖1lA和IlB使用相同符號(hào)的示例性存儲(chǔ)器單元陣列的電路圖，以示出用于向選定的存儲(chǔ)器單元72jm寫(xiě)入邏輯“I”的電勢(shì)。顯示了用以在閘流晶體管72jm上寫(xiě)入“I”的各個(gè)陽(yáng)極和陰極線(xiàn)上的電勢(shì)。將未選定的陰極線(xiàn)KLI和KLn保持在地電勢(shì)，而將未選定的陽(yáng)極線(xiàn)保持在0.5-0.7伏的電勢(shì)。在第一實(shí)施例中，選定的陰極線(xiàn)被提高至1.8-2.0伏，選定的陽(yáng)極線(xiàn)被拉至地電勢(shì)。替代地，為了有利于解碼器和驅(qū)動(dòng)器設(shè)計(jì)，可以對(duì)AL和KL處的電勢(shì)進(jìn)行電平移位。例如，可以將選定的ALj和未選定的KL上的偏壓從OV提高到0.6V，并且也將選定的KLm和未選定的AL上的偏壓增大0.6V。
[0058]圖13A是與圖12使用相同符號(hào)的存儲(chǔ)器單元陣列的電路圖，以示出用于讀取存儲(chǔ)器單元的邏輯狀態(tài)的陽(yáng)極和陰極線(xiàn)上的電勢(shì)。在該情況下，將未選定的陽(yáng)極線(xiàn)ALi和ALk保持在0.5-0.7伏的電勢(shì)，而將所有陰極線(xiàn)(選定的和未選定的二者)接地。選定的陽(yáng)極線(xiàn)被提高至1.0-1.4伏。
[0059]如果選定的閘流晶體管72jm事先被編程為“導(dǎo)通”，即“O”邏輯狀態(tài)，那么其陽(yáng)極與陰極之間施加的電勢(shì)將導(dǎo)通該閘流晶體管，并將陰極線(xiàn)KLm拉到較高電勢(shì)。耦合到陰極線(xiàn)KLm的公知的感測(cè)放大器檢測(cè)電勢(shì)的提高。電勢(shì)增大被解釋為指示閘流晶體管處于“O”邏輯狀態(tài)。另一方面，如果選定的閘流晶體管72jm事先被編程為“關(guān)斷”，即“I”邏輯狀態(tài)，那么其陽(yáng)極與陰極之間施加的電勢(shì)將不足以將其導(dǎo)通。在該情況下，感測(cè)放大器將不會(huì)檢測(cè)到陰極線(xiàn)KLm的電勢(shì)有任何提高。陰極線(xiàn)電勢(shì)沒(méi)有變化被解釋為指示閘流晶體管處于“I”邏輯狀態(tài)。替代地，也可以從陽(yáng)極線(xiàn)感測(cè)選定的存儲(chǔ)器單元的邏輯狀態(tài)，因?yàn)橄嗤碾娏髁魅腙?yáng)極并從陰極流出。
[0060]圖13B示出了用于讀取存儲(chǔ)器單元中存儲(chǔ)的邏輯狀態(tài)的另一實(shí)施例。在該方法中，在一個(gè)周期中讀取整列。所有未選定的陰極線(xiàn)(KL)被偏壓在0.5-0.7V或其待用電平，并且選定的陽(yáng)極線(xiàn)被預(yù)充電至待用電壓以上的預(yù)定讀取電壓電平。示例性范圍為I?1.4V，其驅(qū)動(dòng)足夠的單元電流通過(guò)存儲(chǔ)“O”數(shù)據(jù)的單元。親合到選定的AL的感測(cè)放大器檢測(cè)用于“O”邏輯狀態(tài)的任何電勢(shì)下降。相反，如果選定的陽(yáng)極線(xiàn)上的單元預(yù)先被編程為“關(guān)斷”，則檢測(cè)到邏輯狀態(tài)“I”。因此，由于非導(dǎo)電單元的原因而沒(méi)有電勢(shì)下降。如果希望僅讀取該列中的有限數(shù)量的單元，那么將未選定的AL偏壓在0.5-0.7V，由此減少泄漏。
[0061]陣列中的個(gè)體閘流晶體管將由于泄漏電流而隨著時(shí)間逐漸丟失其存儲(chǔ)的數(shù)據(jù)。盡管該泄漏顯著少于常規(guī)的一個(gè)晶體管一個(gè)電容器DRAM存儲(chǔ)器單元中發(fā)生的泄漏，但為了克服泄漏電流，可以將陣列置于待用狀態(tài)，從而保持存儲(chǔ)的數(shù)據(jù)。圖14示出了施加于陽(yáng)極和陰極線(xiàn)以保持閘流晶體管存儲(chǔ)器單元陣列中存儲(chǔ)的數(shù)據(jù)的電勢(shì)。在該狀態(tài)中，所有陽(yáng)極線(xiàn)保持在0.5-0.7伏，并且所有陰極線(xiàn)都接地。在該條件下，“關(guān)斷”閘流晶體管不受影響，而“導(dǎo)通”閘流晶體管被連續(xù)充電到“導(dǎo)通”狀態(tài)。因?yàn)樵摯脿顟B(tài)連續(xù)消耗電力，所以在使閘流晶體管維持待用與允許放電并周期性刷新陣列之間存在折中。在我們優(yōu)選的實(shí)施方式中，每秒鐘將整個(gè)陣列刷新I到10次。這遠(yuǎn)比基于常規(guī)FET的DRAM要求的刷新頻率低一一本發(fā)明的特別優(yōu)點(diǎn)。
[0062]圖15A和15B示出了本發(fā)明的閘流晶體管存儲(chǔ)器單元的另一實(shí)施例。在該實(shí)施例中，向結(jié)構(gòu)的深溝槽增加側(cè)壁NMOS柵極80。結(jié)構(gòu)的其余區(qū)域與上文關(guān)于圖4-8所述的相同。增加?xùn)艠O80的益處是增大寫(xiě)入速度并降低寫(xiě)入電壓。因?yàn)樵黾訓(xùn)艠O增大了工藝復(fù)雜性，所以柵極的使用取決于存儲(chǔ)器陣列所預(yù)期的特定應(yīng)用。
[0063]可以通過(guò)首先執(zhí)行如上文關(guān)于圖5所述的深硅蝕刻來(lái)在深溝槽中形成柵極80。然后氧化溝槽的側(cè)壁，由此形成柵極氧化物，其將柵電極與摻雜區(qū)域32、59和57隔離開(kāi)。然后例如通過(guò)化學(xué)氣相沉積工藝?yán)枚趸鑼?duì)溝槽進(jìn)行部分填充。然后跨所述結(jié)構(gòu)沉積共形摻雜的多晶硅層。在各向異性蝕刻步驟去除了除圖15A所示的之外的整個(gè)共形多晶硅層之后，執(zhí)行另一個(gè)溝槽填充操作以完成溝槽填充。然后例如使用化學(xué)機(jī)械拋光或其它技術(shù)來(lái)執(zhí)行適當(dāng)?shù)钠矫婊襟E。稍后在該過(guò)程中，制作電連接以將柵極80耦合，從而控制柵極線(xiàn)(GL)0
[0064]圖16是顯示如上所述增加了柵極80的閘流晶體管存儲(chǔ)器單元72的陣列的電路圖。柵極80在被柵極線(xiàn)GL導(dǎo)通時(shí)短接NPN晶體管82，將PNP晶體管83的基極連接到陰極線(xiàn)KL。該方式具有上述優(yōu)點(diǎn)一一降低寫(xiě)入電壓并允許更快地寫(xiě)入數(shù)據(jù)。
[0065]圖17示出了在深溝槽中具有兩個(gè)側(cè)壁PMOS柵極86的垂直閘流晶體管單元的另一實(shí)施例。通過(guò)和上文描述的柵極80—樣的方式形成這些單元。掩埋柵極86可以連接在拾取區(qū)域處并耦合到柵極線(xiàn)(GL)。以和上文描述的一樣的方式形成這些柵極。在深硅溝槽蝕刻步驟之后，形成溝槽柵極氧化物。然后用二氧化硅將溝槽部分填充到高于N-陰極/P-基極結(jié)的深度。然后形成例如摻雜多晶硅的共形導(dǎo)電柵極層。然后對(duì)柵極層進(jìn)行各向異性蝕刻以形成完全覆蓋N型基極的側(cè)壁柵極。最后，利用二氧化硅填充溝槽，然后使用公知的技術(shù)對(duì)溝槽進(jìn)行平面化。
[0066]圖18是使用圖17的PMOS柵極86的存儲(chǔ)器陣列的電路圖。柵極86在被柵極線(xiàn)GL導(dǎo)通時(shí)短接PNP晶體管83，將NPN晶體管82的基極連接到陽(yáng)極線(xiàn)AL。該方法與上文針對(duì)匪OS柵極所描述的具有相同的優(yōu)點(diǎn)。
[0067]使用閘流晶體管陣列作為存儲(chǔ)器單元的一個(gè)潛在問(wèn)題是在存取操作期間需要較高的行電流來(lái)讀取存儲(chǔ)器單元。(這里使用“行”一詞作為陽(yáng)極的同義詞，使用“列”作為陰極的同義詞。也可以使用字線(xiàn)和位線(xiàn)。)為了減少對(duì)較高的行電流的需求，使用我們稱(chēng)為滾動(dòng)字線(xiàn)的技術(shù)。結(jié)合圖19對(duì)該方法進(jìn)行描述。
[0068]圖19A示出了存儲(chǔ)器陣列中的閘流晶體管存儲(chǔ)器單元的行。該行由被分成M組單元的N列存儲(chǔ)器單元構(gòu)成。在該行的左端示出了一組4個(gè)單元。為一組使用4個(gè)單元僅僅是示例;在實(shí)際集成電路中，一組中將有遠(yuǎn)超過(guò)4個(gè)單元。為了存取單元，例如，為了從它們讀取數(shù)據(jù)或向它們寫(xiě)入數(shù)據(jù)，向該組所有成員的列線(xiàn)施加電壓VSelected。所有其它列線(xiàn)接收電勢(shì)VHold，其中VHold高于VSelected。結(jié)果，選定的組將具有電流:
[0069]I group selected=M*I Selected，其中I Selected是用于一個(gè)單元的電流。
[0070]該行中其余的N/M-1組單元將具有電流:
[0071]I group hold= (N/M_1)*M*I hold，其中I Hold是用于一個(gè)單元的電流。
[0072]在使用存儲(chǔ)器陣列時(shí)，流程是向第一組施加用于期望操作的選定電勢(shì)，同時(shí)將所有其余的組偏壓到“hold”。一旦完成了對(duì)第一組的期望操作，就將第一組上的偏壓變成“hold”，并且將下一組上的偏壓變成選定的電勢(shì)，例如圖19B所示。通過(guò)重復(fù)將字線(xiàn)上的除選定組之外的所有組的單元保持在“hold”電勢(shì)的這些步驟并逐個(gè)組地重復(fù)這一操作，減小了行電流。我們稱(chēng)這種技術(shù)為“滾動(dòng)”字線(xiàn)。
[0073]對(duì)于具有高度非線(xiàn)性的電流和電壓關(guān)系的存儲(chǔ)器單元，用于單元的保持電流可以比選定單元的讀取電流低幾個(gè)數(shù)量級(jí)。例如，假設(shè)一行具有被分成8組的128列，每組具有16個(gè)單元。在典型的實(shí)施方式中，選定電流將大約為10μΑ，而保持電流將大約為10pA，相差六個(gè)數(shù)量級(jí)。因此:
[0074]在沒(méi)有滾動(dòng)的情況下:I row = 128*1uA= 1.28mA
[0075]在滾動(dòng)的情況下:Irow= 16*10uA+( 128-16)*10p A = 160uA
[0076]因而，通過(guò)上述方式滾動(dòng)字線(xiàn)提供了字線(xiàn)電流的88%的減小，以及8次滾動(dòng)存取以存取完整的行。
[0077]因?yàn)榇鎯?chǔ)器陣列中“導(dǎo)通”的每個(gè)閘流晶體管單元將消耗一些電流，所以存儲(chǔ)器陣列的電流消耗以及這種“導(dǎo)通”單元的數(shù)量取決于正被存儲(chǔ)在陣列中的特定數(shù)據(jù)。這具有將功耗關(guān)聯(lián)到存儲(chǔ)器中存儲(chǔ)的實(shí)際數(shù)據(jù)的不希望的效果。可以使用目標(biāo)是將大約50%的單元保持為邏輯“I”的數(shù)據(jù)編碼來(lái)減小該待用電流。
[0078]例如，考慮具有2個(gè)額外校驗(yàn)位的8位字。
[0079]校驗(yàn)位=00 無(wú)變化
[0080]校驗(yàn)位=01 反轉(zhuǎn)低4位
[0081]校驗(yàn)位=10 反轉(zhuǎn)高4位
[0082]校驗(yàn)位=11反轉(zhuǎn)所有位
[0083]在以下示例中，校驗(yàn)位是數(shù)據(jù)的所存儲(chǔ)的字前面的前兩位且是斜體的。
[0084]示例I:所有都是一:1111-1111變成10-0000-1111，因而8個(gè)一變成5個(gè)一。
[0085]示例2:50%+1 個(gè)一:1010_1011 變成 01_1010_0100，因而 5 個(gè)一變成 4 個(gè)一。
[0086]示例3:50%為一:1010_1010變成00_1010_1010，因而4個(gè)一變成4個(gè)一。
[0087]示例4:50%-1 個(gè)一:0010_1010 變成 00_0100_1010，因而 3 個(gè)一變成 3 個(gè)一。
[0088]示例5:所有都是零:0000_0000變成10_1111_0000，因而O個(gè)一變成5個(gè)一。
[0089]示例6:5個(gè)一:0011_1011變成11_1100_0100，因而5個(gè)一變成3個(gè)一。
[0090]以上數(shù)據(jù)編碼技術(shù)或其它類(lèi)似方法在要將陣列待用電流維持在相對(duì)恒定水平的情況下是有用的，并用于電流源控制的待用操作。常規(guī)邏輯電路可以用于檢測(cè)I的數(shù)量和位置，執(zhí)行期望的反轉(zhuǎn)(或不執(zhí)行)并向存儲(chǔ)的數(shù)據(jù)增加校驗(yàn)位。
[0091]在與圖14相關(guān)聯(lián)的實(shí)施例中，通過(guò)供應(yīng)保持電壓或電流將閘流晶體管存儲(chǔ)器陣列中存儲(chǔ)的數(shù)據(jù)維持在待用，從而不需要刷新。在這些待用狀況下，保持“O”數(shù)據(jù)的所有存儲(chǔ)器單元傳導(dǎo)非常低但有限的電流。由于保持電流與保持電壓之間的指數(shù)關(guān)系，有利的是使用電流源來(lái)在待用時(shí)使單元保持活動(dòng)。在我們更早的專(zhuān)利申請(qǐng)，例如，2015年I月6日提交的題為 “Cross-Coupled Thyristor SRAM Circuits and Methods of Operat1n” 的美國(guó)專(zhuān)利申請(qǐng)14/590834中描述了一種方法，通過(guò)引用將該專(zhuān)利申請(qǐng)并入本文。那里我們描述了使用恒流源將陣列偏壓到最優(yōu)保持電壓來(lái)將數(shù)據(jù)保持維持在低待用電流的技術(shù)。盡管結(jié)合SRAM存儲(chǔ)器論述了這種方法，但其也可以用于其它基于閘流晶體管的易失性存儲(chǔ)器，例如本文描述的那些。
[0092]在上述偏壓方案中，保持“O”數(shù)據(jù)的所有存儲(chǔ)器單元傳導(dǎo)非常低但有限的電流，以便維持陣列數(shù)據(jù)而無(wú)需刷新。替代方法是將提供的電流調(diào)節(jié)到更低值，該值不足以無(wú)限期地維持?jǐn)?shù)據(jù)完整性，但足以在最小“保持”周期(例如Ims)內(nèi)維持?jǐn)?shù)據(jù)完整性。該方法允許待用電流的顯著減小。然而，為了無(wú)限期地維持?jǐn)?shù)據(jù)的完整性，逐個(gè)扇區(qū)地執(zhí)行背景刷新操作，其中在短時(shí)間內(nèi)將為扇區(qū)設(shè)定的保持電流增大到較高值，以將單元電平重新建立到更好的值，但然后減小回到正常待用電流。這允許同時(shí)刷新扇區(qū)中的所有單元，而不是像當(dāng)前利用常規(guī)DRAM所做的那樣逐行刷新。此外，刷新不會(huì)干擾正常讀取/寫(xiě)入操作，使得刷新操作在外部不可見(jiàn)。在圖20中示出了該方法。
[0093]該圖示出了一個(gè)刷新脈沖能夠如何刷新整個(gè)扇區(qū)。在CMOS開(kāi)關(guān)92導(dǎo)通時(shí)施加到線(xiàn)90的刷新脈沖將刷新存儲(chǔ)器單元72的扇區(qū)。該示例示出了電流控制的待用/刷新，然而，可以將同一方法應(yīng)用于電壓控制的待用/刷新。
[0094]圖21是示出用于從閘流晶體管陣列讀取數(shù)據(jù)的一種技術(shù)的電路圖。感測(cè)放大器95具有連接到存儲(chǔ)器陣列的一列存儲(chǔ)器單元72的一個(gè)輸入。感測(cè)放大器95的另一輸入連接到一列虛設(shè)存儲(chǔ)器單元94。存儲(chǔ)器單元72和虛設(shè)單元94具有被預(yù)充電到O伏的列線(xiàn)。在讀取操作期間，如果單元為“O”，編程的存儲(chǔ)器單元72的狀態(tài)將使列線(xiàn)的電勢(shì)向上移動(dòng)，或者如果單元為“I”，將使列線(xiàn)的電勢(shì)接近0V。虛設(shè)存儲(chǔ)器單元的列線(xiàn)被電流源以選定陣列中的列為感測(cè)放大器95產(chǎn)生差分?jǐn)?shù)據(jù)的速率的1/2的速率向上移動(dòng)。如果選定的單元為“O”，則選定的列將提高到虛設(shè)列以上。如果選定的單元為“I”，則虛設(shè)列將提高到選定列以上。然后可以將感測(cè)放大器輸出解釋為指示所存儲(chǔ)的數(shù)據(jù)的“I”或“O”。
[0095]已經(jīng)出于例示和描述的目的給出了發(fā)明的該描述。它并非旨在進(jìn)行窮舉或?qū)⒈景l(fā)明限制于所描述的精確形式，并且根據(jù)以上教導(dǎo)，很多修改和變化都是可能的。選擇并描述實(shí)施例是為了最好地解釋發(fā)明的原理及其實(shí)際應(yīng)用。該描述將使得本領(lǐng)域的技術(shù)人員能夠最好地利用并實(shí)踐各實(shí)施例中的發(fā)明以及適于特定用途的各種修改。本發(fā)明的范圍由以下權(quán)利要求限定。
【主權(quán)項(xiàng)】
1.一種操作易失性存儲(chǔ)器陳列的方法，所述易失存儲(chǔ)器陣列具有陽(yáng)極線(xiàn)、陰極線(xiàn)和垂 直閘流晶體管的陣列，所述垂直閘流晶體管具有耦合到所述陽(yáng)極線(xiàn)的陽(yáng)極并且具有耦合到 所述陰極線(xiàn)的陰極，所述方法用于保持所有的所述閘流晶體管中存儲(chǔ)的數(shù)據(jù)，所述方法包 括:向所有陽(yáng)極線(xiàn)施加第一電勢(shì)；向所有陰極線(xiàn)施加第二電勢(shì);其中所述第一電勢(shì)與所述第二電勢(shì)之間的差足以使導(dǎo)通的閘流晶體管繼續(xù)接通。2.根據(jù)權(quán)利要求1所述的方法，其中:所述第一電勢(shì)大約是〇.5-0.7伏;并且所述第二電勢(shì)大約是〇.〇伏。3.在存儲(chǔ)器單元的交叉點(diǎn)陣列中，每個(gè)存儲(chǔ)器單元僅具有一個(gè)閘流晶體管，所述閘流 晶體管連接在字線(xiàn)與位線(xiàn)之間，一種維持所述陣列中的數(shù)據(jù)的方法，所述方法包括:向所述陣列中的存儲(chǔ)器單元的扇區(qū)供應(yīng)電流，所述電流具有第一幅值，所述第一量值 不足以無(wú)限期地維持所述存儲(chǔ)器單元中的所述扇區(qū)的數(shù)據(jù)；將存儲(chǔ)器單元的所述扇區(qū)的所述電流提高到第二幅值，以在數(shù)據(jù)從所述存儲(chǔ)器單元的 所述扇區(qū)丟失之前刷新所述存儲(chǔ)器單元的所述扇區(qū)中的數(shù)據(jù)；以及將所述電流減小到所述第一幅值；重復(fù)提尚電流步驟和減小電流步驟；由此，在所述數(shù)據(jù)被無(wú)限期地維持在所述陣列中的同時(shí)，供應(yīng)到所述扇區(qū)的所述電流 隨著時(shí)間而降低。4.根據(jù)權(quán)利要求3所述的方法，還包括:在向所述扇區(qū)供應(yīng)第一幅值的所述電流的情況下，確定所述存儲(chǔ)器單元丟失數(shù)據(jù)之前 的最小時(shí)間段；以及在所述提高電流步驟中，在所確定的時(shí)間段內(nèi)將所述電流提高到所述第二幅值。5.根據(jù)權(quán)利要求3所述的方法，其中，所述存儲(chǔ)器單元的陣列包括多個(gè)扇區(qū)，并且還包 括將電流供應(yīng)步驟、電流提高步驟、電流減小步驟和重復(fù)步驟應(yīng)用于所述陣列中的所有扇 區(qū)。6.根據(jù)權(quán)利要求5所述的方法，其中，按照特定序列將所述電流提高步驟應(yīng)用于所述陣 列中的存儲(chǔ)器單元的每個(gè)扇區(qū)，以避免同時(shí)提高超過(guò)一個(gè)扇區(qū)中的電流。7.根據(jù)權(quán)利要求5所述的方法，還包括:在所供應(yīng)的電流為第一幅值的情況下，確定在任何扇區(qū)的所述存儲(chǔ)器單元丟失數(shù)據(jù)之 前的最小時(shí)間段；以及在所述提高電流步驟中，在所確定的時(shí)間段內(nèi)針對(duì)每個(gè)扇區(qū)將所述電流提高到所述第二幅值。8.根據(jù)權(quán)利要求7所述的方法，其中，按照特定序列將所述電流提高步驟應(yīng)用于所述陣 列中的存儲(chǔ)器單元的每個(gè)扇區(qū)，以避免同時(shí)提高超過(guò)一個(gè)扇區(qū)中的電流。9.在具有陽(yáng)極線(xiàn)、陰極線(xiàn)和被分成扇區(qū)的垂直閘流晶體管存儲(chǔ)器單元的陣列的易失性 存儲(chǔ)器陣列中，所述閘流晶體管存儲(chǔ)器單元具有耦合到陽(yáng)極線(xiàn)的陽(yáng)極和耦合到陰極線(xiàn)的陰 極，一種對(duì)存儲(chǔ)在所述存儲(chǔ)器陣列的扇區(qū)中的數(shù)據(jù)進(jìn)行刷新的方法包括:將選定扇區(qū)中的所有的所述陽(yáng)極線(xiàn)耦合到刷新線(xiàn)；以及 向所述刷新線(xiàn)施加電流脈沖。10.根據(jù)權(quán)利要求9所述的方法，其中，所述刷新線(xiàn)可開(kāi)關(guān)地連接到所述陣列的多個(gè)扇 區(qū)中的所述陽(yáng)極線(xiàn)，并且所述方法還包括以下步驟:在施加所述電流脈沖之前，將除所述選 定扇區(qū)之外的所有的所述多個(gè)扇區(qū)與所述刷新線(xiàn)斷開(kāi)連接。
【文檔編號(hào)】G11C11/34GK106030718SQ201580010678
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2015年9月25日
【發(fā)明人】H·欒, B·貝特曼, V·阿克賽爾拉德, C·程
【申請(qǐng)人】克勞帕斯科技有限公司