存儲器控制電路單元、存儲器儲存裝置及數(shù)據(jù)存取方法【專利摘要】本發(fā)明提供一種存儲器控制電路單元、存儲器儲存裝置及數(shù)據(jù)存取方法。所述存儲器控制電路單元，其包括多個數(shù)據(jù)擾亂電路與數(shù)據(jù)選擇電路。當(dāng)從主機系統(tǒng)接收第一數(shù)據(jù)時，第一數(shù)據(jù)會被輸入至此些數(shù)據(jù)擾亂電路以分別地輸出多個第二數(shù)據(jù)。數(shù)據(jù)選擇電路依據(jù)此些第二數(shù)據(jù)的內(nèi)容，選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)，并且此第三數(shù)據(jù)會被編程至可復(fù)寫式非易失性存儲器模塊中。基此，寫入至可復(fù)寫式非易失性存儲器模塊的數(shù)據(jù)可有效地被擾亂。本發(fā)明實施例所提出的存儲器控制電路單元、存儲器儲存裝置及其使用的存取方法能夠可有效地擾隨機數(shù)據(jù)，由此避免可能會因為分布不平均、讀取電壓偏移或比特線電阻不均勻等因素而造成數(shù)據(jù)的識別錯誤。【專利說明】存儲器控制電路單元、存儲器儲存裝置及數(shù)據(jù)存取方法
技術(shù)領(lǐng)域：
[0001]本發(fā)明是有關(guān)于一種用于控制可復(fù)寫式非易失性存儲器模塊的存儲器控制電路單元、存儲器儲存裝置及數(shù)據(jù)存取方法?！?br>背景技術(shù)：
】[0002]數(shù)碼相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無機械結(jié)構(gòu)、讀寫速度快等特性，最適于可攜式電子產(chǎn)品，例如筆記本電腦。固態(tài)硬盤就是一種以快閃存儲器作為儲存媒體的儲存裝置。因此，近年快閃存儲器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。[0003]隨著半導(dǎo)體加工的進步，目前的技術(shù)已發(fā)展出具有能夠儲存多個數(shù)據(jù)比特的存儲單元的快閃存儲器模塊。具體來說，快閃存儲器模塊的數(shù)據(jù)寫入(或稱為編程)是利用施予電壓至快閃存儲器元件的特定端點(例如，控制柵極電壓來改變柵極中的一電荷補捉層的電子量)，因而改變了存儲單元的通道的導(dǎo)通狀態(tài)，以呈現(xiàn)不同的儲存狀態(tài)。例如，以多階儲存單元(Mult1-LevelCell，簡稱:MLC)NAND型快閃存儲器為例，當(dāng)下頁面數(shù)據(jù)為I且上頁面數(shù)據(jù)為I時，控制電路會控制字符線控制電路不改變存儲單元中的柵極電壓，而將存儲單元的儲存狀態(tài)保持為“11”;當(dāng)下頁面數(shù)據(jù)為I且上頁面數(shù)據(jù)為O時，字符線控制電路會在控制電路的控制下改變存儲單元中的柵極電壓，而將存儲單元的儲存狀態(tài)改變?yōu)椤?0”；當(dāng)下頁面數(shù)據(jù)為O且上頁面數(shù)據(jù)為O時，字符線控制電路會在控制電路的控制下改變存儲單元中的柵極電壓，而將存儲單元的儲存狀態(tài)改變?yōu)椤?0”;并且，當(dāng)下頁面數(shù)據(jù)為O且上頁面數(shù)據(jù)為I時，字符線控制電路會在控制電路的控制下改變存儲單元中的柵極電壓，而將存儲單元的儲存狀態(tài)改變?yōu)椤?1”。也就是說，當(dāng)讀取數(shù)據(jù)時，控制電路會根據(jù)目前存儲單元中的柵極電壓來識別此存儲單元的儲存狀態(tài)。[0004]然而，在此種一個存儲單元可儲存多個比特的架構(gòu)中，若同一條字符線上的存儲單元所存的數(shù)據(jù)不夠亂時，可能會因為分布不平均、讀取電壓偏移或比特線電阻不均勻等因素而造成數(shù)據(jù)的識別錯誤。因此，在執(zhí)行可復(fù)寫式非易失性存儲器模塊的編程運作時，如何有效地擾亂所寫入的數(shù)據(jù)，是此領(lǐng)域技術(shù)人員所致力的目標(biāo)。【
發(fā)明內(nèi)容】[0005]本發(fā)明提供一種存儲器控制電路單元、存儲器儲存裝置及數(shù)據(jù)存取方法。[0006]本發(fā)明的示范性實施例提供一種存儲器控制電路單元，其包括主機接口、存儲器接口、數(shù)據(jù)擾亂電路、數(shù)據(jù)選擇電路與存儲器管理電路。主機接口用以電性連接至主機系統(tǒng)。存儲器接口用以電性連接至可復(fù)寫式非易失性存儲器模塊，其中此可復(fù)寫式非易失性存儲器模塊具有多個實體編程單元。每一數(shù)據(jù)擾亂電路將輸入數(shù)據(jù)擾亂以輸出對應(yīng)擾亂數(shù)據(jù)且每一數(shù)據(jù)擾亂電路具有對應(yīng)的索引編號。存儲器管理電路電性連接至主機接口、存儲器接口、數(shù)據(jù)擾亂電路和數(shù)據(jù)選擇電路。存儲器管理電路從主機系統(tǒng)接收第一數(shù)據(jù)，并且將第一數(shù)據(jù)輸入至數(shù)據(jù)擾亂電路。數(shù)據(jù)擾亂電路擾亂第一數(shù)據(jù)以分別地輸出多個第二數(shù)據(jù)。該數(shù)據(jù)選擇電路依據(jù)此些第二數(shù)據(jù)的內(nèi)容，選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)。存儲器管理電路下達指令給該可復(fù)寫式非易失性存儲器模塊以將該些第三數(shù)據(jù)寫入至該些實體編程單元之中的第一實體編程單元。[0007]在本發(fā)明的一實施例中，上述存儲器管理電路將此些數(shù)據(jù)擾亂電路之中的其中一個數(shù)據(jù)擾亂電路的索引編號寫入至第一實體編程單元，其中此其中一個數(shù)據(jù)擾亂電路輸出上述其中一個第二數(shù)據(jù)。[0008]在本發(fā)明的一實施例中，每一數(shù)據(jù)擾亂電路具有一隨機數(shù)種子，并且此些數(shù)據(jù)擾亂電路分別地使用此些隨機數(shù)種子對第一數(shù)據(jù)執(zhí)行邏輯運算以產(chǎn)生上述第二數(shù)據(jù)。[0009]在本發(fā)明的一實施例中，上述邏輯運算為互斥運算。[0010]在本發(fā)明的一實施例中，上述數(shù)據(jù)擾亂電路是由多個第一數(shù)據(jù)擾亂電路與一個第二數(shù)據(jù)擾亂電路所組成。每一第一數(shù)據(jù)擾亂電路具有一隨機數(shù)種子，并且此些第一數(shù)據(jù)擾亂電路分別地使用隨機數(shù)種子對第一數(shù)據(jù)執(zhí)行互斥運算以產(chǎn)生上述第二數(shù)據(jù)的其中一部分。第二數(shù)據(jù)擾亂電路直接將第一數(shù)據(jù)輸出作為上述第二數(shù)據(jù)的另一部分。[0011]在本發(fā)明的一實施例中，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一數(shù)據(jù)比特為一第一值或一第二值。此外，數(shù)據(jù)選擇電路依據(jù)此些第二數(shù)據(jù)的數(shù)據(jù)比特中第一值與第二值的一平均分布程度來選擇其中一個第二數(shù)據(jù)作為該第三數(shù)據(jù)，其中此其中一個第二數(shù)據(jù)的數(shù)據(jù)比特中第一值與第二值的平均分布程度高于此些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的數(shù)據(jù)比特中第一值與第二值的平均分布程度。[0012]在本發(fā)明的一實施例中，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一數(shù)據(jù)比特為一第一值或一第二值。此外，上述數(shù)據(jù)選擇電路計算在每一第二數(shù)據(jù)中為第一值的數(shù)據(jù)比特的數(shù)目與該第二值的數(shù)據(jù)比特的數(shù)目并且將每一第二數(shù)據(jù)中為第一值的數(shù)據(jù)比特的數(shù)目與為第二值的數(shù)據(jù)比特的數(shù)目之間的差作為對應(yīng)每一第二數(shù)據(jù)的擾亂值，其中上述其中一個第二數(shù)據(jù)的擾亂值小于或等于上述第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的擾亂值。[0013]在本發(fā)明的一實施例中，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一數(shù)據(jù)比特為一第一值或一第二值。此外，上述數(shù)據(jù)選擇電路將此些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一第二數(shù)據(jù)被劃分為多個字符串并且每一字符串的每一數(shù)據(jù)比特都為相同。再者，數(shù)據(jù)選擇電路計算每一第二數(shù)據(jù)的對應(yīng)第一計數(shù)值，其中此些對應(yīng)第一計數(shù)值分別為此些第二數(shù)據(jù)的該些字符串之中多個第一字符串的數(shù)目，每一第一字符串的長度為I且該些第一字符串的每一數(shù)據(jù)比特為該第一值，其中上述其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值大于或等于此些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值。[0014]在本發(fā)明的一實施例中，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一數(shù)據(jù)比特為一第一值或一第二值。此外，上述數(shù)據(jù)選擇電路將此些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一第二數(shù)據(jù)被劃分為多個字符串并且每一字符串的每一數(shù)據(jù)比特都為相同。再者，數(shù)據(jù)選擇電路計算每一第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值。在此，此些對應(yīng)第一計數(shù)值分別為此些第二數(shù)據(jù)的字符串之中多個第一字符串的數(shù)目，其中每一第一字符串的長度為I且此些第一字符串的每一數(shù)據(jù)比特為第一值；而此些對應(yīng)第二計數(shù)值分別為此些第二數(shù)據(jù)的字符串之中多個第二字符串的數(shù)目，其中每一第二字符串的長度為2且第二字符串的每一數(shù)據(jù)比特為第一值。在此，上述其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和大于或等于此些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和。[0015]在本發(fā)明的一實施例中，上述存儲器管理電路從主機系統(tǒng)接收讀取指令，從第一實體編程單元中讀取第三數(shù)據(jù)與數(shù)據(jù)擾亂電路的索引編號，依據(jù)所讀取的數(shù)據(jù)擾亂電路的索引編號將第三數(shù)據(jù)輸入至此數(shù)據(jù)擾亂電路以還原第一數(shù)據(jù)，并且將所還原的第一數(shù)據(jù)傳送給主機系統(tǒng)以響應(yīng)該讀取指令。[0016]本發(fā)明的一范例實施例提出一種存儲器儲存裝置，其包括連接接口單元、可復(fù)寫式非易失性存儲器模塊與存儲器控制電路單元。連接接口單元用以電性連接至主機系統(tǒng)?？蓮?fù)寫式非易失性存儲器模塊具有多個實體編程單元。存儲器控制電路單元電性連接至連接接口單元與可復(fù)寫式非易失性存儲器模塊，并且包括上述數(shù)據(jù)擾亂電路、上述數(shù)據(jù)選擇電路與上述存儲器管理電路。[0017]本發(fā)明的一范例實施例提出一種數(shù)據(jù)存取方法，用于具有多個實體編程單元的可復(fù)寫式非易失性存儲器模塊。此方法包括從主機系統(tǒng)接收第一數(shù)據(jù)；并且將第一數(shù)據(jù)輸入至多個數(shù)據(jù)擾亂電路以產(chǎn)生多個第二數(shù)據(jù)，其中每一數(shù)據(jù)擾亂電路將一輸入數(shù)據(jù)擾亂以輸出對應(yīng)擾亂數(shù)據(jù)且每一數(shù)據(jù)擾亂電路具有一索引編號。此方法還包括依據(jù)此些第二數(shù)據(jù)的內(nèi)容，選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)；以及將此些第三數(shù)據(jù)寫入至此些實體編程單元之中的第一實體編程單元。[0018]在本發(fā)明的一實施例中，上述數(shù)據(jù)存取方法還包括:將此些數(shù)據(jù)擾亂電路之中的其中一個數(shù)據(jù)擾亂電路的索引編號寫入至上述第一實體編程單元，其中此其中一個數(shù)據(jù)擾亂電路輸出上述其中一個第二數(shù)據(jù)。[0019]在本發(fā)明的一實施例中，每一第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一數(shù)據(jù)比特為第一值或第二值。此外，上述依據(jù)此些第二數(shù)據(jù)的內(nèi)容選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)的步驟包括:依據(jù)此些第二數(shù)據(jù)的數(shù)據(jù)比特中第一值與第二值的一平均分布程度來選擇其中一個第二數(shù)據(jù)作為該第三數(shù)據(jù)，其中此其中一個第二數(shù)據(jù)的數(shù)據(jù)比特中第一值與第二值的平均分布程度高于此些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的數(shù)據(jù)比特中第一值與第二值的平均分布程度。[0020]在本發(fā)明的一實施例中，每一第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一數(shù)據(jù)比特為第一值或第二值。此外，上述依據(jù)此些第二數(shù)據(jù)的內(nèi)容選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)的步驟包括:計算在每一第二數(shù)據(jù)中為第一值的數(shù)據(jù)比特的數(shù)目與為第二值的數(shù)據(jù)比特的數(shù)目并且將每一第二數(shù)據(jù)中為第一值的數(shù)據(jù)比特的數(shù)目與為第二值的數(shù)據(jù)比特的數(shù)目之間的差作為對應(yīng)每一第二數(shù)據(jù)的擾亂值；以及選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)，其中此其中一個第二數(shù)據(jù)的擾亂值小于或等于此些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的擾亂值。[0021]在本發(fā)明的一實施例中，每一第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一數(shù)據(jù)比特為第一值或第二值。此外，上述依據(jù)此些第二數(shù)據(jù)的內(nèi)容選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)的步驟包括:將此些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一第二數(shù)據(jù)被劃分為多個字符串并且每一字符串的每一數(shù)據(jù)比特都為相同。上述依據(jù)此些第二數(shù)據(jù)的內(nèi)容選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)的步驟還包括:計算每一第二數(shù)據(jù)的對應(yīng)第一計數(shù)值，其中此些對應(yīng)第一計數(shù)值分別為此些第二數(shù)據(jù)的字符串之中多個第一字符串的數(shù)目，每一第一字符串的長度為I且此些第一字符串的每一數(shù)據(jù)比特為第一值。上述依據(jù)此些第二數(shù)據(jù)的內(nèi)容選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)的步驟還包括選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)，其中此其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值大于或等于此些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值。[0022]在本發(fā)明的一實施例中，每一第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一數(shù)據(jù)比特為第一值或第二值。此外，上述依據(jù)此些第二數(shù)據(jù)的內(nèi)容選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)的步驟包括:將此些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一第二數(shù)據(jù)被劃分為多個字符串并且每一字符串的每一數(shù)據(jù)比特都為相同。上述依據(jù)此些第二數(shù)據(jù)的內(nèi)容選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)的步驟還包括:計算每一第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值，其中此些對應(yīng)第一計數(shù)值分別為此些第二數(shù)據(jù)的字符串之中多個第一字符串的數(shù)目且此些對應(yīng)第二計數(shù)值分別為此些第二數(shù)據(jù)的字符串之中多個第二字符串的數(shù)目，每一第一字符串的長度為I且此些第一字符串的每一數(shù)據(jù)比特為第一值，并且每一此些第二字符串的長度為2且此些第二字符串的每一數(shù)據(jù)比特為該第一值。上述依據(jù)此些第二數(shù)據(jù)的內(nèi)容選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)的步驟還包括選擇其中一個第二數(shù)據(jù)作為第三數(shù)據(jù)，其中此其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和大于或等于此些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和。[0023]在本發(fā)明的一實施例中，上述數(shù)據(jù)存取方法還包括:從該主機系統(tǒng)接收讀取指令；從第一實體編程單元中讀取第三數(shù)據(jù)與對應(yīng)數(shù)據(jù)擾亂電路的索引編號；依據(jù)所讀取的數(shù)據(jù)擾亂電路的索引編號將第三數(shù)據(jù)輸入至對應(yīng)數(shù)據(jù)擾亂電路以還原第一數(shù)據(jù)；以及將所還原的第一數(shù)據(jù)傳送給主機系統(tǒng)以響應(yīng)此讀取指令。[0024]基于上述，本發(fā)明范例實施例所提出的存儲器控制電路單元、存儲器儲存裝置及其使用的存取方法能夠可有效地擾亂數(shù)據(jù)，由此避免可能會因為分布不平均、讀取電壓偏移或比特線電阻不均勻等因素而造成數(shù)據(jù)的識別錯誤。[0025]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下?！靖綀D說明】[0026]圖1是根據(jù)一范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置；[0027]圖2是根據(jù)本發(fā)明范例實施例所示出的電腦、輸入/輸出裝置與存儲器儲存裝置的不意圖；[0028]圖3是根據(jù)本發(fā)明范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置的示意圖；[0029]圖4是示出圖1所示的存儲器儲存裝置的概要方塊圖；[0030]圖5是根據(jù)一范例實施例所示出的存儲器控制電路單元的概要方塊圖；[0031]圖6與圖7是根據(jù)一范例實施例所示出的管理實體區(qū)塊的范例示意圖；[0032]圖8是根據(jù)一范例實施例所示出的擾亂數(shù)據(jù)與選擇數(shù)據(jù)的范例；[0033]圖9是根據(jù)一范例實施例所示出的寫入數(shù)據(jù)的流程圖；[0034]圖10是根據(jù)一范例實施例所示出的讀取數(shù)據(jù)的流程圖。[0035]附圖標(biāo)記說明:[0036]1000:主機系統(tǒng)；[0037]1100:電腦；[0038]1102:微處理器；[0039]1104:隨機存取存儲器；[0040]1106:輸入/輸出裝置；[0041]1108:系統(tǒng)總線；[0042]1110:數(shù)據(jù)傳輸接口；[0043]1202:鼠標(biāo)；[0044]1204:鍵盤；[0045]1206:顯示器；[0046]1208:打印機；[0047]1210:隨身碟；[0048]1212:記憶卡；[0049]1214:固態(tài)硬盤；[0050]1310:數(shù)碼相機；[0051]1312:SD卡;[0052]1314:MMC卡；[0053]1316:記憶棒；[0054]1318:CF卡；[0055]1320:嵌入式儲存裝置；[0056]100:存儲器儲存裝置；[0057]102:連接接口單元；[0058]104:存儲器控制電路單元；[0059]106:可復(fù)寫式非易失性存儲器模塊；[0060]202:存儲器管理電路；[0061]204:主機接口；[0062]206:存儲器接口；[0063]208:數(shù)據(jù)擾亂電路組；[0064]210:緩沖存儲器；[0065]212:電源管理電路；[0066]214:錯誤檢查與校正電路；[0067]222、224、226、228:數(shù)據(jù)擾亂電路；[0068]230:數(shù)據(jù)選擇電路；[0069]410(0)?410(N):實體抹除單元；[0070]502:數(shù)據(jù)區(qū)；[0071]504:閑置區(qū)；[0072]506:系統(tǒng)區(qū)；[0073]508:取代區(qū)；[0074]LA(O)?LA(；H):邏輯單元；[0075]LZ(O)?LZ(M):邏輯區(qū)域；[0076]601:第一數(shù)據(jù)；[0077]602、603、604、605:第二數(shù)據(jù)；[0078]606:第三數(shù)據(jù)；[0079]S901、S903、S905、S907:步驟；[0080]S100US1003、S1005、S1007:步驟?！揪唧w實施方式】[0081]圖1是根據(jù)一范例實施例所示出的主機系統(tǒng)與存儲器儲存裝置。[0082]請參照圖1，主機系統(tǒng)1000—般包括電腦1100與輸入/輸出(input/output，簡稱:1/0)裝置1106。電腦1100包括微處理器1102、隨機存取存儲器(randomaccessmemory，簡稱:RAM)1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接口1110。輸入/輸出裝置1106包括如圖2的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機1208。必須了解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。[0083]在本發(fā)明實施例中，存儲器儲存裝置100是通過數(shù)據(jù)傳輸接口1110與主機系統(tǒng)1000的其他元件電性連接。通過微處理器1102、隨機存取存儲器1104與輸入/輸出裝置1106的運作可將數(shù)據(jù)寫入至存儲器儲存裝置100或從存儲器儲存裝置100中讀取數(shù)據(jù)。例如，存儲器儲存裝置100可以是如圖2所示的隨身碟1210、記憶卡1212或固態(tài)硬盤(SolidStateDrive，簡稱:SSD)1214等的可復(fù)寫式非易失性存儲器儲存裝置。[0084]—般而言，主機系統(tǒng)1000為可實質(zhì)地與存儲器儲存裝置100配合以儲存數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實施例中，主機系統(tǒng)1000是以電腦系統(tǒng)來作說明，然而，在本發(fā)明另一范例實施例中主機系統(tǒng)1000可以是數(shù)碼相機、攝影機、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機系統(tǒng)為數(shù)碼相機(攝影機)1310時，可復(fù)寫式非易失性存儲器儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memorystick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(EmbeddedMMC，簡稱:eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機系統(tǒng)的基板上。[0085]圖4是示出圖1所示的存儲器儲存裝置的概要方塊圖。[0086]請參照圖4，存儲器儲存裝置100包括連接接口單元102、存儲器控制電路單元104與可復(fù)寫式非易失性存儲器模塊106。[0087]在本范例實施例中，連接接口單元102是相容于串行高級技術(shù)附件(SerialAdvancedTechnologyAttachment，簡稱:SATA)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元102也可以是符合并行高級技術(shù)附件(ParellelAdvancedTechnologyAttachment，簡稱:PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(InstituteofElectricalandElectronicEngineers，簡稱:IEEE)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(PeripheralComponentInterconnectExpress，簡稱:PCIExpress)標(biāo)準(zhǔn)、通用串行總線(UniversalSerialBus，簡稱:USB)標(biāo)準(zhǔn)、超高速一代(UltraHighSpeed-1，簡稱:UHS-1)接口標(biāo)準(zhǔn)、超高速二代(UltraHighSpeed-1I，簡稱:UHS-1I)接口標(biāo)準(zhǔn)、安全數(shù)字(SecureDigital，簡稱:SD)接口標(biāo)準(zhǔn)、記憶棒(MemoryStick，簡稱:MS)接口標(biāo)準(zhǔn)、多媒體儲存卡(MultiMediaCard，簡稱:MMC)接口標(biāo)準(zhǔn)、小型快閃(CompactFlash，簡稱:CF)接口標(biāo)準(zhǔn)、集成驅(qū)動電子接口(IntegratedDeviceElectronics，簡稱:IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。在本范例實施例中，連接接口單元可與存儲器控制電路單元封裝在一個芯片中，或布設(shè)于一包含存儲器控制電路單元的芯片外。[0088]存儲器控制電路單元104用以執(zhí)行以硬件形式或固件形式實作的多個邏輯門或控制指令，并且根據(jù)主機系統(tǒng)1000的指令在可復(fù)寫式非易失性存儲器模塊106中進行數(shù)據(jù)的寫入、讀取與抹除等運作。[0089]可復(fù)寫式非易失性存儲器模塊106是電性連接至存儲器控制電路單元104，并且用以儲存主機系統(tǒng)1000所寫入的數(shù)據(jù)。可復(fù)寫式非易失性存儲器模塊106具有實體抹除單元410(O)?410(N)。例如，實體抹除單元410(O)?410(N)可屬于同一個存儲器晶粒(die)或者屬于不同的存儲器晶粒。每一實體抹除單元分別具有多個實體編程單元，其中屬于同一個實體抹除單元的實體編程單元可被獨立地寫入且被同時地抹除。然而，必須了解的是，本發(fā)明不限于此，每一實體抹除單元是可由64個實體編程單元、256個實體編程單元或其他任意個實體編程單元所組成。[0090]更詳細(xì)來說，實體抹除單元為抹除的最小單位。也即，每一實體抹除單元含有最小數(shù)目的一并被抹除的存儲單元。實體編程單元為編程的最小單元。即，實體編程單元為寫入數(shù)據(jù)的最小單元。每一實體編程單元通常包括數(shù)據(jù)比特區(qū)與冗余比特區(qū)。數(shù)據(jù)比特區(qū)包含多個實體存取地址用以儲存使用者的數(shù)據(jù)，而冗余比特區(qū)用以儲存系統(tǒng)的數(shù)據(jù)(例如，控制信息與錯誤更正碼)。在本范例實施例中，每一個實體編程單元的數(shù)據(jù)比特區(qū)中會包含4個實體存取地址，且一個實體存取地址的大小為512字節(jié)(byte)。然而，在其他范例實施例中，數(shù)據(jù)比特區(qū)中也可包含數(shù)目更多或更少的實體存取地址，本發(fā)明并不限制實體存取地址的大小以及個數(shù)。例如，在一范例實施例中，實體抹除單元為實體區(qū)塊，并且實體編程單元為實體頁面或?qū)嶓w扇區(qū)，但本發(fā)明不以此為限。[0091]在本范例實施例中，可復(fù)寫式非易失性存儲器模塊106為多階存儲單元(MultiLevelCell，簡稱:MLC)NAND型快閃存儲器模塊(即，一個存儲單元中可儲存2個數(shù)據(jù)比特的快閃存儲器模塊)。然而，本發(fā)明不限于此，可復(fù)寫式非易失性存儲器模塊106也可是單階存儲單元(SingleLevelCell，簡稱:SLC)NAND型快閃存儲器模塊(S卩，一個存儲單元中可儲存I個數(shù)據(jù)比特的快閃存儲器模塊)、多階存儲單元(TrinaryLevelCell，簡稱:TLC)NAND型快閃存儲器模塊(即，一個存儲單元中可儲存3個數(shù)據(jù)比特的快閃存儲器模塊)、其他快閃存儲器模塊或其他具有相同特性的存儲器模塊。[0092]圖5是根據(jù)一范例實施例所示出的存儲器控制電路單元的概要方塊圖。[0093]請參照圖5，存儲器控制電路單元104包括存儲器管理電路202、主機接口204、存儲器接口206與數(shù)據(jù)擾亂(randomizer)電路組208。[0094]存儲器管理電路202用以控制存儲器控制電路單元104的整體運作。具體來說，存儲器管理電路202具有多個控制指令，并且在存儲器儲存裝置100運作時，此些控制指令會被執(zhí)行來對可復(fù)寫式寫非易失性存儲器模塊下達指令，以進行數(shù)據(jù)的寫入、讀取與抹除等運作。[0095]在本范例實施例中，存儲器管理電路202的控制指令是以固件形式來實現(xiàn)。例如，存儲器管理電路202具有微處理器單元(未示出)與只讀存儲器(未示出)，并且此些控制指令是被燒錄至此只讀存儲器中。當(dāng)存儲器儲存裝置100運作時，此些控制指令會由微處理器單元來執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。[0096]圖6與圖7是根據(jù)一范例實施例所示出的管理實體抹除單元的范例示意圖。[0097]請參照圖6，存儲器控制電路單元104(或存儲器管理電路202)會將實體抹除單元410(0)?410-(N)邏輯地分組為數(shù)據(jù)區(qū)502、閑置區(qū)504、系統(tǒng)區(qū)506與取代區(qū)508。[0098]邏輯上屬于數(shù)據(jù)區(qū)502與閑置區(qū)504的實體抹除單元是用以儲存來自于主機系統(tǒng)1000的數(shù)據(jù)。具體來說，數(shù)據(jù)區(qū)502的實體抹除單元是被視為已儲存數(shù)據(jù)的實體抹除單元，而閑置區(qū)504的實體抹除單元是用以替換數(shù)據(jù)區(qū)502的實體抹除單元。也就是說，當(dāng)從主機系統(tǒng)1000接收到寫入指令與欲寫入的數(shù)據(jù)時，存儲器管理電路202會從閑置區(qū)504中提取實體抹除單元，并且將數(shù)據(jù)寫入至所提取的實體抹除單元中，以替換數(shù)據(jù)區(qū)502的實體抹除單元。[0099]邏輯上屬于系統(tǒng)區(qū)506的實體抹除單元是用以記錄系統(tǒng)數(shù)據(jù)。例如，系統(tǒng)數(shù)據(jù)包括關(guān)于可復(fù)寫式非易失性存儲器模塊的制造商與型號、可復(fù)寫式非易失性存儲器模塊的實體抹除單元數(shù)、每一實體抹除單元的實體編程單元數(shù)等。[0100]邏輯上屬于取代區(qū)508中的實體抹除單元是用于壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區(qū)508中仍存有正常的實體抹除單元并且數(shù)據(jù)區(qū)502的實體抹除單元損壞時，存儲器管理電路202會從取代區(qū)508中提取正常的實體抹除單元來更換損壞的實體抹除單元。[0101]特別是，數(shù)據(jù)區(qū)502、閑置區(qū)504、系統(tǒng)區(qū)506與取代區(qū)508的實體抹除單元的數(shù)量會依據(jù)不同的存儲器規(guī)格而有所不同。此外，必須了解的是，在存儲器儲存裝置100的運作中，實體抹除單元關(guān)聯(lián)至數(shù)據(jù)區(qū)502、閑置區(qū)504、系統(tǒng)區(qū)506與取代區(qū)508的分組關(guān)系會動態(tài)地變動。例如，當(dāng)閑置區(qū)504中的實體抹除單元損壞而被取代區(qū)508的實體抹除單元取代時，則原本取代區(qū)508的實體抹除單元會被關(guān)聯(lián)至閑置區(qū)504。[0102]請參照圖7，存儲器控制電路單元104(或存儲器管理電路202)會配置邏輯單元LA(O)?LA(H)以映射數(shù)據(jù)區(qū)502的實體抹除單元，其中每一邏輯單元具有多個邏輯子單元以映射對應(yīng)的實體抹除單元的實體編程單元。并且，當(dāng)主機系統(tǒng)100欲寫入數(shù)據(jù)至邏輯單元或更新儲存于邏輯單元中的數(shù)據(jù)時，存儲器控制電路單元104(或存儲器管理電路202)會從閑置區(qū)504中提取一個實體抹除單元來寫入數(shù)據(jù)，以輪替數(shù)據(jù)區(qū)502的實體抹除單元。在本范例實施例中，邏輯子單元可以是邏輯頁面或邏輯扇區(qū)。[0103]為了識別數(shù)據(jù)每個邏輯單元的數(shù)據(jù)被儲存在那個實體抹除單元，在本范例實施例中，存儲器控制電路單元104(或存儲器管理電路202)會記錄邏輯單元與實體抹除單元之間的映射。并且，當(dāng)主機系統(tǒng)1000欲在邏輯子單元中存取數(shù)據(jù)時，存儲器控制電路單元104(或存儲器管理電路202)會確認(rèn)此邏輯子單元所屬的邏輯單元，并且在此邏輯單元所映射的實體抹除單元中來存取數(shù)據(jù)。例如，在本范例實施例中，存儲器控制電路單元104(或存儲器管理電路202)會在可復(fù)寫式非易失性存儲器模塊106中儲存邏輯轉(zhuǎn)實體地址映射表來記錄每一邏輯單元所映射的實體抹除單元，并且當(dāng)欲存取數(shù)據(jù)時存儲器控制電路單元104(或存儲器管理電路202)會將邏輯轉(zhuǎn)實體地址映射表載入至緩沖存儲器210來維護。[0104]值得一提的是，由于緩沖存儲器210的容量有限無法儲存記錄所有邏輯單元的映射關(guān)系的映射表，因此，在本范例實施例中，存儲器控制電路單元104(或存儲器管理電路202)會將邏輯單元LA(O)?LA(H)分組為多個邏輯區(qū)域LZ(O)?LZ(M)，并且為每一邏輯區(qū)域配置一個邏輯轉(zhuǎn)實體地址映射表。特別是，當(dāng)存儲器控制電路單元104(或存儲器管理電路202)欲更新某個邏輯單元的映射時，對應(yīng)此邏輯單元所屬的邏輯區(qū)域的邏輯轉(zhuǎn)實體地址映射表會被載入至緩沖存儲器210來被更新。[0105]如上所述，在本范例實施例中，存儲器儲存裝置100的可復(fù)寫式非易失性存儲器模塊106是以頁面為基礎(chǔ)來進行管理，因此，在執(zhí)行寫入指令時，不管目前數(shù)據(jù)是要寫入至哪個邏輯單元的邏輯子單元，存儲器控制電路單元104(或存儲器管理電路202)都會以一個實體編程單元接續(xù)一個實體編程單元的方式來寫入數(shù)據(jù)(以下也稱為隨機寫入機制)。具體來說，存儲器控制電路單元104(或存儲器管理電路202)會從閑置區(qū)504中提取一個空的實體抹除單元作為目前使用的實體抹除單元來寫入數(shù)據(jù)。并且，當(dāng)此目前使用的實體抹除單元已被寫滿時，存儲器控制電路單元104(或存儲器管理電路202)會再從閑置區(qū)504中提取另一個空的實體抹除單元作為目前使用的實體抹除單元，以繼續(xù)寫入對應(yīng)來自于主機系統(tǒng)1000的寫入指令的數(shù)據(jù)。特別是，為了避免閑置區(qū)504的實體抹除單元被耗盡，當(dāng)存儲器控制電路單元104(或存儲器管理電路202)欲從閑置區(qū)504中提取實體抹除單元且閑置區(qū)504的實體抹除單元的數(shù)目下降到所設(shè)定的無用信息回收門檻值時，存儲器控制電路單元104(或存儲器管理電路202)會先執(zhí)行數(shù)據(jù)合并程序，來使數(shù)據(jù)區(qū)502的至少一個實體抹除單元中的數(shù)據(jù)成為無效數(shù)據(jù)，并且將數(shù)據(jù)區(qū)502中所儲存的數(shù)據(jù)都為無效數(shù)據(jù)的實體抹除單元關(guān)聯(lián)回閑置區(qū)504，以致于閑置區(qū)504的實體抹除單元的數(shù)目大于所設(shè)定的無用信息回收門檻值。例如，在執(zhí)行數(shù)據(jù)合并程序時，存儲器控制電路單元104(或存儲器管理電路202)至少需使用一個空的實體抹除單元，因此，無用信息回收門檻值至少會被設(shè)定為大于I的數(shù)值。[0106]在本發(fā)明另一范例實施例中，存儲器管理電路202的控制指令也可以程序代碼形式儲存于可復(fù)寫式非易失性存儲器模塊106的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路202具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機存取存儲器(未示出)。特別是，此只讀存儲器具有驅(qū)動碼，并且當(dāng)存儲器控制電路單元104被致能時，微處理器單元會先執(zhí)行此驅(qū)動碼段來將儲存于可復(fù)寫式非易失性存儲器模塊106中的控制指令載入至存儲器管理電路202的隨機存取存儲器中。之后，微處理器單元會運轉(zhuǎn)此些控制指令以進行數(shù)據(jù)的寫入、讀取與抹除等運作。[0107]此外，在本發(fā)明另一范例實施例中，存儲器管理電路202的控制指令也可以一硬件形式來實作。例如，存儲器管理電路202包括微控制器、存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路。存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路是電性連接至微控制器。其中，存儲單元管理電路用以管理可復(fù)寫式非易失性存儲器模塊106的實體抹除單元；存儲器寫入電路用以對可復(fù)寫式非易失性存儲器模塊106下達寫入指令以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊106中；存儲器讀取電路用以對可復(fù)寫式非易失性存儲器模塊106下達讀取指令以從可復(fù)寫式非易失性存儲器模塊106中讀取數(shù)據(jù)；存儲器抹除電路用以對可復(fù)寫式非易失性存儲器模塊106下達抹除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲器模塊106中抹除；而數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲器模塊106的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲器模塊106中讀取的數(shù)據(jù)。[0108]請再參照圖5，主機接口204是電性連接至存儲器管理電路202并且用以接收與識別主機系統(tǒng)1000所傳送的指令與數(shù)據(jù)。也就是說，主機系統(tǒng)1000所傳送的指令與數(shù)據(jù)會通過主機接口204來傳送至存儲器管理電路202。在本范例實施例中，主機接口204是相容于SATA標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機接口204也可以是相容于PATA標(biāo)準(zhǔn)、IEEE1394標(biāo)準(zhǔn)、PCIExpress標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、UHS-1接口標(biāo)準(zhǔn)、UHS-1I接口標(biāo)準(zhǔn)、SD標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。[0109]存儲器接口206是電性連接至存儲器管理電路202并且用以存取可復(fù)寫式非易失性存儲器模塊106。也就是說，欲寫入至可復(fù)寫式非易失性存儲器模塊106的數(shù)據(jù)會經(jīng)由存儲器接口206轉(zhuǎn)換為可復(fù)寫式非易失性存儲器模塊106所能接受的格式。[0110]數(shù)據(jù)擾亂(randomizer)電路組208是電性連接至存儲器管理電路202，并且用以擾亂(再處理)欲寫入至可復(fù)寫式非易失性存儲器模塊106的數(shù)據(jù)和還原(反擾亂)從可復(fù)寫式非易失性存儲器模塊106中讀取的數(shù)據(jù)。具體來說，為了使編程至可復(fù)寫式非易失性存儲器模塊106的數(shù)據(jù)呈現(xiàn)不規(guī)則的散亂狀態(tài)，數(shù)據(jù)會先經(jīng)過數(shù)據(jù)擾亂電路組208的擾亂處理(例如編輯、演算或重新排列)再被寫入，以致于實際編程至實體編程單元的數(shù)據(jù)夠亂，而避免因為分布不平均、讀取電壓偏移或比特線電阻不均勻等因素而造成數(shù)據(jù)的識別錯誤，其中，經(jīng)過擾亂處理的新數(shù)據(jù)與原數(shù)據(jù)不同，但新數(shù)據(jù)中O與I的比例可與原數(shù)據(jù)相同或不同。同樣地，由于實際編程至實體編程單元的數(shù)據(jù)是已被擾亂過，因此，從可復(fù)寫式非易失性存儲器模塊106中讀出的數(shù)據(jù)也會先經(jīng)過數(shù)據(jù)擾亂電路組208的逆處理，以還原成原始的數(shù)據(jù)。[0111]在本范例實施例中，數(shù)據(jù)擾亂電路組208包括數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226、數(shù)據(jù)擾亂電路228與數(shù)據(jù)選擇電路230。[0112]數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228是用以將輸入至數(shù)據(jù)擾亂電路組208的數(shù)據(jù)擾亂并輸出對應(yīng)的擾亂后(或隨機化后)數(shù)據(jù)。例如，在一范例實施例中，數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228分別地具有不同的隨機數(shù)種子(Seed)，并且分別地使用其隨機數(shù)種子對所接收到的數(shù)據(jù)進行一邏輯運算，由此產(chǎn)生對應(yīng)的擾亂后數(shù)據(jù)。例如，此邏輯運算可以是互斥(XOR)運算或任一算法。在本范例實施例中，數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228是平行地運作，也就是說，當(dāng)數(shù)據(jù)被輸入至數(shù)據(jù)擾亂電路組208時，數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228會同時地產(chǎn)生對應(yīng)的擾亂后數(shù)據(jù)。值得一提的是，在另一范例實施例中，數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228也可依序地輸出擾亂后數(shù)據(jù)擾亂電路。必須了解的是，以互斥運算來產(chǎn)生擾亂數(shù)據(jù)僅是一個范例，本發(fā)明不限于此。[0113]數(shù)據(jù)選擇電路230是電性連接至數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228，用以接收與分析數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228所產(chǎn)生的擾亂后數(shù)據(jù)。特別是，數(shù)據(jù)選擇電路230會根據(jù)數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228所產(chǎn)生的擾亂后數(shù)據(jù)的內(nèi)容，選擇擾亂效果最佳的數(shù)據(jù)作為數(shù)據(jù)擾亂電路組208的輸出數(shù)據(jù)擾亂電路。值得一提的是，由于在對數(shù)據(jù)進行反擾亂時，需要原來的數(shù)據(jù)擾亂電路才能正確地還原原始數(shù)據(jù)，因此，數(shù)據(jù)選擇電路230在選擇作為最終輸出的數(shù)據(jù)時，會一并記錄產(chǎn)生此數(shù)據(jù)的數(shù)據(jù)擾亂電路的索引編號。值得一提的是，在本范例實施例中，數(shù)據(jù)選擇電路230是根據(jù)數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228，用以接收與分析數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228所輸出的擾亂數(shù)據(jù)來選擇最終輸出的數(shù)據(jù)，然而本發(fā)明不限于此，在另一范例實施例中，數(shù)據(jù)選擇電路230也可根據(jù)所輸入的數(shù)據(jù)來選擇對應(yīng)的數(shù)據(jù)擾亂電路來產(chǎn)生擾亂數(shù)據(jù)，以作為最終輸出的數(shù)據(jù)。[0114]例如，在本發(fā)明一范例實施例中，數(shù)據(jù)選擇電路230會計算數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228所產(chǎn)生的擾亂后數(shù)據(jù)中不同值的數(shù)據(jù)比特的平均分布程度，并且依據(jù)此平均分布程度來選擇其中一個數(shù)據(jù)作為最終輸出的數(shù)據(jù)，其中被選到的數(shù)據(jù)的平均分布程度高于未被選到的數(shù)據(jù)的平均分布程度。[0115]例如，數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228所產(chǎn)生的擾亂后數(shù)據(jù)中的每個數(shù)據(jù)比特可被識別為第一值或第二值，并且每一數(shù)據(jù)中屬于第一值的數(shù)據(jù)比特的數(shù)目與屬于第二值的數(shù)據(jù)比特的數(shù)目之間的差值會被視作為此數(shù)據(jù)的對應(yīng)擾亂值。特別是，數(shù)據(jù)選擇電路230會選擇擾亂值最低的數(shù)據(jù)作為最終輸出的數(shù)據(jù)。。在此，數(shù)據(jù)比特為‘I’或‘0’，在本范例實施例中，‘I’被稱為第一值，并且‘0’被稱為第二值，但本發(fā)明不限于此。在另一范例實施例中，‘I’也可被稱為第二值，并且‘0’也可被稱為第一值。[0116]圖8是根據(jù)一范例實施例所示出的擾亂數(shù)據(jù)與選擇數(shù)據(jù)的范例。[0117]請參照圖8，當(dāng)數(shù)據(jù)內(nèi)容為“111110110001110011110000”的數(shù)據(jù)(以下稱為第一數(shù)據(jù)601)被輸入至數(shù)據(jù)擾亂電路組208時，數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228會分別地依據(jù)其隨機數(shù)種子對第一數(shù)據(jù)執(zhí)行擾亂并產(chǎn)生對應(yīng)的擾亂數(shù)據(jù)(以下稱為第二數(shù)據(jù))，其中數(shù)據(jù)擾亂電路222輸出內(nèi)容為“101010101010101010101101”的數(shù)據(jù)，數(shù)據(jù)擾亂電路224輸出內(nèi)容為“101011001101101101100110”的數(shù)據(jù)，數(shù)據(jù)擾亂電路226輸出內(nèi)容為“001001100100100100100100”的數(shù)據(jù)，并且數(shù)據(jù)擾亂電路228輸出內(nèi)容為“001001011001100110010010”的數(shù)據(jù)。[0118]對于數(shù)據(jù)擾亂電路222輸出內(nèi)容為“101010101010101010101101”的第二數(shù)據(jù)602，數(shù)據(jù)選擇電路230會統(tǒng)計數(shù)值為第一值的數(shù)據(jù)比特的數(shù)目(即，13)以及數(shù)值為第二值的數(shù)據(jù)比特的數(shù)目(即，11)，并且計算數(shù)值為第一值的數(shù)據(jù)比特的數(shù)目與數(shù)值為第二值的數(shù)據(jù)比特的數(shù)目之間的差值(即，2)作為第二數(shù)據(jù)602的擾亂值。[0119]對于數(shù)據(jù)擾亂電路224輸出內(nèi)容為“101011001101101101100110”的第二數(shù)據(jù)603，數(shù)據(jù)選擇電路230會統(tǒng)計數(shù)值為第一值的數(shù)據(jù)比特的數(shù)目(即，14)以及數(shù)值為第二值的數(shù)據(jù)比特的數(shù)目(即，10)，并且計算數(shù)值為第一值的數(shù)據(jù)比特的數(shù)目與數(shù)值為第二值的數(shù)據(jù)比特的數(shù)目之間的差值(即，4)作為第二數(shù)據(jù)603的擾亂值。[0120]對于數(shù)據(jù)擾亂電路226輸出內(nèi)容為“001001100100100100100100”的第二數(shù)據(jù)604，數(shù)據(jù)選擇電路230會統(tǒng)計數(shù)值為第一值的數(shù)據(jù)比特的數(shù)目(即，8)以及數(shù)值為第二值的數(shù)據(jù)比特的數(shù)目(即，16)，并且計算數(shù)值為第一值的數(shù)據(jù)比特的數(shù)目與數(shù)值為第二值的數(shù)據(jù)比特的數(shù)目之間的差值(即，8)作為第二數(shù)據(jù)604的擾亂值。[0121]對于數(shù)據(jù)擾亂電路228輸出內(nèi)容為“001001011001100110010010”的第二數(shù)據(jù)605，數(shù)據(jù)選擇電路230會統(tǒng)計數(shù)值為第一值的數(shù)據(jù)比特的數(shù)目(即，10)以及數(shù)值為第二值的數(shù)據(jù)比特的數(shù)目(即，14)，并且計算數(shù)值為第一值的數(shù)據(jù)比特的數(shù)目與數(shù)值為第二值的數(shù)據(jù)比特的數(shù)目之間的差值(即，4)作為第二數(shù)據(jù)605的擾亂值。[0122]之后，數(shù)據(jù)選擇電路230會比較第二數(shù)據(jù)602的擾亂值、第二數(shù)據(jù)603的擾亂值、第二數(shù)據(jù)604的擾亂值與第二數(shù)據(jù)605的擾亂值，并且選擇擾亂值最小的第二數(shù)據(jù)602作為最終輸出的數(shù)據(jù)606(以下稱第三數(shù)據(jù))。[0123]必須了解的是，上述從多個數(shù)據(jù)擾亂電路輸出的第二數(shù)據(jù)中選擇用于輸出的第三數(shù)據(jù)的方法僅是一個范例，本發(fā)明不限于此。例如，在另一范例實施例中，數(shù)據(jù)選擇電路230也可將數(shù)據(jù)擾亂電路輸出的第二數(shù)據(jù)依據(jù)每個數(shù)據(jù)比特的數(shù)值分割為連續(xù)相同的數(shù)據(jù)比特劃分為一個字符串，并且依據(jù)長度最短的字符串的數(shù)目(也稱為第一計數(shù)值)來選擇作為最終輸出的數(shù)據(jù)。例如，對于數(shù)據(jù)擾亂電路222輸出內(nèi)容為“101010101010101010101101”的第二數(shù)據(jù)602，數(shù)據(jù)選擇電路230會將第二數(shù)據(jù)602依序地分割為“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“0”、“1”、“0”、“11”、“0”、“1”等字符串，并且計算數(shù)據(jù)長度為I個比特的字符串的數(shù)目(即，22);對于數(shù)據(jù)擾亂電路224輸出內(nèi)容為“101011001101101101100110”的第二數(shù)據(jù)603，數(shù)據(jù)選擇電路230會將第二數(shù)據(jù)603依序地分割為“I”、“0”、“I”、“0”、“11”、“00”、“11”、“0”、“11”、“O”、“11”、“O”、“11”、“00”、“11”、“O”等字符串，并且計算數(shù)據(jù)長度為I個比特的字符串的數(shù)目(即，8);對于數(shù)據(jù)擾亂電路226輸出內(nèi)容為“001001100100100100100100”的第二數(shù)據(jù)604，數(shù)據(jù)選擇電路230會將第二數(shù)據(jù)604依序地分割為“00”、“1”、“00”、“11’，、“00’，、“I’，、“00’，、“I’，、“00’，、“I’，、“00’，、“I’，、“00’，、“I”、“00”等字符串，并且計算數(shù)據(jù)長度為I個比特的字符串的數(shù)目(即，6);并且，對于數(shù)據(jù)擾亂電路228輸出內(nèi)容為“001001011001100110010010”的第二數(shù)據(jù)605，數(shù)據(jù)選擇電路230會將第二數(shù)據(jù)605依序地分割為“00’，、“I’，、“00’，、“I’，、“O’，、“11’，、“00’，、“11’，、“00’，、“11’，、“00’，、“I’，、“00’，、“I’，、“O”等字符串，并且計算數(shù)據(jù)長度為I個比特的字符串的數(shù)目(即，6)。最后，數(shù)據(jù)選擇電路230會選擇具有最多數(shù)據(jù)長度為I個比特的字符串的第二數(shù)據(jù)602作為最終輸出的第三數(shù)據(jù)606。在另一范例實施例中，數(shù)據(jù)選擇電路230也可在如此分割數(shù)據(jù)后，計算數(shù)據(jù)長度為I個比特的字符串的數(shù)目(也稱為第一計數(shù)值)和數(shù)據(jù)長度為2個比特的字符串的數(shù)目(也稱為第二計數(shù)值)的總和來作為選擇最終輸出的數(shù)據(jù)的依據(jù)。例如，如圖6的例子，第二數(shù)據(jù)602會被分割為23個字符串(即，“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“I’，、“O’，、“11’，、“O’，、“I”)，第二數(shù)據(jù)603會被分割為16個字符串(即，“I’，、“O’，、“I’，、“O’，、“11’，、“00’，、“11’，、“O’，、“11’，、“O’，、“11’，、“O’，、“11’，、“00”、“11”、“0”)，第二數(shù)據(jù)604會被分割為15個字符串(即，“00”、“1”、“00”、“11”、“00”、“I’，、“00’，、“I’，、“00’，、“I’，、“00’，、“I’，、“00’，、“I’，、“00"),且第二數(shù)據(jù)605會被分割為15個字符串(即，“00”、“1”、“00”、“1”、“O”、“11”、“00”、“11”、“00”、“11”、“00”、“1”、“00”、“1”、“O”)，基此，數(shù)據(jù)選擇電路230會選擇具有最多數(shù)據(jù)長度為I個比特和數(shù)據(jù)長度為2個比特的字符串的第二數(shù)據(jù)602作為最終輸出的第三數(shù)據(jù)606。[0124]必須了解的是，盡管在本范例實施例中，數(shù)據(jù)擾亂電路組208是以4個數(shù)據(jù)擾亂電路來實現(xiàn)，然而，本發(fā)明不限于此，數(shù)據(jù)擾亂電路的個數(shù)可以是2、3或更多。[0125]值得一提的是，主機系統(tǒng)1000所欲寫入的原始數(shù)據(jù)可能就已經(jīng)夠散亂，而無需再進行擾亂，因此，在本發(fā)明另一范例實施例中，也可將其中一個數(shù)據(jù)擾亂電路關(guān)閉，而直接輸出主機系統(tǒng)1000所傳送的原始數(shù)據(jù)。例如，在數(shù)據(jù)擾亂電路組208中，數(shù)據(jù)擾亂電路222、224與226(以下稱為第一數(shù)據(jù)擾亂電路)會正常被開啟運作，而數(shù)據(jù)擾亂電路228(以下稱為第二數(shù)據(jù)擾亂電路)會被關(guān)閉，基此，第一數(shù)據(jù)擾亂電路輸出的第二數(shù)據(jù)以及第二數(shù)據(jù)擾亂電路輸出的第二數(shù)據(jù)(即，未被擾亂的原始數(shù)據(jù))會被一起傳送至數(shù)據(jù)選擇電路230來進行分析與選擇，由此當(dāng)夠散亂的原始數(shù)據(jù)就可能被作為最終輸出的數(shù)據(jù)。[0126]請再參照圖5，在本發(fā)明一范例實施例中，存儲器控制電路單元104還包括緩沖存儲器210、電源管理電路212與錯誤檢查與校正電路214。[0127]緩沖存儲器210是電性連接至存儲器管理電路202并且用以暫存來自于主機系統(tǒng)1000的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲器模塊106的數(shù)據(jù)。[0128]電源管理電路212是電性連接至存儲器管理電路202并且用以控制存儲器儲存裝置100的電源。[0129]錯誤檢查與校正電路214是電性連接至存儲器管理電路202并且用以執(zhí)行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲器管理電路202從主機系統(tǒng)1000中接收到寫入指令時，錯誤檢查與校正電路214會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤檢查與校正碼(ErrorCheckingandCorrectingCode，簡稱:ECCCode)，并且存儲器管理電路202會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤檢查與校正碼寫入至可復(fù)寫式非易失性存儲器模塊106中。之后，當(dāng)存儲器管理電路202從可復(fù)寫式非易失性存儲器模塊106中讀取數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應(yīng)的錯誤檢查與校正碼，并且錯誤檢查與校正電路214會依據(jù)此錯誤檢查與校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序。[0130]圖9是根據(jù)一范例實施例所示出的寫入數(shù)據(jù)的流程圖。[0131]請參照圖9，在步驟S901中，存儲器控制電路單元104(或存儲器管理電路202)從主機系統(tǒng)1000接收數(shù)據(jù)(以下稱為第一數(shù)據(jù))。[0132]在步驟S903中，存儲器控制電路單元104(或存儲器管理電路202)會將第一數(shù)據(jù)輸入至數(shù)據(jù)擾亂電路222、224、226、228以產(chǎn)生多個擾亂后的數(shù)據(jù)(也稱為第二數(shù)據(jù))。[0133]在步驟S905中，存儲器控制電路單元104(或數(shù)據(jù)選擇電路230)會依據(jù)數(shù)據(jù)擾亂電路222、224、226、228輸出的第二數(shù)據(jù)的內(nèi)容，選擇其中一個第二數(shù)據(jù)作為輸出數(shù)據(jù)(以下稱為第三數(shù)據(jù))。從數(shù)據(jù)擾亂電路222、224、226、228輸出的第二數(shù)據(jù)選擇擾亂程度最高的數(shù)據(jù)作為第三數(shù)據(jù)的機制已配合附圖詳細(xì)描述如上，在此不再重復(fù)說明。[0134]在步驟S907中，存儲器控制電路單元104(或存儲器管理電路202)會將第三數(shù)據(jù)以及對應(yīng)的數(shù)據(jù)擾亂電路(即，擾亂被選擇的第二數(shù)據(jù)的數(shù)據(jù)擾亂電路)的索引編號寫入至對應(yīng)的實體編程單元中(以下稱為第一實體編程單元)。例如，對應(yīng)的數(shù)據(jù)擾亂電路的索引編號會被儲存至此實體編程單元的冗余比特區(qū)中。也就是說，數(shù)據(jù)擾亂電路(例如，數(shù)據(jù)擾亂電路222、數(shù)據(jù)擾亂電路224、數(shù)據(jù)擾亂電路226與數(shù)據(jù)擾亂電路228)所輸出的第二數(shù)據(jù)之中，僅作為第三數(shù)據(jù)的第二數(shù)據(jù)被寫入至可復(fù)寫式非易失性存儲器模塊106中，而在本范例實施例中，其他第二數(shù)據(jù)不會被寫入至可復(fù)寫式非易失性存儲器模塊106中。[0135]圖10是根據(jù)一范例實施例所示出的讀取數(shù)據(jù)的流程圖。[0136]在步驟S1001中，存儲器控制電路單元104(或存儲器管理電路202)會從主機系統(tǒng)1000接收一讀取指令。[0137]在步驟S1003中，存儲器控制電路單元104(或存儲器管理電路202)會依據(jù)讀取指令，從對應(yīng)的實體編程單元(例如，第一實體編程單元)讀取數(shù)據(jù)(例如，第三數(shù)據(jù))以及對應(yīng)此數(shù)據(jù)的索引編號。[0138]在步驟S1005中，存儲器控制電路單元104(或存儲器管理電路202)會依據(jù)所讀取的索引編號將所讀取的數(shù)據(jù)輸入至對應(yīng)的數(shù)據(jù)擾亂電路以還原原始數(shù)據(jù)(例如，第一數(shù)據(jù))。[0139]在步驟S1007中，存儲器控制電路單元104(或存儲器管理電路202)會將所還原的數(shù)據(jù)傳送給主機系統(tǒng)1000以響應(yīng)此讀取指令。[0140]綜上所述，本發(fā)明范例實施例所提出的存儲器控制電路單元、存儲器儲存裝置及數(shù)據(jù)存取方法是使用多個數(shù)據(jù)擾亂電路來產(chǎn)生多筆擾亂數(shù)據(jù)，并且依據(jù)此些擾亂數(shù)據(jù)的散亂度來選擇最佳的數(shù)據(jù)作為編程至可復(fù)寫式非性存儲器模塊的數(shù)據(jù)，基此，可有效地擾亂數(shù)據(jù)，由此避免可能會因為分布不平均、讀取電壓偏移或比特線電阻不均勻等因素而造成數(shù)據(jù)的識別錯誤。[0141]最后應(yīng)說明的是:以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍?！局鳈?quán)項】1.一種存儲器控制電路單元，其特征在于，包括:一主機接口，用以電性連接至一主機系統(tǒng)；一存儲器接口，用以電性連接至一可復(fù)寫式非易失性存儲器模塊，其中所述可復(fù)寫式非易失性存儲器模塊具有多個實體編程單元；多個數(shù)據(jù)擾亂電路，其中每一該些數(shù)據(jù)擾亂電路用以將一輸入數(shù)據(jù)擾亂以輸出一對應(yīng)擾亂數(shù)據(jù)且每一該些數(shù)據(jù)擾亂電路具有一索引編號；一數(shù)據(jù)選擇電路；以及一存儲器管理電路，電性連接至所述主機接口、所述存儲器接口、該些數(shù)據(jù)擾亂電路和所述數(shù)據(jù)選擇電路，其中所述存儲器管理電路用以從所述主機系統(tǒng)接收一第一數(shù)據(jù)，并且將所述第一數(shù)據(jù)輸入至該些數(shù)據(jù)擾亂電路，其中該些數(shù)據(jù)擾亂電路用以擾亂所述第一數(shù)據(jù)以分別地輸出多個第二數(shù)據(jù)，其中所述數(shù)據(jù)選擇電路用以依據(jù)該些第二數(shù)據(jù)的內(nèi)容，選擇該些第二數(shù)據(jù)之中的其中一個第二數(shù)據(jù)作為一第三數(shù)據(jù)，其中所述存儲器管理電路還用以下達一指令給所述可復(fù)寫式非易失性存儲器模塊以將所述第三數(shù)據(jù)寫入至該些實體編程單元之中的一第一實體編程單元。2.根據(jù)權(quán)利要求1所述的存儲器控制電路單元，其特征在于，所述存儲器管理電路還用以將該些數(shù)據(jù)擾亂電路之中的其中一個數(shù)據(jù)擾亂電路的索引編號寫入至所述第一實體編程單兀，其中所述其中一個數(shù)據(jù)擾亂電路輸出所述其中一個第二數(shù)據(jù)。3.根據(jù)權(quán)利要求1所述的存儲器控制電路單元，其特征在于，每一該些數(shù)據(jù)擾亂電路具有一隨機數(shù)種子，并且該些數(shù)據(jù)擾亂電路分別地使用該些隨機數(shù)種子對所述第一數(shù)據(jù)執(zhí)行一邏輯運算以產(chǎn)生該些第二數(shù)據(jù)。4.根據(jù)權(quán)利要求3所述的存儲器控制電路單元，其特征在于，所述邏輯運算為一互斥運算。5.根據(jù)權(quán)利要求1所述的存儲器控制電路單元，其特征在于，該些數(shù)據(jù)擾亂電路是由多個第一數(shù)據(jù)擾亂電路與一第二數(shù)據(jù)擾亂電路所組成，其中每一該些第一數(shù)據(jù)擾亂電路具有一隨機數(shù)種子，并且該些第一數(shù)據(jù)擾亂電路分別地使用該些隨機數(shù)種子對所述第一數(shù)據(jù)執(zhí)行一互斥運算以產(chǎn)生該些第二數(shù)據(jù)的其中一部分，其中所述第二數(shù)據(jù)擾亂電路直接將所述第一數(shù)據(jù)輸出作為該些第二數(shù)據(jù)的另一部分。6.根據(jù)權(quán)利要求1所述的存儲器控制電路單元，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中所述數(shù)據(jù)選擇電路依據(jù)該些第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的一平均分布程度來選擇所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的平均分布程度高于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的平均分布程度。7.根據(jù)權(quán)利要求1所述的存儲器控制電路單元，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中在依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的運作中，所述數(shù)據(jù)選擇電路計算在每一該些第二數(shù)據(jù)中為所述第一值的數(shù)據(jù)比特的數(shù)目與為所述第二值的數(shù)據(jù)比特的數(shù)目并且將每一該些第二數(shù)據(jù)中為所述第一值的數(shù)據(jù)比特的數(shù)目與為所述第二值的數(shù)據(jù)比特的數(shù)目之間的差作為對應(yīng)每一該些第二數(shù)據(jù)的一擾亂值，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的所述擾亂值小于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的擾亂值。8.根據(jù)權(quán)利要求1所述的存儲器控制電路單元，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中在依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的運作中，所述數(shù)據(jù)選擇電路將該些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一該些第二數(shù)據(jù)被劃分為多個字符串并且每一該些字符串的每一數(shù)據(jù)比特都為相同，其中所述數(shù)據(jù)選擇電路計算每一該些第二數(shù)據(jù)的一對應(yīng)第一計數(shù)值，其中該些對應(yīng)第一計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第一字符串的數(shù)目，每一該些第一字符串的長度為I且該些第一字符串的每一數(shù)據(jù)比特為所述第一值，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值大于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值。9.根據(jù)權(quán)利要求1所述的存儲器控制電路單元，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中在依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的運作中，所述數(shù)據(jù)選擇電路將該些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一該些第二數(shù)據(jù)被劃分為多個字符串并且每一該些字符串的每一數(shù)據(jù)比特都為相同，其中所述數(shù)據(jù)選擇電路計算每一該些第二數(shù)據(jù)的一對應(yīng)第一計數(shù)值與一對應(yīng)第二計數(shù)值，其中該些對應(yīng)第一計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第一字符串的數(shù)目，每一該些第一字符串的長度為I且該些第一字符串的每一數(shù)據(jù)比特為所述第一值，其中該些對應(yīng)第二計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第二字符串的數(shù)目，每一該些第二字符串的長度為2且該些第二字符串的每一數(shù)據(jù)比特為所述第一值，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和大于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和。10.根據(jù)權(quán)利要求2所述的存儲器控制電路單元，其特征在于，所述存儲器管理電路從所述主機系統(tǒng)接收一讀取指令，其中所述存儲器管理電路從所述第一實體編程單元中讀取所述第三數(shù)據(jù)與所述其中一個數(shù)據(jù)擾亂電路的索引編號，依據(jù)所讀取的所述其中一個數(shù)據(jù)擾亂電路的索引編號將所述第三數(shù)據(jù)輸入至所述其中一個數(shù)據(jù)擾亂電路以還原所述第一數(shù)據(jù)，并且將所還原的所述第一數(shù)據(jù)傳送給所述主機系統(tǒng)以響應(yīng)所述讀取指令。11.一種存儲器儲存裝置，其特征在于，包括:一連接接口單元，用以電性連接至一主機系統(tǒng)；一可復(fù)寫式非易失性存儲器模塊，其中所述可復(fù)寫式非易失性存儲器模塊具有多個實體編程單元；以及一存儲器控制電路單元，電性連接至所述連接接口單元與所述可復(fù)寫式非易失性存儲器模塊，其中所述存儲器控制電路單元包括多個數(shù)據(jù)擾亂電路、一數(shù)據(jù)選擇電路與一存儲器管理電路，其中每一該些數(shù)據(jù)擾亂電路將一輸入數(shù)據(jù)擾亂以輸出一對應(yīng)擾亂數(shù)據(jù)，每一該些數(shù)據(jù)擾亂電路具有一索引編號，并且所述存儲器管理電路電性連接至該些數(shù)據(jù)擾亂電路和所述數(shù)據(jù)選擇電路，其中所述存儲器管理電路用以從所述主機系統(tǒng)接收一第一數(shù)據(jù)，并且將所述第一數(shù)據(jù)輸入至該些數(shù)據(jù)擾亂電路，其中該些數(shù)據(jù)擾亂電路用以擾亂所述第一數(shù)據(jù)以分別地輸出多個第二數(shù)據(jù)，其中所述數(shù)據(jù)選擇電路用以依據(jù)該些第二數(shù)據(jù)的內(nèi)容，選擇該些第二數(shù)據(jù)之中的其中一個第二數(shù)據(jù)作為一第三數(shù)據(jù)，其中所述存儲器管理電路還用以下達一指令給所述可復(fù)寫式非易失性存儲器模塊以將所述第三數(shù)據(jù)寫入至該些實體編程單元之中的一第一實體編程單元。12.根據(jù)權(quán)利要求11所述的存儲器儲存裝置，其特征在于，所述存儲器管理電路還用以將該些數(shù)據(jù)擾亂電路之中的其中一個數(shù)據(jù)擾亂電路的索引編號寫入至所述第一實體編程單元，其中所述其中一個擾亂電路輸出所述其中一個第二數(shù)據(jù)。13.根據(jù)權(quán)利要求11所述的存儲器儲存裝置，其特征在于，每一該些數(shù)據(jù)擾亂電路具有一隨機數(shù)種子，并且該些數(shù)據(jù)擾亂電路分別地使用該些隨機數(shù)種子對所述第一數(shù)據(jù)執(zhí)行一邏輯運算以產(chǎn)生該些第二數(shù)據(jù)。14.根據(jù)權(quán)利要求13所述的存儲器儲存裝置，其特征在于，所述邏輯運算為一互斥運笪并ο15.根據(jù)權(quán)利要求11所述的存儲器儲存裝置，其特征在于，該些數(shù)據(jù)擾亂電路是由多個第一數(shù)據(jù)擾亂電路與一第二數(shù)據(jù)擾亂電路所組成，其中每一該些第一數(shù)據(jù)擾亂電路具有一隨機數(shù)種子，并且該些第一數(shù)據(jù)擾亂電路分別地使用該些隨機數(shù)種子對所述第一數(shù)據(jù)執(zhí)行一互斥運算以產(chǎn)生該些第二數(shù)據(jù)的其中一部分，其中所述第二數(shù)據(jù)擾亂電路直接將所述第一數(shù)據(jù)輸出作為該些第二數(shù)據(jù)的另一部分。16.根據(jù)權(quán)利要求11所述的存儲器儲存裝置，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中所述數(shù)據(jù)選擇電路依據(jù)該些第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的一平均分布程度來選擇所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的平均分布程度高于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的平均分布程度。17.根據(jù)權(quán)利要求11所述的存儲器儲存裝置，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中在依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的運作中，所述數(shù)據(jù)選擇電路計算在每一該些第二數(shù)據(jù)中為所述第一值的數(shù)據(jù)比特的數(shù)目與為所述第二值的數(shù)據(jù)比特的數(shù)目并且將每一該些第二數(shù)據(jù)中為所述第一值的數(shù)據(jù)比特的數(shù)目與為所述第二值的數(shù)據(jù)比特的數(shù)目之間的差作為對應(yīng)每一該些第二數(shù)據(jù)的一擾亂值，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的所述擾亂值小于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的擾亂值。18.根據(jù)權(quán)利要求11所述的存儲器儲存裝置，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中在依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的運作中，所述數(shù)據(jù)選擇電路將該些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一該些第二數(shù)據(jù)被劃分為多個字符串并且每一該些字符串的每一數(shù)據(jù)比特都為相同，其中所述數(shù)據(jù)選擇電路計算每一該些第二數(shù)據(jù)的一對應(yīng)第一計數(shù)值，其中該些對應(yīng)第一計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第一字符串的數(shù)目，每一該些第一字符串的長度為I且該些第一字符串的每一數(shù)據(jù)比特為所述第一值，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值大于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值。19.根據(jù)權(quán)利要求11所述的存儲器儲存裝置，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中在依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的運作中，所述數(shù)據(jù)選擇電路將該些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一該些第二數(shù)據(jù)被劃分為多個字符串并且每一該些字符串的每一數(shù)據(jù)比特都為相同，其中所述數(shù)據(jù)選擇電路計算每一該些第二數(shù)據(jù)的一對應(yīng)第一計數(shù)值與一對應(yīng)第二計數(shù)值，其中該些對應(yīng)第一計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第一字符串的數(shù)目，每一該些第一字符串的長度為I且該些第一字符串的每一數(shù)據(jù)比特為所述第一值，其中該些對應(yīng)第二計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第二字符串的數(shù)目，每一該些第二字符串的長度為2且該些第二字符串的每一數(shù)據(jù)比特為所述第一值，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和大于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和。20.根據(jù)權(quán)利要求12所述的存儲器儲存裝置，其特征在于，所述存儲器管理電路從所述主機系統(tǒng)接收一讀取指令，其中所述第一實體編程單元中讀取所述第三數(shù)據(jù)與所述其中一個數(shù)據(jù)擾亂電路的索引編號，依據(jù)所讀取的所述其中一個數(shù)據(jù)擾亂電路的索引編號將所述第三數(shù)據(jù)輸入至所述其中一個數(shù)據(jù)擾亂電路以還原所述第一數(shù)據(jù)，并且將所還原的所述第一數(shù)據(jù)傳送給所述主機系統(tǒng)以響應(yīng)所述讀取指令。21.一種數(shù)據(jù)存取方法，其特征在于，用于具有多個實體編程單元的一可復(fù)寫式非易失性存儲器模塊，所述數(shù)據(jù)存取方法包括:從所述主機系統(tǒng)接收一第一數(shù)據(jù)；將所述第一數(shù)據(jù)輸入至多個數(shù)據(jù)擾亂電路以產(chǎn)生多個第二數(shù)據(jù)，其中每一該些數(shù)據(jù)擾亂電路將一輸入數(shù)據(jù)擾亂以輸出一對應(yīng)擾亂數(shù)據(jù)且每一該些數(shù)據(jù)擾亂電路具有一索引編號;依據(jù)該些第二數(shù)據(jù)的內(nèi)容，選擇該些第二數(shù)據(jù)之中的其中一個第二數(shù)據(jù)作為一第三數(shù)據(jù)；以及將所述第三數(shù)據(jù)寫入至該些實體編程單元之中的一第一實體編程單元。22.根據(jù)權(quán)利要求21所述的數(shù)據(jù)存取方法，其特征在于，還包括:將該些數(shù)據(jù)擾亂電路之中的其中一個數(shù)據(jù)擾亂電路的索引編號寫入至所述第一實體編程單兀，其中所述其中一個數(shù)據(jù)擾亂電路輸出所述其中一個第二數(shù)據(jù)。23.根據(jù)權(quán)利要求21所述的數(shù)據(jù)存取方法，其特征在于，每一該些數(shù)據(jù)擾亂電路具有一隨機數(shù)種子，并且該些數(shù)據(jù)擾亂電路分別地使用該些隨機數(shù)種子對所述第一數(shù)據(jù)執(zhí)行一邏輯運算以產(chǎn)生該些第二數(shù)據(jù)。24.根據(jù)權(quán)利要求23所述的數(shù)據(jù)存取方法，其特征在于，所述邏輯運算為一互斥運算。25.根據(jù)權(quán)利要求21所述的數(shù)據(jù)存取方法，其特征在于，該些數(shù)據(jù)擾亂電路是由多個第一數(shù)據(jù)擾亂電路與一第二數(shù)據(jù)擾亂電路所組成，其中每一該些第一數(shù)據(jù)擾亂電路具有一隨機數(shù)種子，并且該些第一數(shù)據(jù)擾亂電路分別地使用該些隨機數(shù)種子對所述第一數(shù)據(jù)執(zhí)行一互斥運算以產(chǎn)生該些第二數(shù)據(jù)的其中一部分，其中所述第二數(shù)據(jù)擾亂電路直接將所述第一數(shù)據(jù)輸出作為該些第二數(shù)據(jù)的另一部分。26.根據(jù)權(quán)利要求21所述的數(shù)據(jù)存取方法，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的步驟包括:依據(jù)該些第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的一平均分布程度來選擇所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的平均分布程度高于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的數(shù)據(jù)比特中所述第一值與所述第二值的平均分布程度。27.根據(jù)權(quán)利要求21所述的數(shù)據(jù)存取方法，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的步驟包括:計算在每一該些第二數(shù)據(jù)中為所述第一值的數(shù)據(jù)比特的數(shù)目與為所述第二值的數(shù)據(jù)比特的數(shù)目并且將每一該些第二數(shù)據(jù)中為所述第一值的數(shù)據(jù)比特的數(shù)目與為所述第二值的數(shù)據(jù)比特的數(shù)目之間的差作為對應(yīng)每一該些第二數(shù)據(jù)的一擾亂值；以及選擇所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的所述擾亂值小于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的擾亂值。28.根據(jù)權(quán)利要求21所述的數(shù)據(jù)存取方法，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的步驟包括:將該些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一該些第二數(shù)據(jù)被劃分為多個字符串并且每一該些字符串的每一數(shù)據(jù)比特都為相同；計算每一該些第二數(shù)據(jù)的一對應(yīng)第一計數(shù)值，其中該些對應(yīng)第一計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第一字符串的數(shù)目，每一該些第一字符串的長度為I且該些第一字符串的每一數(shù)據(jù)比特為所述第一值；以及選擇所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值大于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值。29.根據(jù)權(quán)利要求21所述的數(shù)據(jù)存取方法，其特征在于，每一該些第二數(shù)據(jù)包括多個數(shù)據(jù)比特，且每一該些數(shù)據(jù)比特為一第一值或一第二值，其中依據(jù)該些第二數(shù)據(jù)的內(nèi)容選擇該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)的步驟包括:將該些第二數(shù)據(jù)中依序連續(xù)相同的數(shù)據(jù)比特切割成一個字符串，其中每一該些第二數(shù)據(jù)被劃分為多個字符串并且每一該些字符串的每一數(shù)據(jù)比特都為相同；計算每一該些第二數(shù)據(jù)的一對應(yīng)第一計數(shù)值與一對應(yīng)第二計數(shù)值，其中該些對應(yīng)第一計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第一字符串的數(shù)目且該些對應(yīng)第二計數(shù)值分別為該些第二數(shù)據(jù)的該些字符串之中多個第二字符串的數(shù)目，每一該些第一字符串的長度為I且該些第一字符串的每一數(shù)據(jù)比特為所述第一值，并且每一該些第二字符串的長度為2且該些第二字符串的每一數(shù)據(jù)比特為所述第一值；以及選擇所述其中一個第二數(shù)據(jù)作為所述第三數(shù)據(jù)，其中該些第二數(shù)據(jù)之中的所述其中一個第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和大于或等于該些第二數(shù)據(jù)之中的其他第二數(shù)據(jù)的對應(yīng)第一計數(shù)值與對應(yīng)第二計數(shù)值之和。30.根據(jù)權(quán)利要求22所述的數(shù)據(jù)存取方法，其特征在于，還包括:從所述主機系統(tǒng)接收一讀取指令；從所述第一實體編程單元中讀取所述第三數(shù)據(jù)與所述其中一個數(shù)據(jù)擾亂電路的索引編號;依據(jù)所讀取的所述其中一個數(shù)據(jù)擾亂電路的索引編號將所述第三數(shù)據(jù)輸入至所述其中一個數(shù)據(jù)擾亂電路以還原所述第一數(shù)據(jù)；以及將所還原的所述第一數(shù)據(jù)傳送給所述主機系統(tǒng)以響應(yīng)所述讀取指令?！疚臋n編號】G06F13/16GK106033681SQ201510113395【公開日】2016年10月19日【申請日】2015年3月16日【發(fā)明人】林緯,賴國欣,王天慶【申請人】群聯(lián)電子股份有限公司