本文中描述的各實(shí)施方式一般涉及用于在器件的制造階段期間防止絕緣體上硅(soi)器件充電的系統(tǒng)、方法和設(shè)備。

背景技術(shù)：

半導(dǎo)體器件的制造階段可以包括：使半導(dǎo)體器件經(jīng)受電勢(shì)梯度或者在半導(dǎo)體器件的表面上感應(yīng)出電荷的過(guò)程。在一些情況下，與這樣的過(guò)程相關(guān)聯(lián)的高能帶電粒子(離子)進(jìn)而可以進(jìn)入半導(dǎo)體器件的層中，并且在這樣的層內(nèi)被俘獲。層內(nèi)被俘獲的電荷進(jìn)而會(huì)對(duì)半導(dǎo)體器件的工作特性產(chǎn)生不利影響，例如相應(yīng)閾值電壓的高變化，并且在極端情況下可以造成器件的內(nèi)部結(jié)構(gòu)/層的破裂，從而導(dǎo)致器件無(wú)功能。

已經(jīng)設(shè)計(jì)出用于提供在例如等離子體蝕刻階段期間注入到半導(dǎo)體器件的各層內(nèi)的電荷的放電路徑的各種方法和設(shè)備。這樣的半導(dǎo)體器件可以包括金屬氧化物半導(dǎo)體(mos)場(chǎng)效應(yīng)晶體管(fet)，并且特別是在絕緣體上硅(soi)襯底和藍(lán)寶石上硅(sos)襯底上制造的mosfet。

具體地，用于向在低電阻率襯底上制造的soi器件的層提供放電路徑的方法和設(shè)備使用有源二極管和/或結(jié)二極管的組合。使用這樣的二極管以不影響配備該放電路徑的半導(dǎo)體器件的正常操作。在使用高電阻率襯底制造soi器件的情況下，會(huì)期望提供更簡(jiǎn)單、更緊湊但仍有效的放電路徑。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本公開(kāi)內(nèi)容的第一方面，提出了一種器件，該器件包括：高電阻率半導(dǎo)體襯底；覆于襯底上的絕緣層；覆于絕緣層上的有源層，該有源層包括器件的有源區(qū)和隔離區(qū)；形成在有源層的隔離部分中的晶體管，該晶體管包括漏極區(qū)、源極區(qū)、以及柵極溝道區(qū)；以及第一導(dǎo)電結(jié)構(gòu)，其將(a)漏極接觸部或源極接觸部以及(b)柵極接觸部中的一個(gè)接觸部電阻式連接至半導(dǎo)體襯底，該第一導(dǎo)電結(jié)構(gòu)包括：第一導(dǎo)線，其將(a)與(b)中的該一個(gè)接觸部連接至第一導(dǎo)電接觸部，第一導(dǎo)電接觸部在有源層的位于有源層的隔離部分外部的區(qū)域處延伸穿過(guò)有源層，并且穿過(guò)絕緣層，以與半導(dǎo)體襯底形成接觸。

根據(jù)本公開(kāi)內(nèi)容的第二方面，提出了一種器件，該器件包括：高電阻率半導(dǎo)體襯底；覆于襯底上的富陷阱層；覆于富陷阱層上的絕緣層；覆于絕緣層上的有源層，其包括器件的有源區(qū)和隔離區(qū)；形成在有源層的隔離部分中的晶體管，該晶體管包括漏極區(qū)、源極區(qū)、以及柵極溝道區(qū)；以及第一導(dǎo)電結(jié)構(gòu)，其將(a)漏極接觸部或源極接觸部以及(b)柵極接觸部中的一個(gè)接觸部電阻式連接至半導(dǎo)體襯底，該第一導(dǎo)電結(jié)構(gòu)包括：第一導(dǎo)線，其將(a)與(b)中的該一個(gè)接觸部連接至第一導(dǎo)電接觸部，第一導(dǎo)電接觸部在有源層的位于有源層的隔離部分外部的區(qū)域處延伸穿過(guò)有源層，進(jìn)一步延伸穿過(guò)絕緣層并且穿透富陷阱層，以與半導(dǎo)體襯底形成電阻式接觸。

根據(jù)本公開(kāi)內(nèi)容的第三方面，提出了一種用于向絕緣體上硅(soi)晶體管器件提供放電路徑的方法，該方法包括：(i)在高電阻率襯底上形成有源層，該有源層經(jīng)由覆于高電阻率襯底上的絕緣層與高電阻率襯底隔離；(ii)在有源層的隔離部分內(nèi)形成晶體管器件的有源區(qū)，該有源區(qū)包括晶體管器件的源極區(qū)、漏極區(qū)、以及柵極溝道區(qū)；(iii)形成第一導(dǎo)電結(jié)構(gòu)，其將晶體管器件的(a)漏極接觸部或源極接觸部以及(b)柵極接觸部中的至少一個(gè)接觸部電阻式連接至高電阻率襯底，第一導(dǎo)電結(jié)構(gòu)通過(guò)下述操作被形成：形成第一導(dǎo)線，其將(a)和(b)中的該至少一個(gè)接觸部連接至第一導(dǎo)電接觸部；使第一導(dǎo)電接觸部在有源層的位于有源層的隔離部分外部的區(qū)域處延伸穿過(guò)有源層，并且穿過(guò)絕緣層以與高電阻率半導(dǎo)體襯底形成電阻式接觸；以及(iv)基于第一導(dǎo)電結(jié)構(gòu)的形成，向晶體管器件提供第一放電路徑。

附圖說(shuō)明

附圖并入本文中并且構(gòu)成本說(shuō)明書(shū)的一部分，附圖示出本公開(kāi)內(nèi)容的一個(gè)或更多個(gè)實(shí)施方式，并且連同示例實(shí)施方式的描述一起用于說(shuō)明本公開(kāi)內(nèi)容的原理和實(shí)施。

圖1示出了布置在等離子體蝕刻室內(nèi)的半導(dǎo)體襯底。

圖2a示出了絕緣體上硅(soi)晶體管器件的頂視圖。

圖2b示出了沿圖2a的線aa的圖2a的絕緣體上硅(soi)晶體管器件的截面視圖。soi晶體管器件被示出為包括形成在有源層中的有源區(qū)以及在絕緣層頂部處制造的柵極多晶硅層的柵極多晶硅結(jié)構(gòu)。

圖3a示出了用于向soi晶體管器件的有源層和柵極多晶硅層提供放電路徑的現(xiàn)有技術(shù)的實(shí)施方式。

圖3b示出了當(dāng)器件在處理室內(nèi)時(shí)圖3a的現(xiàn)有技術(shù)器件的示意性表示。

圖3c示出了在器件的正常操作期間圖3a的現(xiàn)有技術(shù)器件的示意性表示。

圖4a示出了向soi晶體管器件提供的根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施方式的雙s接觸。s接觸向soi晶體管器件的有源層(源極區(qū))和柵極多晶硅層提供放電路徑。

圖4b示出了向soi晶體管器件提供的根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施方式的雙s接觸。s接觸向soi晶體管器件的有源層(漏極區(qū))和柵極多晶硅層提供放電路徑。

圖4c至圖4d示出了具有向晶體管器件的一個(gè)區(qū)域提供的根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施方式的一個(gè)s接觸的soi晶體管器件。晶體管器件的其它區(qū)域可以電阻式耦接至向其它晶體管器件提供的s接觸。

圖4e示出了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施方式的各自具有一個(gè)s接觸的兩個(gè)相鄰的晶體管器件。

圖4f示出了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施方式的與第一晶體管器件相關(guān)聯(lián)的s接觸與第二晶體管器件的電阻式耦接。

圖4g至圖4h示出了向soi晶體管器件提供的根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施方式的雙s接觸，其中s接觸穿透晶體管器件的有源區(qū)。

圖4i示出了向包括富陷阱層的soi晶體管提供的根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施方式的雙s接觸。

圖4j示出了當(dāng)器件在處理室內(nèi)時(shí)圖4a的器件的示意性表示。

圖4k示出了在器件的正常操作期間圖4a的器件的示意性表示。

圖4l示出了當(dāng)器件在處理室內(nèi)時(shí)圖4b的器件的示意性表示。

圖4m示出了在器件的正常操作期間圖4b的器件的示意性表示。

圖5a至圖5b示出了根據(jù)本發(fā)明的配備有多個(gè)s接觸的soi晶體管器件的頂視圖。

具體實(shí)施方式

貫穿本說(shuō)明書(shū)，描述了實(shí)施方式和變型，用于示出本發(fā)明構(gòu)思的用途和實(shí)現(xiàn)方式的目的。所說(shuō)明的描述應(yīng)當(dāng)被理解為呈現(xiàn)本發(fā)明構(gòu)思的示例，而不是限制本文所公開(kāi)的構(gòu)思的范圍。

在本公開(kāi)內(nèi)容中描述了提供從頂上制造有絕緣(電絕緣)層的半導(dǎo)體器件的層的放電路徑的設(shè)備和方法。根據(jù)本公開(kāi)內(nèi)容的各個(gè)實(shí)施方式的放電路徑是純電阻式路徑，并且因此與現(xiàn)有技術(shù)實(shí)施方式相比結(jié)構(gòu)更簡(jiǎn)單并且包括更少的制造步驟。這樣的純電阻式放電路徑可以被提供給下述半導(dǎo)體器件：該半導(dǎo)體器件包括經(jīng)由絕緣層與在下面的高電阻率襯底隔離的有源層。這樣的示例性半導(dǎo)體器件為soimosfet晶體管(例如，稍后描述的圖4a的400a)，其包括在晶體管的有源層(103)與高電阻率襯底(401)之間的絕緣掩埋氧化物層(box)(102)，其中有源層(103)包括晶體管的柵極溝道(210)周?chē)木w管的漏極(206)區(qū)和源極(207)區(qū)。在一些實(shí)施方式中，柵極溝道(210)通過(guò)作為柵極多晶硅層的一部分的相應(yīng)的柵極多晶硅結(jié)構(gòu)(204)來(lái)限定。

如本文中所使用的，表述“有源層”用于指示覆于掩埋氧化物層(box)(例如，102)上并且通過(guò)始于原始硅層的各種cmos處理步驟而獲得的層(例如，103)。有源層可以包括有源器件的有源區(qū)(例如，206、207、210、219)以及隔離區(qū)(例如，208)。在一些實(shí)施方式中，隔離區(qū)可以用于隔離有源層的相鄰有源區(qū)。在一些實(shí)施方式中，有源層可以包括在有源層的區(qū)內(nèi)創(chuàng)建的無(wú)源部件，例如電阻器。通常，電流流過(guò)的有源層的區(qū)可以被稱(chēng)為有源層的有源區(qū)。

如本文中所使用的，表述“柵極多晶硅層”用于指示形成有限定不同半導(dǎo)體器件的柵極溝道(例如，圖2b的210)的柵極多晶硅結(jié)構(gòu)(例如，圖2b的204)的層(例如，圖1的104)。柵極多晶硅層可以包括與不同的半導(dǎo)體器件相關(guān)聯(lián)的連續(xù)和不連續(xù)的柵極多晶硅結(jié)構(gòu)。

根據(jù)本公開(kāi)內(nèi)容的s接觸可以通過(guò)將諸如有源層的有源區(qū)和柵極多晶硅層的柵極多晶硅結(jié)構(gòu)的這樣的層的區(qū)電阻式連接至其上制造層的高電阻率半導(dǎo)體襯底，提供至有源層和至柵極多晶硅層的電阻式放電路徑。

如本文中所使用的，根據(jù)本公開(kāi)內(nèi)容的各個(gè)實(shí)施方式，半導(dǎo)體器件中的s接觸是下述電阻式路徑(例如，圖4a至圖4b的(315、316、317)或者(325、326、327)的組合)：其提供半導(dǎo)體器件的層(例如，如圖4a至圖4b中所描繪的層103的區(qū)206、207或者層104的區(qū)204)的表面處的接觸點(diǎn)與半導(dǎo)體器件的高電阻率襯底(例如，圖4a至圖4b的401)的表面處的接觸點(diǎn)之間的電阻式導(dǎo)電路徑。本領(lǐng)域技術(shù)人員將知道提供根據(jù)本公開(kāi)內(nèi)容的s接觸的許多制造方法。

根據(jù)本公開(kāi)內(nèi)容的各個(gè)實(shí)施方式，用于s接觸的材料可以是任何低電阻率導(dǎo)電材料，例如多晶硅和各種金屬(例如，鎢、銅等)。根據(jù)本公開(kāi)內(nèi)容的s接觸可以具有相同材料，或包括若干材料，提供s接觸(例如，圖4a至圖4b的(315、316、317)或(325、326、327))的分段構(gòu)造。

根據(jù)本公開(kāi)內(nèi)容的實(shí)施方式，s接觸穿透半導(dǎo)體器件的有源層(例如，圖4a的103)的隔離區(qū)(例如，圖4a的208)，并且穿透半導(dǎo)體器件的絕緣層(例如，圖4a的box層102)以到達(dá)并接觸高電阻率襯底(例如，圖4a的401)。在soi器件的情況下，隔離區(qū)(208)可以是淺溝槽隔離(sti)區(qū)。應(yīng)注意，通過(guò)穿透有源層(103)的隔離區(qū)(208)，s接觸在除了位于層(例如，層103或?qū)?04)的表面處的接觸點(diǎn)之外的所有點(diǎn)處保持與半導(dǎo)體器件的有源區(qū)(例如，圖4a的206、207、210)隔離。

根據(jù)本公開(kāi)內(nèi)容的又一實(shí)施方式，s接觸在可以與器件的其它有源區(qū)(例如，圖4a至圖4i的206、207、210)隔離的有源層的有源區(qū)(例如，圖4a至圖4i的219)處穿透半導(dǎo)體器件的有源層(例如，圖4a至圖4i的103)，并且穿透半導(dǎo)體器件的絕緣層(例如，圖4a至圖4i的box層102)以到達(dá)并且接觸高電阻率襯底(例如，圖4a至圖4i的401)?？梢越?jīng)由隔離區(qū)(例如，圖4a至圖4i的208，其可以是sti區(qū))提供有源層(103)內(nèi)的有源區(qū)(206、207、210)的隔離。

根據(jù)本公開(kāi)內(nèi)容的又一實(shí)施方式，可以針對(duì)同一半導(dǎo)體器件提供多個(gè)s接觸(例如，圖4a至圖4b的(315、316、317)和(325、326、327))。這樣的多個(gè)s接觸可以被提供給半導(dǎo)體器件的形成在有源層(103)中的有源區(qū)(包括器件的漏極區(qū)(206)和/或源極區(qū)(207))，以及被提供給器件的形成在柵極多晶硅層(104)中的柵極多晶硅結(jié)構(gòu)(204)。

根據(jù)本公開(kāi)內(nèi)容的又一實(shí)施方式，多個(gè)器件被形成在高電阻率襯底(401)上，并且多個(gè)s接觸被提供給與所述多個(gè)器件相關(guān)聯(lián)的有源層的有源區(qū)以及柵極多晶硅層的柵極多晶硅結(jié)構(gòu)。

根據(jù)本公開(kāi)內(nèi)容的又一實(shí)施方式，與第一器件直接連接的s接觸還可以提供至與第一器件電阻式耦接的其它器件的放電路徑。第一器件和其它器件例如可以是電路的一部分，并且這樣的電路的互連可以提供其它器件的一個(gè)或更多個(gè)有源區(qū)/柵極多晶硅結(jié)構(gòu)與直接連接至s接觸的第一器件的有源區(qū)/柵極多晶硅結(jié)構(gòu)之間的電阻式耦接，從而有效地提供至其它器件的一個(gè)或更多個(gè)有源區(qū)/柵極多晶硅結(jié)構(gòu)的電阻式放電路徑。因此，包括多個(gè)器件(例如，晶體管)的電路可以被共享數(shù)目的s接觸保護(hù)，其中經(jīng)由多個(gè)器件的電阻式互相連接來(lái)提供共享。這可以有效保護(hù)多個(gè)器件的全部有源區(qū)和全部柵極多晶硅結(jié)構(gòu)。換言之，電路的晶體管器件的任何有源區(qū)和柵極多晶硅結(jié)構(gòu)具有至s接觸的直接連接，或者經(jīng)由電路互連被電阻式耦接至s接觸。參照?qǐng)D4a，s接觸(315、316、317)的導(dǎo)電接觸部(316)與器件(400a)的有源區(qū)(207)直接連接。換言之，器件400a的有源區(qū)(207)具有至s接觸(315、316、317)的直接連接，并且s接觸被視為與器件(400a)相關(guān)聯(lián)。

根據(jù)本公開(kāi)內(nèi)容的另一實(shí)施方式，s接觸經(jīng)由第一導(dǎo)電接觸部(例如，圖4a的316和326)與半導(dǎo)體器件的區(qū)域(例如，204、206、207)接觸，并且經(jīng)由第二導(dǎo)電接觸部(例如，圖4a的315和325)與高電阻率襯底(401)接觸，其中第一導(dǎo)電接觸部和第二導(dǎo)電接觸部經(jīng)由導(dǎo)線(例如，圖4a的317和327)導(dǎo)電連接。根據(jù)本公開(kāi)內(nèi)容的實(shí)施方式，導(dǎo)線是半導(dǎo)體器件的金屬層的一部分。

根據(jù)本公開(kāi)內(nèi)容的另一實(shí)施方式，在高電阻率襯底(401)與box層(102)之間可以設(shè)置富陷阱層(例如，圖4i的402)。本領(lǐng)域技術(shù)人員容易理解通過(guò)在soi器件中包括富陷阱層所提供的的益處，其描述在本公開(kāi)內(nèi)容的范圍之外。在設(shè)置有富陷阱層的情況下，s接觸(例如，圖4i的325、326、327)還可以穿通富陷阱層(402)以與高電阻率襯底(401)(直接)接觸，或者s接觸(例如，315、316、317)可以穿透富陷阱層(402)足夠深以通過(guò)富陷阱層的厚度的剩余部分與高電阻率襯底(401)進(jìn)行電阻式接觸。

如本文中所使用的，高電阻率襯底是具有在3000歐姆·厘米至20000歐姆·厘米或者更大的范圍內(nèi)的電阻率的襯底。可以通過(guò)對(duì)襯底的摻雜來(lái)控制襯底的電阻率，其中更輕的摻雜提供更高的襯底電阻率。如本領(lǐng)域技術(shù)人員所公知的，標(biāo)準(zhǔn)的soi工藝使用具有1000歐姆·厘米以下的低電阻率的襯底。假使導(dǎo)電接觸部(315、325)的小的橫截面(例如，0.35μm×0.35μm)與高電阻率襯底(401)接觸，由于隨著電流向小的接觸部聚集而產(chǎn)生的分布電阻以及由于因襯底(401)的輕度摻雜而產(chǎn)生的界面的非歐姆形狀，在導(dǎo)電接觸部(315、325)與高電阻率襯底(401)之間的有效接觸電阻在0.2至20g歐姆的范圍內(nèi)。

如在本公開(kāi)內(nèi)容的下面部分中所呈現(xiàn)的，根據(jù)本公開(kāi)內(nèi)容的各種實(shí)施方式的s接觸可以通過(guò)經(jīng)由導(dǎo)線連接兩個(gè)導(dǎo)電接觸部來(lái)提供，其中通過(guò)穿通半導(dǎo)體器件的絕緣層以及可選地穿通富陷阱層，第一導(dǎo)電接觸部連接至半導(dǎo)體器件的有源層或柵極多晶硅層，并且第二導(dǎo)電接觸部連接至半導(dǎo)體器件的高電阻率襯底。此外，s接觸進(jìn)而可以經(jīng)由公共電路的電阻式互連被電阻式耦接至不同的半導(dǎo)體器件的有源層或柵極多晶硅層。如上所述，可以經(jīng)由分別連接至有源層的有源區(qū)和連接至柵極多晶硅層的柵極多晶硅結(jié)構(gòu)的導(dǎo)電接觸部來(lái)制造至有源層和柵極多晶硅層的連接。

本文中所描述的實(shí)施方式是通過(guò)n型mosfet器件來(lái)例示的。本領(lǐng)域普通技術(shù)人員將容易理解，可以通過(guò)適當(dāng)?shù)貞?yīng)用不同類(lèi)型的摻雜方案而將本文中所公開(kāi)的發(fā)明構(gòu)思應(yīng)用于其它類(lèi)型的半導(dǎo)體器件，例如p型mosfet器件。根據(jù)本發(fā)明的實(shí)施方式還可以應(yīng)用于擴(kuò)展的漏極器件，例如橫向擴(kuò)散金屬氧化物半導(dǎo)體(ldmos)器件，以及包括有源層與高電阻率襯底之間的絕緣層的其它的門(mén)控晶體管或者器件。

具有根據(jù)本公開(kāi)內(nèi)容的各種實(shí)施方式的s接觸的半導(dǎo)體器件可以包括形成在絕緣體上硅(soi)上的半導(dǎo)體器件，包括場(chǎng)效應(yīng)晶體管(fet)。fet器件可以包括互補(bǔ)金屬氧化物半導(dǎo)體(cmos)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(mosfet)以及其它類(lèi)型的場(chǎng)效應(yīng)晶體管(fet)器件。

在根據(jù)本公開(kāi)內(nèi)容的一個(gè)示例性實(shí)施方式中，s接觸可以包括方形或矩形的導(dǎo)電接觸部。如將在本公開(kāi)內(nèi)容的后面部分中所描述的，s接觸可以提供在半導(dǎo)體器件的頂層的區(qū)域至高電阻率襯底之間的低電阻率導(dǎo)電路徑，因此提供針對(duì)在制造過(guò)程期間注入的電荷的放電路徑。

對(duì)于根據(jù)本公開(kāi)內(nèi)容的soimosfet晶體管的示例性實(shí)施方式，可以向晶體管的源極區(qū)和/或漏極區(qū)提供一個(gè)或更多個(gè)s接觸。替選地或者另外地，可以向晶體管的柵極多晶硅結(jié)構(gòu)提供一個(gè)或更多個(gè)s接觸。

對(duì)于包括具有相應(yīng)有源區(qū)和柵極多晶硅結(jié)構(gòu)的多個(gè)互連的soimosfet晶體管的電路的示例性實(shí)施方式，可以向電路的一些或所有晶體管的有源區(qū)提供一個(gè)或更多個(gè)s接觸，并且可以向電路的一些或所有晶體管的柵極多晶硅結(jié)構(gòu)提供一個(gè)或更多個(gè)s接觸。在一個(gè)示例性實(shí)施方式中，電路互連可以提供從第一晶體管的有源區(qū)和/或柵極多晶硅結(jié)構(gòu)至第二晶體管的s接觸的電阻式耦接，因此提供了至第一晶體管的放電路徑。

根據(jù)本公開(kāi)內(nèi)容的另一實(shí)施方式，在半導(dǎo)體器件中s接觸的數(shù)目和相應(yīng)空間布置可以被設(shè)置為限制在電荷注入過(guò)程(例如，等離子體蝕刻)期間跨越半導(dǎo)體器件的任意兩個(gè)點(diǎn)的電勢(shì)。給定已知的襯底的高電阻率值以及在電荷注入過(guò)程期間通過(guò)s接觸的感應(yīng)電流，可以導(dǎo)出限制這樣的電勢(shì)差的s接觸的數(shù)目。這可以在模擬軟件的幫助下來(lái)執(zhí)行。本領(lǐng)域技術(shù)人員應(yīng)理解，由于根據(jù)本發(fā)明的s接觸的純電阻性質(zhì)，在同s接觸的添加相關(guān)聯(lián)的半導(dǎo)體器件工作期間的泄露電流與在器件的制造期間提供對(duì)s接觸的保護(hù)的量之間存在權(quán)衡。

圖1示出了放置在示例性高能制造處理室(100)內(nèi)的半導(dǎo)體襯底(101)。半導(dǎo)體襯底(101)包括：有源硅層(103)，其包括具有相應(yīng)導(dǎo)電接觸部的有源部件的有源區(qū)；以及(柵極)多晶硅層(104)，其包括具有在多晶硅層(104)上的相應(yīng)導(dǎo)電接觸部的柵極多晶硅結(jié)構(gòu)。有源層(103)覆在絕緣層(102)上，絕緣層(102)防止在有源層(103)與襯底(101)之間的傳導(dǎo)。襯底(101)位于室的在與底部電勢(shì)(190)連接的底電極(160)上。室的頂電極(150)連接至可變供給(180)。在示例性處理室(100)內(nèi)，半導(dǎo)體襯底(101)能夠經(jīng)受以下事件：其可以在半導(dǎo)體襯底(101)上產(chǎn)生電勢(shì)梯度或感生電荷，從而導(dǎo)致注入電荷保持被俘獲在層(103)、(104)內(nèi)或者在這樣的層之間的界面處，以及在襯底的處理階段期間產(chǎn)生在這樣的層與襯底(101)之間的大的電勢(shì)差。這些層內(nèi)被俘獲的電荷可以不利地影響有源部件的工作特征(例如，閾值電壓的改變、泄露特性的改變等)，同時(shí)在這些層與襯底之間的大的電勢(shì)差可以潛在地?fù)p壞有源層的有源部件，使得它們無(wú)功能。通過(guò)經(jīng)由在半導(dǎo)體層(103)和(104)的表面處的接觸部向耦接至底電極(160)的底部電勢(shì)(190)提供放電路徑，可以防止(例如，消除)電荷注入到這樣的半導(dǎo)體層中。

圖2a示出n型soimosfet器件(200)的頂視圖，其可以是形成在覆于半導(dǎo)體襯底(101)上的有源層中的有源部件的一部分。器件(200)的柵極指(204)被示出為位于源極區(qū)(207)與漏極區(qū)(206)之間。柵極指(204)具有長(zhǎng)度lg和寬度wg。在一個(gè)方面，柵極指可以經(jīng)由柵極多晶硅結(jié)構(gòu)(204)來(lái)制造，被形成在多晶硅層(104)內(nèi)，這可以阻斷用于摻雜mosfet的相鄰源極區(qū)和漏極區(qū)的摻雜劑離子注入。本領(lǐng)域技術(shù)人員容易認(rèn)識(shí)到多指soi器件可以具有電耦接的多個(gè)這樣的指狀件，其中每個(gè)指狀件可以包括具有相應(yīng)柵極接觸部(213)的相應(yīng)柵極多晶硅結(jié)構(gòu)(204)，具有相應(yīng)漏極接觸部(212)的漏極區(qū)(206)，以及具有相應(yīng)源極接觸部(211)的源極區(qū)(207)。在一些實(shí)施方式中，相鄰指狀件可以共享相應(yīng)漏極區(qū)和/或源極區(qū)。替選地，對(duì)應(yīng)于多個(gè)晶體管器件的多個(gè)指狀件可以共用相同的公共半導(dǎo)體襯底(101)并且相對(duì)于彼此電隔離。器件(200)的有源區(qū)(206、207)相對(duì)于形成在半導(dǎo)體襯底(101)上的其它有源區(qū)(219)的隔離可以經(jīng)由隔離區(qū)(208)來(lái)提供。普通技術(shù)人員將認(rèn)識(shí)到圖2a的標(biāo)記區(qū)域以外的區(qū)域可以包括有源區(qū)(219)或隔離區(qū)(208)。

圖2b示出了沿圖2a的線aa的n型soimosfet器件(200)的截面視圖。如圖2b的截面視圖所示，soimosfet包括形成在襯底(101)頂上的層結(jié)構(gòu)，其包括層(102)、(103)、(204)和(205)。在一個(gè)方面，形成器件的柵極多晶硅結(jié)構(gòu)的層(204)被示出為放置在絕緣柵氧化硅層(205)上方。在一個(gè)方面，在層(204)下方的本體區(qū)(210)摻雜有p型摻雜劑(p本體)，并且源極(207)區(qū)和漏極(206)區(qū)重注入有n型摻雜劑(n+)。如在附圖中所示，區(qū)域(206)、(207)和(210)是有源層(103)的置于絕緣掩埋氧化物(box)層(103)的部分。另外，如圖2a和圖2b所示，器件(200)被示出為通過(guò)淺溝槽隔離(sti)區(qū)(208)與有源層(103)內(nèi)的相鄰區(qū)域(其可以包含包括其它指狀件/晶體管的相鄰電路，未示出)隔離，淺溝槽隔離(sti)區(qū)(208)為非導(dǎo)電型。由于box層(102)的絕緣性質(zhì)，沒(méi)有在如圖2a和圖2b中所描繪的soimosfet中提供在層(103)、(204)和(205)與半導(dǎo)體襯底(101)之間的導(dǎo)電路徑，因此器件(200)在高電勢(shì)制造過(guò)程期間易于電荷注入。

圖3a示出了soimosfet器件(300)的現(xiàn)有技術(shù)實(shí)施方式，其提供了在柵極多晶硅結(jié)構(gòu)(204)上的接觸部(326)與半導(dǎo)體襯底(101)之間的第一放電路徑以及在器件(300)的源極區(qū)(207)上的接觸部(316)與半導(dǎo)體襯底(101)之間的第二放電路徑。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到圖3a沒(méi)有示出soimosfet的精確截面，這是由于到柵極多晶硅結(jié)構(gòu)(204)的接觸部(326)通常具有與接觸部(316)到源極區(qū)(207)的截面平面不同的截面平面。

如在圖3a中所描繪的現(xiàn)有技術(shù)實(shí)施方式中可以看出，第一放電路徑包括導(dǎo)電接觸部(326)、導(dǎo)線(327)、導(dǎo)電接觸部(325)、n型摻雜區(qū)(345)和半導(dǎo)體襯底(101)。導(dǎo)電接觸部(325，326)和導(dǎo)線(327)可以由金屬(如銅或鎢)制成。此外，埋置在半導(dǎo)體襯底(101)內(nèi)的n型摻雜區(qū)(345)以及與區(qū)(345)接觸的襯底(101)的p型摻雜區(qū)創(chuàng)建了結(jié)型二極管。因此，第一放電路徑使柵極多晶硅層(204)經(jīng)由結(jié)型二極管耦接至半導(dǎo)體襯底(101)。

在圖3a中所描繪的現(xiàn)有技術(shù)器件(300)的第二放電路徑包括導(dǎo)電接觸部(316)、導(dǎo)線(317)、導(dǎo)電接觸部(315)、p型摻雜區(qū)(340)和半導(dǎo)體襯底(101)。與第一放電路徑類(lèi)似，導(dǎo)電接觸部(315，316)和導(dǎo)線(317)可以由金屬(如銅或鎢)制成。

應(yīng)當(dāng)注意，現(xiàn)有技術(shù)器件(300)的第一放電路徑和第二放電路徑使導(dǎo)電接觸部(315)和(325)分別經(jīng)由區(qū)域(340)和(345)耦接至半導(dǎo)體襯底(101)。因此在圖3a所描繪的現(xiàn)有技術(shù)實(shí)施方式中不存在這種接觸部與半導(dǎo)體襯底(101)之間的直接接觸。

當(dāng)將現(xiàn)有技術(shù)器件(300)放置在處理室(100)中時(shí)，通過(guò)第一放電路徑的元件(345)和(101)形成的結(jié)型二極管允許電荷(例如電子)從多晶硅層(104)的柵極多晶硅結(jié)構(gòu)(204)向底電極板流動(dòng)，半導(dǎo)體襯底(101)耦接到該底電極板。類(lèi)似地，第二放電路徑允許電荷從有源層(103)的源極區(qū)(207)至底部電極板流動(dòng)，半導(dǎo)體襯底(101)耦接到底部電極板。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到結(jié)型二極管對(duì)于處理室的內(nèi)部產(chǎn)生的電流可能泄露，因此電荷可以沿任一方向流動(dòng)。

在圖3a中所描繪的現(xiàn)有技術(shù)器件(300)中，半導(dǎo)體襯底(101)具有低電阻率，并且因此可以提供襯底(101)內(nèi)部的任意兩個(gè)區(qū)包括區(qū)(340)和(345)之間的低電阻導(dǎo)電路徑。因此，需要通過(guò)現(xiàn)有技術(shù)器件(300)的區(qū)(345，101)形成的結(jié)型二極管，例如，以使在器件的正常操作期間不允許在柵極接觸部(326)與源極接觸部(316)之間的導(dǎo)電路徑(例如，經(jīng)由半導(dǎo)體襯底(101)在導(dǎo)電接觸部(315)與(325)之間提供的低電阻率路徑)。

圖3b和圖3c示意性表示了采用配置(300b)和配置(300c)的現(xiàn)有技術(shù)器件(300)，在配置(300b)中器件在處理室(100)內(nèi)，在配置(300c)中器件在正常操作期間。這些圖示出了兩個(gè)配置(300b)和(300c)中的每個(gè)配置的晶體管器件(300)和相應(yīng)導(dǎo)電路徑。電阻器δr2表示(325,326,327)的組合(低)電阻，電阻器δr1表示(315,316,317)的組合(低)電阻，項(xiàng)(375)表示由(345)和(101)的相鄰區(qū)形成的結(jié)型二極管，δr0表示器件(300)的區(qū)(340)與區(qū)(345)之間的低電阻率路徑的電阻，并且(δr1,δr2)表示區(qū)(340,345)中的每個(gè)與處理腔的底電極(其提供低參考電位，諸如地)之間的低電阻率路徑的電阻。本領(lǐng)域技術(shù)人員將理解，電阻(δr0,δr1,δr2)由低電阻率半導(dǎo)體襯底(101)來(lái)提供。

進(jìn)一步參考圖3c，如上所述，由于現(xiàn)有技術(shù)實(shí)施方式器件(300)的襯底(101)的低電阻率性質(zhì)，所以需要二極管(375)以便不通過(guò)源極提供柵極的電流負(fù)荷。本領(lǐng)域的技術(shù)人員將注意到所需的二極管(375)僅在柵極電壓vg高于源極電壓vs的晶體管器件(300)操作的期間阻擋器件的柵極(g)與源極(s)之間的電流流動(dòng)，從而使二極管(375)置于反向偏置情況。因此，現(xiàn)有技術(shù)實(shí)施方式假設(shè)在器件(300)的正常操作期間柵極電壓不低于源極電壓，由于這樣的條件使二極管(375)置于正向偏置情況，并防止期望的器件的負(fù)偏置(vg<vs)。

圖4a示出了根據(jù)本公開(kāi)內(nèi)容的設(shè)置有s接觸的soimosfet器件(400a)的示例性實(shí)施方式。第一s接觸(326,327,325)提供形成在多晶硅層(104)中的柵極多晶硅結(jié)構(gòu)(204)上的接觸部(326)與半導(dǎo)體襯底(401)之間的第一放電路徑，并且第二s接觸(316,317,315)提供形成于器件(400a)的有源區(qū)(103)中的源極區(qū)(207)上的接觸部(316)與半導(dǎo)體襯底(401)之間的第二放電路徑。通過(guò)使用高電阻率半導(dǎo)體襯底(401)，s接觸以及由此根據(jù)本發(fā)明的器件(400a)的第一放電路徑和第二放電路徑可能缺乏有源器件(例如，關(guān)于上述圖3a至圖3c所描繪的現(xiàn)有技術(shù)實(shí)施方式描述的二極管(375))并且可以保持純電阻。因此，可以以根據(jù)本發(fā)明的器件的更簡(jiǎn)單的結(jié)構(gòu)和更少的制造步驟來(lái)維持高能過(guò)程期間的保護(hù)功效。

如可以在根據(jù)圖4a所描繪的公開(kāi)內(nèi)容的實(shí)施方式中看到的，第一放電路徑(s接觸)包括與柵極多晶硅結(jié)構(gòu)(204)形成接觸的導(dǎo)電接觸部(326)、導(dǎo)線(327)以及與半導(dǎo)體襯底(401)形成直接接觸的導(dǎo)電接觸部(325)(與圖3a所描繪的現(xiàn)有技術(shù)實(shí)施方式相反，其中接觸是間接的并且通過(guò)創(chuàng)造結(jié)型二極管的耦接區(qū)(345))。類(lèi)似地，第二放電路徑(s接觸)包括與源極區(qū)(207)形成接觸的導(dǎo)電接觸部(316)、導(dǎo)線(317)以及與半導(dǎo)體襯底(401)形成直接接觸的導(dǎo)電接觸部(315)。在本公開(kāi)內(nèi)容的示例性實(shí)施方式中，導(dǎo)電接觸部(315，316，325，326)和導(dǎo)線(317，327)可以由如銅或鎢的金屬制成。在根據(jù)本公開(kāi)內(nèi)容的替選實(shí)施方式中，這樣的接觸部可以由包括其它金屬和多晶硅的任意低電阻率導(dǎo)電材料制成。

根據(jù)本公開(kāi)內(nèi)容的另外的實(shí)施方式，s接觸可以電阻式耦接至其它器件的區(qū)域(例如，源極、漏極、柵極多晶硅)，因而有效為這樣的區(qū)域提供注入電荷的放電路徑。

進(jìn)一步參考圖4a，本領(lǐng)域的技術(shù)人員易于認(rèn)識(shí)到，根據(jù)本公開(kāi)內(nèi)容的第一放電路徑和第二放電路徑(s接觸)兩者是純電阻式路徑，并且因此可以允許來(lái)自路徑兩端的對(duì)稱(chēng)的電荷流。這意味著本發(fā)明提供注入電荷的放電路徑，而與由圖1的源極(180,190)提供的電勢(shì)梯度的極性無(wú)關(guān)。此外，器件的正常操作期間的放電路徑(以及由此在器件的源極與柵極之間)的去耦由提供接觸部(315)與(325)之間的高電阻路徑的半導(dǎo)體襯底(401)的高電阻率性質(zhì)來(lái)提供。這意味著與圖3a至圖3c所描繪的現(xiàn)有技術(shù)實(shí)施方式相反，本發(fā)明在器件的正常操作期間允許器件的柵極相對(duì)于源極任意偏置，包括根據(jù)本發(fā)明的器件的負(fù)偏置(vg<vs)。本領(lǐng)域的技術(shù)人員將理解，如負(fù)偏置的這樣的靈活性在一些rf開(kāi)關(guān)實(shí)現(xiàn)中可以提供例如較高的輸入/輸出隔離。

根據(jù)本公開(kāi)內(nèi)容的另外的實(shí)施方式，如圖4b所描繪的，以在如上所述的兩條路徑的(經(jīng)由高電阻率路徑的)相同的去耦等級(jí)，可以將第二放電路徑提供至晶體管器件的漏極區(qū)而不是源極區(qū)。

根據(jù)本公開(kāi)內(nèi)容的另外的實(shí)施方式，可以提供與源極區(qū)(207)、漏極區(qū)(206)和柵極多晶硅結(jié)構(gòu)(204)中的每個(gè)分離且共存的s接觸(放電路徑)。本實(shí)施方式表示由圖4a和4b示出的實(shí)施方式的組合。稍后描述的圖5a和圖5b示出了這樣的組合。

根據(jù)本發(fā)明的半導(dǎo)體器件可以設(shè)置有一個(gè)、兩個(gè)或更多個(gè)s接觸，每個(gè)s接觸具有至器件的漏極/源極區(qū)和/或柵極多晶硅結(jié)構(gòu)的直接連接。圖4a至圖4b示出了根據(jù)本公開(kāi)內(nèi)容的具有各自直接連接(直接連接)至器件的漏極/源極區(qū)以及柵極多晶硅結(jié)構(gòu)的s接觸的半導(dǎo)體器件。圖4c至圖4d示出了根據(jù)本公開(kāi)內(nèi)容的具有直接連接至器件的柵極多晶硅結(jié)構(gòu)(204)(圖4c)的s接觸(325，326，327)或者器件的漏極/源極區(qū)(206/207)(圖4d)的s接觸(315，316，317)的半導(dǎo)體器件(400c，400d)。如上所述，盡管半導(dǎo)體器件(400c，400d)不包括到器件的有源區(qū)(例如，206，207)和器件的柵極多晶硅結(jié)構(gòu)兩者的s接觸的直接連接，但是可以向半導(dǎo)體器件(400c，400d)提供至具有到不同半導(dǎo)體器件的直接連接的s接觸的電阻式耦接(連接)。

圖4e示出了制造在同一高電阻率半導(dǎo)體襯底(401)上的圖4c和圖4d的兩個(gè)半導(dǎo)體器件(400c，400d)的示例性配置。如圖4e中可以看到的那樣，s接觸(325，326，327)以及(315，316，317)中的每個(gè)在層(103)的隔離區(qū)(208)處穿透該層，該隔離區(qū)隔離兩個(gè)半導(dǎo)體器件的有源區(qū)(例如，205，206，207)。在圖4e中描繪的根據(jù)本公開(kāi)內(nèi)容的示例性實(shí)施方式中，兩個(gè)s接觸被示出為穿透同一(連續(xù)的)隔離區(qū)(208)。本領(lǐng)域技術(shù)人員將知道不將這樣的示例性實(shí)施方式認(rèn)為限制發(fā)明人認(rèn)為是其發(fā)明的內(nèi)容，因?yàn)槔绺綦x區(qū)(208)不必是連續(xù)區(qū)域，并且每個(gè)s接觸可以穿透不同的且非連續(xù)的隔離區(qū)。

根據(jù)本公開(kāi)內(nèi)容的另一示例性實(shí)施方式，如圖4f中所描繪的那樣，與兩個(gè)不同半導(dǎo)體器件(400c，400d)相關(guān)聯(lián)的s接觸可以在不同的(非連續(xù)的)隔離區(qū)(208)處穿透層(103)。圖4f中描繪的根據(jù)本公開(kāi)內(nèi)容的示例性實(shí)施方式示出了用于(例如經(jīng)由元件425，426，427，219，415，417)將第一器件(400c)的有源區(qū)(206)電阻式耦接至s接觸(315，316，317)的一個(gè)示例性配置，其中s接觸(315，316，317)直接連接至第二器件(400d)的有源區(qū)，第一器件和第二器件具有由隔離區(qū)(208)分隔的其相應(yīng)的有源區(qū)(206，207，210)。

如圖4f中描繪的示例性實(shí)施方式中可以看到的那樣，器件(400c)的漏極區(qū)(206)經(jīng)由導(dǎo)電接觸部(425)、導(dǎo)線(427)和導(dǎo)電接觸部(426)連接至形成在層(103)內(nèi)的有源區(qū)(219)。有源區(qū)(219)進(jìn)而在導(dǎo)電接觸部(426)與導(dǎo)電接觸部(415)之間提供電阻式導(dǎo)電路徑。最終，導(dǎo)電接觸部(415)經(jīng)由導(dǎo)線(417)被電阻式耦接至s接觸(315，316，317)的導(dǎo)電接觸部(315)，由此在第一器件(400c)的源極區(qū)(206)與第二器件(400d)的s接觸(315，316，317)之間提供電阻式耦接。

進(jìn)一步參照?qǐng)D4f，盡管出于清楚原因未示出有源區(qū)(219)，但有源區(qū)(219)可以包括可在兩個(gè)接觸部(426)與(415)之間提供電阻式導(dǎo)電路徑的任何有源或無(wú)源部件。這可以包括例如一個(gè)或更多個(gè)電阻器、一個(gè)或更多個(gè)晶體管以及相關(guān)互連的組合，這些組合起來(lái)提供兩個(gè)導(dǎo)電接觸部(426)與(415)之間的電阻式導(dǎo)電路徑(因此相對(duì)于電流對(duì)稱(chēng))，由此將第一器件(400c)的有源區(qū)(206)電阻式耦接至下述s接觸，該s接觸直接連接至第二器件(400d)的有源區(qū)(207)。本領(lǐng)域技術(shù)人員將理解，可以提供類(lèi)似的配置用于將第一器件的柵極多晶硅區(qū)電阻式耦接至下述s接觸，該s接觸直接連接至第二器件的區(qū)域(例如，柵極多晶硅結(jié)構(gòu))，這兩個(gè)裝置經(jīng)由一個(gè)或更多個(gè)隔離區(qū)(208)被分隔開(kāi)。

在以上呈現(xiàn)的根據(jù)本公開(kāi)內(nèi)容的各種示例性實(shí)施方式中，s接觸在形成在層(103)中的隔離區(qū)(208)處穿透層(103)。根據(jù)本公開(kāi)內(nèi)容的另外的示例性實(shí)施方式，s接觸可以在層(103)的有源區(qū)(例如，電流可以流動(dòng)的有源層(103)的區(qū))以及形成在層(103)中的無(wú)源部件例如電阻器處穿透，這些有源區(qū)可以包括晶體管器件的漏極區(qū)和源極區(qū)。圖4g和圖4h示出了根據(jù)本公開(kāi)內(nèi)容的示例性實(shí)施方式，其中s接觸在層(103)的不同于隔離區(qū)(208)的有源區(qū)(219)處穿透該層。可以提供基于圖4c至圖4f中的每個(gè)的類(lèi)似實(shí)施方式，其中s接觸穿透層(103)的有源區(qū)(219)而非層(103)的隔離區(qū)(208)。

圖4i示出了制造在具有疊加的富陷阱層(402)的高電阻率半導(dǎo)體襯底(401)上的根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施方式的半導(dǎo)體器件(400i)。如圖4i中可以看到的那樣，富陷阱層(402)被布置在高電阻率襯底(401)與box層(102)之間。在設(shè)置了富陷阱層的情況下，s接觸(例如，圖4i的325，326，327)可以進(jìn)一步穿透富陷阱層(402)以與高電阻率襯底(401)形成(直接)接觸。這在圖4i中被描繪，在圖4i中示出了s接觸(325，326，327)的導(dǎo)電接觸部(325)穿透富陷阱層(402)的整個(gè)厚度以到達(dá)并接觸高電阻率半導(dǎo)體襯底(401)。替選地，因?yàn)楦幌葳鍖涌梢允菍?dǎo)電的，所以s接觸(例如，圖4h的315，316，317)可以穿透富陷阱層(402)足夠深以通過(guò)富陷阱層的剩余厚度部分與高電阻率襯底(401)形成電阻式接觸。這在圖4i中可以看出，在圖4i中，s接觸(315，316，317)的導(dǎo)電接觸部(315)在深度ε處穿透富陷阱層(402)，并且不與高電阻率半導(dǎo)體襯底(401)形成直接接觸。導(dǎo)電接觸部(315)穿透富陷阱層(402)的深度ε足以提供穿過(guò)富陷阱層(402)的剩余深度至高電阻率半導(dǎo)體襯底(401)的期望電阻的電阻式耦接(接觸)。在一些實(shí)施方式中，大致等于零的深度ε可以足以提供期望的電阻式接觸。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，以上參照?qǐng)D4a至圖4h描述的s接觸的各種實(shí)施方式中的任意實(shí)施方式也可以提供用于下述情況：如圖4i所描繪的，富陷阱層被設(shè)置在高電阻率襯底(401)與box層(102)之間。應(yīng)當(dāng)注意，富陷阱層(402)的電阻率大體上與襯底(401)的電阻率為同一大小量級(jí)。

圖4j和圖4k示意性地表示采用配置(400j)和配置(400k)的本發(fā)明的器件(400a)，在配置(400j)中器件在處理室(100)內(nèi)，以及在配置(400k)中器件在正常操作期間。這些圖示出了晶體管器件(400a)以及針對(duì)由相關(guān)聯(lián)的s接觸提供的兩個(gè)配置(400j)和(400k)中的每個(gè)的相應(yīng)導(dǎo)電路徑。電阻器δr2表示s接觸(325，326，327)的組合(低)電阻，電阻器δr1表示s接觸(315，316，317)的組合(低)電阻，電阻器r0表示接觸部(315)與(325)之間的高電阻率路徑的電阻，以及電阻器(r1，r2)表示接觸部(315，325)中的每個(gè)與處理室的底電極(其提供低參考電勢(shì)，如地)之間的電阻式導(dǎo)電路徑的電阻。本領(lǐng)域技術(shù)人員將理解，電阻(r0，r1，r2)由高電阻率半導(dǎo)體襯底(401)來(lái)提供。

圖4l和圖4m示意性地表示采用配置(400l)和配置(400m)的本發(fā)明的器件(400b)，在配置(400l)中器件在處理室(100)內(nèi)，以及在配置(400m)中器件在正常操作期間。這些圖示出了晶體管器件(400b)以及針對(duì)由相關(guān)聯(lián)的s接觸提供的兩個(gè)配置(400l)和(400m)中的每個(gè)的相應(yīng)導(dǎo)電路徑。電阻器δr2表示s接觸(325，326，327)的組合(低)電阻，電阻器δr1表示s接觸(315，316，317)的組合(低)電阻，電阻器r0表示接觸部(315)與(325)之間的高電阻率路徑的電阻，以及電阻器(r1，r2)表示接觸部(315，325)中的每個(gè)與處理室的底電極(其提供低參考電勢(shì)，如地)之間的電阻式導(dǎo)電路徑的電阻。本領(lǐng)域技術(shù)人員將理解，電阻(r0，r1，r2)由高電阻率半導(dǎo)體襯底(401)來(lái)提供。

根據(jù)本公開(kāi)內(nèi)容的另一實(shí)施方式，提供給晶體管器件(例如400a，400b)的s接觸的數(shù)目可以根據(jù)跨越在電荷注入過(guò)程(如等離子刻蝕)期間晶體管器件的任何兩個(gè)點(diǎn)的期望的上限電勢(shì)。仿真軟件可以基于半導(dǎo)體襯底(401)的高電阻率值以及在電荷注入過(guò)程期間通過(guò)s接觸的感應(yīng)電流來(lái)提供器件中的s接觸的這樣的數(shù)目和布置。例如，通過(guò)增加s接觸的數(shù)目，可以提供在電荷注入過(guò)程期間跨越半導(dǎo)體襯底(401)的期望的較小電壓降，由此這會(huì)減小圖4c至圖4f的r1和r2的有效(等效)電阻值。此外，可以優(yōu)化接觸部(315)與(325)之間的距離，使得在器件的正常操作期間獲得第一s接觸與第二s接觸之間的期望電阻隔離，并且因此有效地調(diào)節(jié)圖4j至圖4m的電阻器r0的電阻值(例如，柵極與源極之間和/或柵極與漏極之間的有效/等效電阻值，以大于規(guī)定最小值)。

圖5a示出了根據(jù)本發(fā)明的裝備有多個(gè)s接觸(510)的soi晶體管器件(例如，圖4a，4b，4i的400a，400b，400i)的簡(jiǎn)化頂視圖。在根據(jù)圖5a所描繪的本公開(kāi)內(nèi)容的示例性實(shí)施方式中，對(duì)源極區(qū)(207)、漏極區(qū)(206)和柵極多晶硅結(jié)構(gòu)(204)中的每個(gè)設(shè)置兩個(gè)s接觸(510)。如圖5a中看到的，s接觸(510)可以共用相應(yīng)區(qū)域(源極，漏極，柵極)的接觸部(211，212，213)，并且經(jīng)由s接觸的導(dǎo)電線路(317，327)提供至高電阻率半導(dǎo)體襯底(401)的電阻式導(dǎo)電路徑，導(dǎo)電線路(317，327)在器件的有源區(qū)(206，207)上方并跨越器件的有源區(qū)(206，207)到達(dá)隔離區(qū)(例如(208)，其中導(dǎo)線(317，327)與導(dǎo)電接觸部(315，325)形成接觸)上方。進(jìn)而，導(dǎo)電接觸部(315，325)穿透隔離區(qū)(208)和絕緣層(box)(102)到達(dá)高電阻率半導(dǎo)體襯底(401)，并且與高電阻率半導(dǎo)體襯底(401)形成直接接觸。在高電阻率半導(dǎo)體襯底(401)與box層(102)之間存在富陷阱層(例如圖4i的402)的情況下，導(dǎo)電接觸部(315，325)還穿透富陷阱層以完全或部分地與襯底(401)形成直接接觸來(lái)提供到襯底(401)的電阻式耦接。

圖5b示出了根據(jù)本發(fā)明的裝備有多個(gè)s接觸(510)的soi晶體管器件(例如圖4g至圖4h的400g，400h)的簡(jiǎn)化頂視圖。相較于根據(jù)圖5a所描繪的本公開(kāi)內(nèi)容的示例性實(shí)施方式，圖5b所描繪的soi器件的s接觸可以在經(jīng)由隔離區(qū)(208)與器件的有源區(qū)(206，207)隔離的有源區(qū)(219)處經(jīng)由導(dǎo)電接觸部(315，325)穿透器件的包含器件的有源區(qū)(206，207)的頂層。隔離區(qū)(219)可以是分立晶體管、電阻器或任何其它器件的有源區(qū)。替選地，一個(gè)或更多個(gè)接觸部(315，325)不穿透有源區(qū)(219)，而是與有源區(qū)(219)形成電阻式接觸，有源區(qū)轉(zhuǎn)而經(jīng)由s接觸(圖5b未示出)被電阻式耦接到半導(dǎo)體(401)，如在圖4f中所描繪的那樣。

根據(jù)本公開(kāi)內(nèi)容的各實(shí)施方式的使用s接觸的晶體管器件的示例性和非限制性應(yīng)用可以包括通用模擬電路、rf開(kāi)關(guān)、功率放大器(pa)、低噪聲放大器(lna)、模數(shù)轉(zhuǎn)換器(adc)、壓控振蕩器(vco)、以及頻率從dc到100ghz及超過(guò)100ghz的范圍內(nèi)的電壓參考電路。一般地，根據(jù)本公開(kāi)內(nèi)容的教導(dǎo)的s接觸可以用于在soi襯底上使用cmos技術(shù)制造的任何半導(dǎo)體器件。

應(yīng)當(dāng)注意，雖然使用n型soimosfet的示例性情況提供了根據(jù)本公開(kāi)內(nèi)容的各種示例性實(shí)施方式，但是這樣的示例性情況主要是為了清楚的目的提供的。根據(jù)本發(fā)明的s接觸的各種實(shí)施方式可以同樣適用于其它晶體管類(lèi)型和其它晶體管技術(shù)，特別是源極區(qū)和/或漏極區(qū)向下延伸至能夠防止在例如等離子體蝕刻過(guò)程期間高能電荷的導(dǎo)電路徑的絕緣層，如soi器件的“box”層。

可以包括各種實(shí)施方式的新穎設(shè)備和系統(tǒng)的應(yīng)用包括在高速計(jì)算機(jī)中使用的電子電路，通信及信號(hào)處理電路，調(diào)制解調(diào)器，單處理器模塊或多處理器模塊，單個(gè)嵌入式處理器或多個(gè)嵌入式處理器，數(shù)據(jù)交換機(jī)以及包括多層、多芯片模塊的專(zhuān)用模塊。這樣的設(shè)備和系統(tǒng)還可以被包括作為各種電子系統(tǒng)內(nèi)的子系統(tǒng)，例如電視、蜂窩電話、個(gè)人計(jì)算機(jī)(例如，膝上型計(jì)算機(jī)、臺(tái)式計(jì)算機(jī)、手持式計(jì)算機(jī)、平板計(jì)算機(jī)等)、工作站、無(wú)線電、視頻播放器、音頻播放器(例如，mp3播放器)、車(chē)輛、醫(yī)療裝置(例如，心臟監(jiān)測(cè)器、血壓監(jiān)測(cè)器等)以及其它的子部件。一些實(shí)施方式可以包括多種方法。

以除了本文所描述的順序以外的順序執(zhí)行本文所描述的活動(dòng)也是可行的。可以以重復(fù)、串行或并行的方式來(lái)執(zhí)行關(guān)于本文所確定的方法描述的各種活動(dòng)。

形成本文的一部分的附圖以說(shuō)明而非限制的方式示出可實(shí)施主題的具體實(shí)施方式。所示的實(shí)施方式被充分詳細(xì)地描述以使本領(lǐng)域技術(shù)人員能夠?qū)嵺`本文所公開(kāi)的教導(dǎo)?？梢允褂闷渌鼘?shí)施方式并且可以由其推導(dǎo)出其它實(shí)施方式，使得可以在不脫離本公開(kāi)內(nèi)容的范圍的情況下進(jìn)行結(jié)構(gòu)和邏輯替換和改變。因此，具體實(shí)施方式不應(yīng)被認(rèn)為是限制性的并且各種實(shí)施方式的范圍僅由所附權(quán)利要求書(shū)以及這些權(quán)利要求有權(quán)享有的全范圍的等同物來(lái)限定。

如果實(shí)際上披露多于一個(gè)，僅為了方便起見(jiàn)，本發(fā)明主題的這樣的實(shí)施方式在本文中可以單獨(dú)地或統(tǒng)稱(chēng)為術(shù)語(yǔ)“發(fā)明”，并且不意將本申請(qǐng)的范圍主動(dòng)限制為任何單個(gè)發(fā)明或發(fā)明構(gòu)思。因此，盡管本文說(shuō)明和描述了具體實(shí)施方式，但是計(jì)算以實(shí)現(xiàn)相同目的的任何布置可以被所示的具體實(shí)施方式代替。本公開(kāi)內(nèi)容旨在涵蓋各種實(shí)施方式的任何及所有修改或變型。在查看上面的描述時(shí)，本文中未具體描述的上述實(shí)施方式的組合和其它實(shí)施方式對(duì)本領(lǐng)域技術(shù)人員而言是明顯的。

提供本公開(kāi)內(nèi)容的摘要以符合37c.f.r.§1.72(b)，要求摘要使得讀者能夠快速地確定本技術(shù)公開(kāi)的性質(zhì)。應(yīng)當(dāng)理解提交的摘要不用來(lái)解釋或限制權(quán)利要求的范圍或含義。在前面的詳細(xì)描述中，為了精簡(jiǎn)本公開(kāi)內(nèi)容的目的，各種特征在單個(gè)實(shí)施方式中組合在一起。這種公開(kāi)方法不應(yīng)被理解為需要比每個(gè)權(quán)利要求中明確闡述的特征更多的特征。而是，可以以少于所公開(kāi)的單個(gè)實(shí)施方式的所有特征來(lái)建立發(fā)明主題。因此，所附權(quán)利要求由此被結(jié)合到具體實(shí)施方式中，其中每個(gè)權(quán)利要求獨(dú)立地作為單獨(dú)的實(shí)施方式。