本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制作方法、電子裝置。

背景技術(shù)：

隨著半導(dǎo)體制程技術(shù)的發(fā)展，在存儲(chǔ)裝置方面已開(kāi)發(fā)出存取速度較快的快閃存儲(chǔ)器(flashmemory)?？扉W存儲(chǔ)器具有可多次進(jìn)行信息的存入、讀取和擦除等動(dòng)作，且存入的信息在斷電后也不會(huì)消失的特性，因此，快閃存儲(chǔ)器已成為個(gè)人電腦和電子設(shè)備所廣泛采用的一種非易失性存儲(chǔ)器。

圖1示出一種常規(guī)的快閃存儲(chǔ)器的結(jié)構(gòu)示意圖。如圖1所示，該快閃存儲(chǔ)器包括襯底100，淺溝槽隔離(sti)101，隧穿氧化層102、浮柵103、ono(氧化物氮化物氧化層疊層)層104及控制柵105?？扉W存儲(chǔ)器的柵耦合系數(shù)是一個(gè)較為重要的參數(shù)，對(duì)于快閃存儲(chǔ)器而言，耦合率越大，操作快閃存儲(chǔ)器所需要的工作電壓越低，讀取以及擦除的速率越高，且快閃存儲(chǔ)器的功耗越低。柵耦合系數(shù)(couplingratio)主要取決于控制柵105和浮柵103之間的電容，電容越大，柵耦合系數(shù)越大，反之亦然。而控制柵105和浮柵103之間的電容大小，主要取決于控制柵105和浮柵103之間的接觸面積以及控制柵105和浮柵103之間介電層的介電常數(shù)，隨著高介電常數(shù)的介電層的逐步使用，如何優(yōu)化控制柵105和浮柵103之間的接觸面積成為提供快閃存儲(chǔ)器柵耦合系數(shù)的一個(gè)主要方法。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要 試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提出一種半導(dǎo)體器件的制造方法，可以提高快閃存儲(chǔ)器的柵耦合系數(shù)，進(jìn)而提高快閃存儲(chǔ)器的性能，并降低快閃存儲(chǔ)器的功耗。

為了克服目前存在的問(wèn)題，本發(fā)明一方面提供一種半導(dǎo)體器件的制作方法，該方法包括：步驟s1：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)包括位于所述半導(dǎo)體襯底溝槽中的部分以及位于所述半導(dǎo)體襯底之上的部分，在所述隔離結(jié)構(gòu)位于所述半導(dǎo)體襯底之上的部分的兩個(gè)側(cè)壁上形成有凹槽；步驟s2：在所述半導(dǎo)體襯底上形成隧穿介電層和浮柵，所述浮柵包括位于所述隧穿介電層之上的部分和位于所述凹槽中的部分；步驟s3：去除所述隔離結(jié)構(gòu)位于所述半導(dǎo)體襯底之上的部分；步驟s4：形成覆蓋所述浮柵和半導(dǎo)體襯底的柵極介電層以及位于所述柵極介電層之上的控制柵。

進(jìn)一步地，所述步驟s1包括：步驟s10：在所述半導(dǎo)體襯底上形成具有開(kāi)口的掩膜層，以所述掩膜層為掩膜刻蝕所述半導(dǎo)體襯底形成溝槽，填充所述溝槽形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)包括位于所述半導(dǎo)體襯底溝槽中的部分以及位于所述半導(dǎo)體襯底之上的部分，且所述隔離結(jié)構(gòu)的高度低于所述掩膜層的高度；步驟s11：在所述開(kāi)口中，在所述隔離結(jié)構(gòu)上形成犧牲材料層，所述犧牲材料層的高度低于所述掩膜層的高度；步驟s12：在所述開(kāi)口兩側(cè)的側(cè)壁上形成側(cè)墻，并以所述側(cè)墻為掩膜刻蝕所述犧牲材料層，以去除所述犧牲材料層位于所述開(kāi)口中間區(qū)域的部分；步驟s13：以隔離材料填充所述開(kāi)口，形成高度和所述掩膜層一致的隔離結(jié)構(gòu)；步驟s14：去除所述掩膜層和剩余的犧牲材料層，以在所述隔離結(jié)構(gòu)位于所述半導(dǎo)體襯底之上的部分的兩個(gè)側(cè)壁上形成凹槽。

進(jìn)一步地，所述步驟s10包括：在所述半導(dǎo)體襯底上形成具有開(kāi)口的掩膜層，以所述掩膜層為掩膜刻蝕所述半導(dǎo)體襯底形成溝槽，填充所述溝槽形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)包括位于所述半導(dǎo)體襯底溝槽中的部分以及位于所述半導(dǎo)體之上的部分；平坦化所述隔離結(jié)構(gòu)， 以使所述隔離結(jié)構(gòu)的高度與所述掩膜層的高度一致；去除一部分所述隔離結(jié)構(gòu)以使所述隔離結(jié)構(gòu)的高度低于所述掩膜層。

進(jìn)一步地，所述步驟s11包括：在所述開(kāi)口中，在所述隔離結(jié)構(gòu)上形成犧牲材料層；平坦化所述犧牲材料層，以使所述犧牲材料層的高度與所述掩膜層的高度的一致；去除一部分所述犧牲層材料，以使所述犧牲材料層的高度低于所述掩膜層的高度。

進(jìn)一步地，所述步驟s12包括：在所述犧牲材料層和掩膜層上形成側(cè)墻材料層；蝕刻所述側(cè)墻材料層以在所述開(kāi)口兩側(cè)的側(cè)壁上形成側(cè)墻；以所述側(cè)墻為掩膜刻蝕所述犧牲材料層，以去除所述犧牲材料層位于所述開(kāi)口中間區(qū)域的部分。

本發(fā)明的半導(dǎo)體器件的制造方法，通過(guò)形成十字形的浮柵，增大了控制柵和浮柵之間的接觸面積，從而增大了控制柵和浮柵之間的電容，因而使得器件的柵耦合系數(shù)增大，進(jìn)而提高了器件的性能并降低了器件的功耗。

本發(fā)明另一方面提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括：半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成有隔離結(jié)構(gòu)，在所述半導(dǎo)體襯底上形成有隧穿介電層，在所述隧穿介電層之上形成有浮柵、以及位于所述浮柵之上的柵極介電層和控制柵，其中所述浮柵的剖面呈“十字”形。

本發(fā)明提出的半導(dǎo)體器件具有更高的柵耦合系數(shù)，因而性能更好，且功耗更低。

本發(fā)明再一方面提供一種電子裝置，其包括一種半導(dǎo)體器件以及與所述半導(dǎo)體器件相連接的電子組件，所述半導(dǎo)體器件包括：半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成有隔離結(jié)構(gòu)，在所述半導(dǎo)體襯底上形成有隧穿介電層，在所述隧穿介電層之上形成有浮柵、以及位于所述浮柵之上的柵極介電層和控制柵，其中所述浮柵的剖面呈“十字”形。

本發(fā)明提出的電子裝置，由于具有上述半導(dǎo)體器件，因而具有類似的優(yōu)點(diǎn)。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附 圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。

附圖中：

圖1示出了一種常規(guī)快閃存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖2示出了根據(jù)本發(fā)明的半導(dǎo)體器件的制作方法的步驟流程圖；

圖3a～圖3l示出了根據(jù)本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制作方法依次實(shí)施各步驟所獲得半導(dǎo)體器件的剖面示意圖；

圖4示出了根據(jù)本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制作方法的步驟流程圖；

圖5示出了根據(jù)本發(fā)明一實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)示意圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在…上”、“與…相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語(yǔ)例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語(yǔ)“在…下面”和“在…下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書(shū)中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

如前所述，為了提高快閃存儲(chǔ)器的耦合系數(shù)，進(jìn)而提高快閃存儲(chǔ)器的性能，并降低其功耗，本發(fā)明提供一種半導(dǎo)體器件的制造方法，用于制作快閃存儲(chǔ)器，如圖2所示，該方法包括：步驟201：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)包括位于所述半導(dǎo)體襯底溝槽中的部分以及位于所述半導(dǎo)體襯底之上的部分，在所述隔離結(jié)構(gòu)位于所述半導(dǎo)體襯底之上的部分的兩個(gè)側(cè)壁上形成有凹槽；步驟202：在所述半導(dǎo)體襯底上形成隧穿介電層和浮柵，所述浮柵包括位于所述隧穿介電層之上的部分和位于所述凹槽中的部分；步驟s203：去除所述隔離結(jié)構(gòu)位于所述半導(dǎo)體襯底之上的部分；步驟s204：形成覆蓋所述浮柵和半導(dǎo)體襯底的柵極介電層以及位于所述柵極介電層之上控制柵。

本發(fā)明的半導(dǎo)體器件的制造方法，通過(guò)形成十字形的浮柵，增大了控制柵和浮柵之間的接觸面積，從而增大了控制柵和浮柵之間的電容，因而使得器件的柵耦合系數(shù)增大，進(jìn)而提高了器件的性能并降低了器件的功耗。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)及步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

下面將參照?qǐng)D3a～圖3l以及圖4對(duì)本發(fā)明一實(shí)施方式的半導(dǎo)體器件的制作方法做詳細(xì)描述。

首先，執(zhí)行步驟401：在所述半導(dǎo)體襯底上300形成具有開(kāi)口的掩膜層，以所述掩膜層為掩膜刻蝕所述半導(dǎo)體襯底300形成溝槽，填充所述溝槽形成隔離結(jié)構(gòu)303，所述隔離結(jié)構(gòu)包括位于所述半導(dǎo)體襯底溝槽中的部分以及位于所述半導(dǎo)體之上的部分，且所述隔離結(jié)構(gòu)303的高度與所述掩膜層的高度一致，所形成的結(jié)構(gòu)如圖3a所示。

其中，半導(dǎo)體襯底300可以是以下所提到的材料中的至少一種：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半導(dǎo)體，還包括這些半導(dǎo)體構(gòu)成的多層結(jié)構(gòu)等或者為絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底300的構(gòu)成材料選用單晶硅。

隔離結(jié)構(gòu)303，比如為sti(淺溝槽隔離結(jié)構(gòu))通過(guò)本領(lǐng)域常用方法形成，示例性性，隔離結(jié)構(gòu)303的形成包括下述步驟：在所述半導(dǎo)體襯底300上墊底氧化層301，所述墊底氧化層301示例性地為二氧化硅層，其通過(guò)熱氧化法形成，厚度為作為后續(xù)氮化硅層的應(yīng)力緩沖層；在所述墊底氧化層301上形成氮化硅層302作為所述掩膜層，所述氮化硅層302通過(guò)cvd方法形成，厚度為在后續(xù)sti隔離材料填充中保護(hù)有源區(qū)，并可作為后續(xù)cmp的阻擋層；刻蝕所述墊底氧化層(padoxide)301和氮化硅層302，即通過(guò)光刻技術(shù)圖形化有源區(qū)，并通過(guò)合適的諸如干法刻蝕或濕法刻蝕的方法刻蝕所述墊底氧化層301和氮化硅層302形成所述開(kāi)口，然后以所述墊底氧化層301和氮化硅層302為掩膜刻蝕半導(dǎo)體襯底300形成溝槽；在所述溝槽的側(cè)壁和底部上形成阻擋氧化層(未示出)，用于防止后續(xù)sti隔離材料填填充中對(duì)半導(dǎo)體襯底300的污染；在所述溝槽 中填充隔離材料，比如硅的氧化物以形成槽隔離結(jié)構(gòu)。

進(jìn)一步地，在本實(shí)施例中，所述隔離材料不僅填充所述半導(dǎo)體襯底300中的溝槽，而且還填充所述墊底氧化層301和氮化硅層302中的開(kāi)口，因而所形成隔離結(jié)構(gòu)303包括位于所述半導(dǎo)體襯底溝槽中的部分以及位于所述半導(dǎo)體之上的部分。

可以理解的是，在填充隔離材料時(shí)，不可避免會(huì)在所述氮化層302的表面之上也形成隔離材料，因而當(dāng)填充完隔離材料之后，可以通過(guò)諸如cmp(化學(xué)機(jī)械研磨)、機(jī)械研磨等平坦化方法去除隔離材料高于氮化層302的部分，以使得且所述隔離結(jié)構(gòu)303的高度與所述掩膜層(氮化硅層302)的高度一致。

接著，執(zhí)行步驟402，去除一部分所述隔離結(jié)構(gòu)303以使所述隔離結(jié)構(gòu)303的高度低于所述掩膜層，所形成的結(jié)構(gòu)如圖3b所示。

示例性，在本實(shí)施例中，通過(guò)回蝕刻(etchback)去除一部分所述隔離結(jié)構(gòu)303，以使所述隔離結(jié)構(gòu)303的高度低于氮化硅層302。所述回蝕刻工藝可以為濕法蝕刻工藝或干法蝕刻工藝，干法蝕刻工藝包括但不限于：反應(yīng)離子蝕刻(rie)、離子束蝕刻、等離子體蝕刻或者激光切割。示例性，在本實(shí)施中，通過(guò)濕法刻蝕工藝，比如合適濃度的氫氟酸來(lái)執(zhí)行所述回蝕刻以去除一部分隔離結(jié)構(gòu)。

接著，執(zhí)行步驟403，在所述開(kāi)口中，在所述隔離結(jié)構(gòu)303上形成犧牲材料層304，所述犧牲材料層304的高度低于所述掩膜層的高度，所形成的結(jié)構(gòu)如圖3d所示。

示例性地，在本實(shí)施例中，犧牲材料層304通過(guò)下述步驟形成：

如圖3c所示，在所述開(kāi)口中，在所述隔離結(jié)構(gòu)303上形成犧牲材料層304，所述犧牲材料層304的高度與所氮化硅層302的高度一致。示例性地，在本實(shí)施例中，犧牲材料層304為多晶硅層，其可以通過(guò)本領(lǐng)域常用的pvd、cvd、ald等方法形成。然而，應(yīng)當(dāng)明白的是，犧牲材料層304并不局限于多晶硅，而是可根據(jù)需要選用其他合適材料。

可以理解的是，在形成犧牲材料層304時(shí)，不可避免會(huì)在所述氮 化層302的表面之上也形成犧牲材料層，因而沉積完?duì)奚牧蠈又?，可以通過(guò)諸如cmp(化學(xué)機(jī)械研磨)、機(jī)械研磨等平坦化方法去除犧牲材料層高于氮化層302的部分，以使得且所述犧牲材料層304的高度與所述掩膜層(氮化硅層302)的高度一致。

然后，如圖3d所示，去除一部分犧牲材料層304，以使?fàn)奚牧蠈?04的高度低于第一掩膜層(氮化硅層302)的高度。示例性地，可以通過(guò)回蝕刻去除犧牲材料層304，所述回蝕刻工藝可以為濕法蝕刻工藝或干法蝕刻工藝，干法蝕刻工藝包括但不限于：反應(yīng)離子蝕刻(rie)、離子束蝕刻、等離子體蝕刻或者激光切割。所述干法蝕刻的源氣體可以包括cf4、chf3或其他碳氟化合物氣體。

示例性，在本實(shí)施中，采用干法刻蝕工藝對(duì)隔離結(jié)構(gòu)303執(zhí)行回蝕刻，且作為示例，在本實(shí)施例中，所述蝕刻為干法蝕刻，所述干法蝕刻的工藝參數(shù)包括：蝕刻氣體包含cf4、chf3等氣體，其流量分別為50sccm～500sccm、10sccm～100sccm，壓力為2mtorr～50mtorr，其中，sccm代表立方厘米/分鐘，mtorr代表毫毫米汞柱。

接著，執(zhí)行步驟404，在所述開(kāi)口的兩側(cè)的側(cè)壁上形成側(cè)墻306，所形成的結(jié)構(gòu)如圖3f所示。

示例性，在本實(shí)施例中，側(cè)墻306的通過(guò)下述步驟形成：

首選，如圖3e所示，在所述述犧牲材料層304和氮化硅層302上形成一定厚度的側(cè)墻材料層305，示例性地，側(cè)墻材料層采用二氧化硅，其可以通過(guò)pvd、cvd、ald以及熱氧化法等方法形成。示例性地，在本實(shí)施例中，側(cè)墻材料層305通過(guò)cvd方法形成。

然后，如圖3f所示，蝕刻所述側(cè)墻材料層305以在所述開(kāi)口的兩側(cè)的側(cè)壁上形成側(cè)墻306。蝕刻方法可以采用合適的干法蝕刻，比如反應(yīng)離子蝕刻(rie)、離子束蝕刻、等離子體蝕刻或者激光切割。

接著，執(zhí)行步驟405，以所述側(cè)墻306為掩膜刻蝕所述犧牲材料層304，以去除所述犧牲材料層304位于所述開(kāi)口中間區(qū)域的部分，所形成的結(jié)構(gòu)如圖3g所示。

示例性地，如圖3g所示，以側(cè)墻306為掩膜，以隔離結(jié)構(gòu)303 作為停止層，通過(guò)合適的干法刻蝕工藝去除犧牲材料層304位于所述開(kāi)口中間區(qū)域的部分，并保留位于開(kāi)口兩側(cè)的部分，即位于側(cè)墻306之下的部分。

接著，執(zhí)行步驟406，以隔離材料填充所述開(kāi)口，形成高度和所述掩膜層一致的隔離結(jié)構(gòu)，所形成的結(jié)構(gòu)如圖3h所示。

示例性地，如圖3h所示，通過(guò)在開(kāi)口中沉積隔離材料，比如二氧化硅，其可以通過(guò)pvd、cvd、ald方法形成，來(lái)填充所述開(kāi)口，以使隔離結(jié)構(gòu)303的高于與氮化層302的高度一致。

可以理解的是，在向所述開(kāi)口中填充隔離材料時(shí)，不可避免會(huì)在開(kāi)口外部或氮化硅302之上也形成隔離材料，因而當(dāng)填充完畢之后，可以通過(guò)諸如cmp等平坦化所述隔離材料，以隔離結(jié)構(gòu)303的高于與氮化層302的高度一致。

接著，執(zhí)行步驟407，去除所述掩膜層和剩余的犧牲材料層304，以在所述隔離結(jié)構(gòu)303位于所述半導(dǎo)體襯底300之上的部分的兩個(gè)側(cè)壁上形成凹槽307，所形成的結(jié)構(gòu)如圖3i所示。

示例性地，在本實(shí)施例中通過(guò)濕法刻蝕工藝去除氮化硅層302和犧牲材料層304。具體地，可以首先通過(guò)合適濃度的磷酸去除淡化硅層302，然后通過(guò)合適濃度的硝酸和氫氟酸混合液去除犧牲材料層304，以在所述隔離結(jié)構(gòu)303位于所述半導(dǎo)體襯底300之上的部分的兩個(gè)側(cè)壁上形成凹槽307。

接著，執(zhí)行步驟408，在所述半導(dǎo)體襯底300之上形成隧穿介電層308和浮柵309，所述浮柵包括位于隧穿介電層308之上的部分和位于所述凹槽307之中的部分，所形成的結(jié)構(gòu)如圖3j所示。

示例性，在本實(shí)施例中，具體地，首先通過(guò)干法刻蝕或濕法刻蝕去除墊氧化層301，然后通過(guò)pvd、cvd、ald或熱氧化法在半導(dǎo)體襯底300上形成隧穿介電層308。示例性，在本實(shí)施例中，隧穿介電層308為二氧化硅。然后，在隧穿介電層308至少沉積浮柵材料層，比如多晶硅，形成浮柵309。在沉積浮柵材料層的過(guò)程不僅在在隧穿 介電層308之上沉積還在凹槽307中沉積，因而所形成的浮柵309包括位于隧穿介電層308之上的部分和位于所述凹槽307之中的部分。浮柵309的具體可以通過(guò)本領(lǐng)域常用的pvd、cvd、ald等方法完成，在此不再贅述。

如圖3j所示，浮柵309括位于隧穿介電層308之上的部分和位于所述凹槽307之中的部分，即浮柵309的剖面呈十字形狀。

接著，執(zhí)行步驟409，去除所述隔離結(jié)構(gòu)303位于所述半導(dǎo)體襯底300之上的部分，所形成的結(jié)構(gòu)如圖3k所示。

示例性，在本實(shí)施例中通過(guò)濕法刻蝕工藝去除隔離結(jié)構(gòu)303位于所述半導(dǎo)體襯底300之上的部分，比如通過(guò)合適濃度的氫氟酸，并通過(guò)刻蝕時(shí)間來(lái)去除隔離結(jié)構(gòu)303位于所述半導(dǎo)體襯底300之上的部分。

最后，執(zhí)行步驟410，形成覆蓋所述浮柵和半導(dǎo)體襯底的柵極介電層310以及位于所述柵極介電層310之上控制柵311，所形成的結(jié)構(gòu)如圖3l所示。

示例性，在本實(shí)施中，柵極介電層310采用ono層，即氧化物、氮化物氧化物結(jié)構(gòu)，這樣不僅具有良好的界面性能，而且具有較高的介電常數(shù)。控制柵311采用常用的多晶硅材料，柵極介電層310和控制柵311通過(guò)本領(lǐng)域常用的方法形成，在此不再贅述。

至此，完成了根據(jù)本發(fā)明實(shí)施例的方法實(shí)施的工藝步驟，可以理解的是，本實(shí)施例半導(dǎo)體器件制作方法不僅包括上述步驟，在上述步驟之前、之中或之后還可包括其他需要的步驟，比如離子摻雜，其都包括在本實(shí)施制作方法的范圍內(nèi)。

可以理解的是，本發(fā)明提出的半導(dǎo)體器件的制造方法，不僅可以用于制快速存儲(chǔ)器器件，而且可以用于制造其他類似適用于該方法的具有分離柵結(jié)構(gòu)的器件。

本實(shí)施例的半導(dǎo)體器件制造方法通過(guò)形成十字形狀的浮柵，增大了控制柵和浮柵之間的接觸面積，從而增大了控制柵和浮柵之間的電 容，因此提高了器件的柵耦合系數(shù)，進(jìn)而提高了器件的性能，并降低了器件的功耗。

實(shí)施例二

本發(fā)明還提供一種半導(dǎo)體器件，如圖5所示，該半導(dǎo)體器件包括：半導(dǎo)體襯底500，在所述半導(dǎo)體襯底500中形成有隔離結(jié)構(gòu)501，在所述半導(dǎo)體襯底500上形成有隧穿介電層502，在所述隧穿介電層502之上形成有浮柵503、以及位于所述浮柵503之上的柵極介電層504和控制柵505，其中所述浮柵503的剖面呈“十字”形。

其中半導(dǎo)體襯底500可以是以下所提到的材料中的至少一種：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半導(dǎo)體，還包括這些半導(dǎo)體構(gòu)成的多層結(jié)構(gòu)等或者為絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。半導(dǎo)體襯底上可以形成有器件，例如nmos和/或pmos等。同樣，半導(dǎo)體襯底中還可以形成有導(dǎo)電構(gòu)件，導(dǎo)電構(gòu)件可以是晶體管的柵極、源極或漏極，也可以是與晶體管電連接的金屬互連結(jié)構(gòu)，等等。此外，在半導(dǎo)體襯底中還可以形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)501為淺溝槽隔離(sti)結(jié)構(gòu)或者局部氧化硅(locos)隔離結(jié)構(gòu)作為示例。在本實(shí)施例中，半導(dǎo)體襯底500的構(gòu)成材料選用單晶硅。

進(jìn)一步地，隧穿介電層502可以采用本領(lǐng)域常用的材料，比如二氧化硅，浮柵503和和控制柵505可以采用諸如多晶硅等常用材料。而柵極介電層504則優(yōu)選地采用ono結(jié)構(gòu)，即，氧化物、氮化物、氧化物結(jié)構(gòu)，這樣既具有良好的界面性能，也具有較高的介電常數(shù)。

本實(shí)施例的半導(dǎo)體器件，由于控制柵和浮柵具有較大的接觸面積，因而柵耦合系數(shù)增大，進(jìn)而性能提高，功耗降低。

實(shí)施例三

本發(fā)明的再一個(gè)實(shí)施例提供一種電子裝置，包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連的電子組件。其中，該半導(dǎo)體器件包括：半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成有隔離結(jié)構(gòu)，在所述半導(dǎo)體襯底上 形成有隧穿介電層，在所述隧穿介電層之上形成有浮柵、以及位于所述浮柵之上的柵極介電層和控制柵，其中所述浮柵的剖面呈“十字”形。

其中半導(dǎo)體襯底可以是以下所提到的材料中的至少一種：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半導(dǎo)體，還包括這些半導(dǎo)體構(gòu)成的多層結(jié)構(gòu)等或者為絕緣體上硅(soi)、絕緣體上層疊硅(ssoi)、絕緣體上層疊鍺化硅(s-sigeoi)、絕緣體上鍺化硅(sigeoi)以及絕緣體上鍺(geoi)等。半導(dǎo)體襯底上可以形成有器件，例如nmos和/或pmos等。同樣，半導(dǎo)體襯底中還可以形成有導(dǎo)電構(gòu)件，導(dǎo)電構(gòu)件可以是晶體管的柵極、源極或漏極，也可以是與晶體管電連接的金屬互連結(jié)構(gòu)，等等。此外，在半導(dǎo)體襯底中還可以形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(sti)結(jié)構(gòu)或者局部氧化硅(locos)隔離結(jié)構(gòu)作為示例。在本實(shí)施例中，半導(dǎo)體襯底的構(gòu)成材料選用單晶硅。

進(jìn)一步地，隧穿介電層可以采用本領(lǐng)域常用的材料，比如二氧化硅，浮柵和和控制柵可以采用諸如多晶硅等常用材料。而柵極介電層則優(yōu)選地采用ono結(jié)構(gòu)，即，氧化物、氮化物、氧化物結(jié)構(gòu)，這樣既具有良好的界面性能，也具有較高的介電常數(shù)。

其中，該電子組件，可以為分立器件、集成電路等任何電子組件。

本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、vcd、dvd、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、mp3、mp4、psp等任何電子產(chǎn)品或設(shè)備，也可為任何包括該半導(dǎo)體器件的中間產(chǎn)品。

本發(fā)明實(shí)施例的電子裝置，由于所包含的半導(dǎo)體器件的控制柵和浮柵具有較大的接觸面積，因而柵耦合系數(shù)增大，進(jìn)而性能提高，功耗降低，因此該電子裝置同樣具有類似的優(yōu)點(diǎn)。

本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修 改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。