本發(fā)明涉及在高阻襯底上形成的半導(dǎo)體器件和射頻(RF)模塊，更特別地，涉及在高阻硅襯底上形成的半導(dǎo)體器件及包括該半導(dǎo)體器件的射頻模塊。

背景技術(shù)：

如射頻前端模塊(FEM)的射頻模塊可整合到各種無(wú)線裝置中，包括移動(dòng)電話、智能電話、筆記本電腦、平板電腦、掌上電腦、電子游戲裝置、多媒體系統(tǒng)等。射頻模塊可包括射頻有源器件、射頻無(wú)源器件、射頻切換器件和控制器件。

射頻切換器件通?？稍赟OI(silicon on insulator，絕緣體上硅薄膜)襯底上進(jìn)行制造以降低射頻噪聲耦合，并且射頻模塊可具有SIP/MCM(single in-line package/multi-chip module，單列直插式封裝/多芯片模塊)結(jié)構(gòu)，其包括射頻切換器件、射頻有源器件、射頻無(wú)源器件和控制器件。

然而，由于SOI襯底相對(duì)較高的價(jià)格以及SIP/MCM工藝的成本，在降低射頻前端模塊的制造成本方面是有限制的。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種在高阻襯底上形成的半導(dǎo)體器件以及包括該半導(dǎo)體器件的RF模塊。

根據(jù)所要求保護(hù)的本發(fā)明的一方面，半導(dǎo)體器件可包括高阻襯底、在高阻襯底上形成的晶體管和在高阻襯底中形成的以圍繞晶體管的深溝槽器件隔離區(qū)。

根據(jù)一些示例性實(shí)施例，半導(dǎo)體器件還可包括在深溝槽器件隔離區(qū)上形成的淺溝槽器件隔離區(qū)。

根據(jù)一些示例性實(shí)施例，晶體管可包括在高阻襯底上形成的柵結(jié)構(gòu)、分別在高阻襯底鄰近柵結(jié)構(gòu)的兩側(cè)的表面部分形成的源區(qū)和漏區(qū)，以及在源區(qū)的一側(cè)形成的高濃度雜質(zhì)區(qū)。

根據(jù)一些示例性實(shí)施例，源區(qū)可具有第二導(dǎo)電類(lèi)型，高濃度雜質(zhì)區(qū)可具有第一導(dǎo)電類(lèi)型，且源區(qū)和高濃度雜質(zhì)區(qū)可彼此電連接。

根據(jù)一些示例性實(shí)施例，高阻襯底可具有第一導(dǎo)電類(lèi)型，具有第二導(dǎo)電類(lèi)型的深阱區(qū)可形成在高阻襯底中，具有第一導(dǎo)電類(lèi)型的第一阱區(qū)可形成在深阱區(qū)上，且晶體管可形成在第一阱區(qū)上。

根據(jù)一些示例性實(shí)施例，深阱區(qū)和第一阱區(qū)可形成在深溝槽器件隔離區(qū)的內(nèi) 部，且深溝槽器件隔離區(qū)可形成得比深阱區(qū)更深。

根據(jù)一些示例性實(shí)施例，具有第一導(dǎo)電類(lèi)型的第二阱區(qū)可形成在深溝槽器件隔離區(qū)的外部，且具有第一導(dǎo)電類(lèi)型的第二高濃度雜質(zhì)區(qū)可形成在第二阱區(qū)上。

根據(jù)一些示例性實(shí)施例，深阱區(qū)可形成得比第一阱區(qū)更寬，且深溝槽器件隔離區(qū)可形成得比深阱區(qū)更深以穿過(guò)深阱區(qū)。

根據(jù)一些示例性實(shí)施例，具有第二導(dǎo)電類(lèi)型的第二阱區(qū)可形成在深溝槽器件隔離區(qū)的外部，且具有第二導(dǎo)電類(lèi)型的第二高濃度雜質(zhì)區(qū)可形成在第二阱區(qū)上。

根據(jù)一些示例性實(shí)施例，深溝槽器件隔離區(qū)可具有狹縫以將深阱區(qū)與第二阱區(qū)電連接。

根據(jù)一些示例性實(shí)施例，具有第一導(dǎo)電類(lèi)型的第三阱區(qū)可形成在第二阱區(qū)的外部。

根據(jù)一些示例性實(shí)施例，第二器件隔離區(qū)可形成為圍繞第二阱區(qū)和第二高濃度雜質(zhì)區(qū)。

根據(jù)一些示例性實(shí)施例，第二器件隔離區(qū)可包括形成為圍繞第二阱區(qū)的第二深溝槽器件隔離區(qū)，以及在第二深溝槽器件隔離區(qū)上形成的第二淺溝槽器件隔離區(qū)。

根據(jù)一些示例性實(shí)施例，具有第一導(dǎo)電類(lèi)型的第三阱區(qū)可形成在第二器件隔離區(qū)的外部。

根據(jù)所要求保護(hù)的本發(fā)明的另一方面，半導(dǎo)體器件可包括具有第一導(dǎo)電類(lèi)型的高阻襯底，形成在高阻襯底中、具有第二導(dǎo)電類(lèi)型的深阱區(qū)，形成在深阱區(qū)上、具有第一導(dǎo)電類(lèi)型的第一阱區(qū)，在第一阱區(qū)上形成的多個(gè)晶體管，以及具有環(huán)形以圍繞多個(gè)晶體管、并形成為比深阱區(qū)更深的深溝槽器件隔離區(qū)。

根據(jù)一些示例性實(shí)施例，多個(gè)晶體管可設(shè)置成多指結(jié)構(gòu)，在其中多個(gè)晶體管相互電連接。

根據(jù)一些示例性實(shí)施例，具有第一導(dǎo)電類(lèi)型的高濃度雜質(zhì)區(qū)可形成在多個(gè)晶體管中設(shè)置為彼此相鄰的晶體管的源區(qū)之間，且高濃度雜質(zhì)區(qū)和相鄰晶體管的源區(qū)可彼此電連接。

根據(jù)一些示例性實(shí)施例，具有第二導(dǎo)電類(lèi)型的第二阱區(qū)可形成在深溝槽器件隔離區(qū)的外部，具有第二導(dǎo)電類(lèi)型的第二高濃度雜質(zhì)區(qū)可形成在第二阱區(qū)上，且深溝槽器件隔離區(qū)可具有狹縫以將深阱區(qū)與第二阱區(qū)電連接。

根據(jù)一些示例性實(shí)施例，第二深溝槽器件隔離區(qū)可形成在第二阱區(qū)的外部，具有第一導(dǎo)電類(lèi)型的第三阱區(qū)可形成在第二深溝槽器件隔離區(qū)的外部，且具有第一導(dǎo)電類(lèi)型的第三高濃度雜質(zhì)區(qū)可形成在第三阱區(qū)上。

根據(jù)所要求保護(hù)的本發(fā)明的又另一方面，RF模塊可包括在高阻襯底上形成的RF切換器件、在高阻襯底上形成的RF有源器件、在高阻襯底上形成的RF無(wú)源器件以及在高阻襯底上形成的控制器件。特別地，RF切換器件和RF有源器件中的 至少一個(gè)可包括在高阻襯底上形成的晶體管和在高阻襯底中形成的以圍繞晶體管的深溝槽器件隔離區(qū)。

本發(fā)明的以上概述并不旨在描述本發(fā)明示出的每個(gè)實(shí)施例或每個(gè)實(shí)施方式。下面的具體實(shí)施方式和權(quán)利要求更詳細(xì)地舉例說(shuō)明了這些實(shí)施例。

附圖說(shuō)明

根據(jù)以下說(shuō)明，結(jié)合附圖，可更詳細(xì)地理解示例性實(shí)施例，其中：

圖1為根據(jù)所要求保護(hù)的本發(fā)明的第一示例性實(shí)施例的半導(dǎo)體器件的剖面圖；

圖2為根據(jù)所要求保護(hù)的本發(fā)明的第二示例性實(shí)施例的半導(dǎo)體器件的平面圖；

圖3為沿圖2中所示的線Ⅲ-Ⅲ’的剖面圖；

圖4為沿圖2中所示的線Ⅳ-Ⅳ′的剖面圖；

圖5為根據(jù)所要求保護(hù)的本發(fā)明的第三示例性實(shí)施例的半導(dǎo)體器件的平面圖；

圖6為沿圖5中所示的線Ⅵ-Ⅵ′的剖面圖；

圖7為沿圖5中所示的線Ⅶ-Ⅶ′的剖面圖；

圖8為根據(jù)所要求保護(hù)的本發(fā)明的第四示例性實(shí)施例的半導(dǎo)體器件的剖面圖；

圖9為根據(jù)所要求保護(hù)的本發(fā)明的第五示例性實(shí)施例的半導(dǎo)體器件的剖面圖；

圖10為根據(jù)所要求保護(hù)的本發(fā)明的第六示例性實(shí)施例的半導(dǎo)體器件的剖面圖；和

圖11為在高阻襯底上形成的射頻模塊的示意圖。

雖然實(shí)施例可作出各種改型和替代形式，其細(xì)節(jié)已經(jīng)由附圖中的實(shí)例示出并將詳細(xì)描述。然而，應(yīng)理解，本發(fā)明并不旨在將本發(fā)明限制為所述的特定實(shí)施例。相反地，本發(fā)明旨在涵蓋落入所附權(quán)利要求限定的本發(fā)明的實(shí)質(zhì)和范圍內(nèi)的所有改型、等同物和替代方案。

具體實(shí)施方式

以下，參照附圖更詳細(xì)地描述具體實(shí)施例。然而，所要求保護(hù)的本發(fā)明可以不同方式實(shí)施，并且不應(yīng)解釋為局限于本文提出的實(shí)施例。

如本申請(qǐng)中使用的明確定義，當(dāng)提及層、薄膜、區(qū)域或板在另一個(gè)“上面”時(shí)，其可直接在另一個(gè)的上面，或者也可以存在一個(gè)或多個(gè)居于中間的層、薄膜、區(qū)域或板。與此不同地，也應(yīng)當(dāng)了解，當(dāng)提及層、薄膜、區(qū)域或板直接在另一個(gè)“上面”時(shí)，其直接在另一個(gè)的上面，并且不存在一個(gè)或多個(gè)居于中間的層、薄膜、區(qū)域或板。而且，盡管如第一、第二和第三的術(shù)語(yǔ)在所要求保護(hù)的本發(fā)明的各種實(shí)施例中用來(lái)描述各種組件、成分、區(qū)域和層，但并不僅限于這些術(shù)語(yǔ)。

此外，僅為了便于描述，元件可被稱(chēng)為在另一個(gè)“之上”或“之下”。應(yīng)理解，這種描述是指圖中所描述的取向，并且在各種使用和替代實(shí)施例中，這些元件可在 替代布局和構(gòu)造中旋轉(zhuǎn)或調(diào)換。

在以下描述中，技術(shù)術(shù)語(yǔ)僅用于解釋具體實(shí)施例，而并不限制所要求保護(hù)的本發(fā)明的范圍。除非本文另有定義，本文中所使用的所有術(shù)語(yǔ)，包括技術(shù)或科學(xué)術(shù)語(yǔ)，可具有本領(lǐng)域技術(shù)人員通常所理解的相同的含義。

參照所要求保護(hù)的本發(fā)明的一些實(shí)施例的示意圖描述描繪的實(shí)施例。于是，圖中的形狀變化，例如，制造技術(shù)的變化和/或容許誤差是可充分預(yù)期的。于是，所要求保護(hù)的本發(fā)明的實(shí)施例并不描述成局限于用圖所描述的區(qū)域的特定形狀，包括形狀上的偏差，并且，用圖描述的區(qū)域完全是示意性的，它們的形狀并不代表準(zhǔn)確的形狀，也不限制所要求保護(hù)的本發(fā)明的范圍。

參照?qǐng)D1，其示出了根據(jù)一實(shí)施例的半導(dǎo)體器件100的剖面圖。在實(shí)施例中，半導(dǎo)體器件100可用來(lái)制造RF模塊，如RF前端模塊。RF前端模塊可整合到各種無(wú)線裝置中，包括移動(dòng)電話、智能電話、筆記本電腦、平板電腦、掌上電腦、電子游戲裝置、多媒體系統(tǒng)等。半導(dǎo)體器件100可用作RF切換器件或RF有源器件，如RF前端模塊的功率放大器。

在實(shí)施例中，半導(dǎo)體器件100可包括在高阻襯底102上形成的晶體管110，如場(chǎng)效應(yīng)晶體管(FET)。高阻襯底102可由硅(Si)制成并具有第一導(dǎo)電類(lèi)型，例如P型。

例如，高阻襯底102可輕微摻雜有P型雜質(zhì)，例如，硼、銦或其組合，并可具有高于約100ohm·cm的相對(duì)較高的電阻率。特別地，高阻襯底102可具有約1,000ohm·cm至約20,000ohm·cm的高電阻率。

如圖1所示，單個(gè)晶體管110形成在高阻襯底102上，然而，應(yīng)注意，在其他實(shí)施例中，多個(gè)晶體管可形成在高阻襯底102的有源區(qū)上。

在實(shí)施例中，半導(dǎo)體器件100可包括配置成圍繞晶體管110的器件隔離區(qū)120。特別地，器件隔離區(qū)120可具有環(huán)形以圍繞晶體管110，并包括深溝槽器件隔離(DTI)區(qū)122和可形成在DTI區(qū)122上的淺溝槽器件隔離(STI)區(qū)124。

DTI區(qū)122的深度可大于約5μm。特別地，DTI區(qū)122的深度可在約5μm至約10μm的范圍。DTI區(qū)122可用來(lái)減少RF噪聲耦合并改善鄰近半導(dǎo)體器件100的RF無(wú)源器件的電特性。

為了形成DTI區(qū)122，深溝槽可通過(guò)深反應(yīng)離子刻蝕(DRIE)工藝形成，氧化物襯里(未示出)可通過(guò)熱氧化工藝在深溝槽的內(nèi)表面上形成。隨后，深溝槽可填充有未摻雜的多晶硅，從而形成DTI區(qū)122。在一些實(shí)施例中，淺溝槽可在高阻襯底102的表面部分形成，隨后可填充有氧化硅，從而形成STI區(qū)124。

晶體管110可包括在高阻襯底102上形成的柵結(jié)構(gòu)112，以及分別在高阻襯底102鄰近柵結(jié)構(gòu)112的兩側(cè)的表面部分形成的源區(qū)114和漏區(qū)116。源區(qū)114和漏區(qū)116可摻雜有具有第二導(dǎo)電類(lèi)型的雜質(zhì)。例如，源區(qū)114和漏區(qū)116可摻雜有N 型雜質(zhì)，如磷、砷或其組合。柵結(jié)構(gòu)112可包括在高阻襯底102上形成的柵絕緣層、在柵絕緣層上形成的柵極以及在柵極的側(cè)表面形成的間隔器。

具有第一導(dǎo)電類(lèi)型(即P型)的第一阱區(qū)132可形成在晶體管110的下方，具有第二導(dǎo)電類(lèi)型(即N型)的深阱區(qū)130可形成在第一阱區(qū)132的下方。例如，深N型阱(DNW)區(qū)130可形成在高阻襯底102中，第一P型阱(PW)區(qū)132可形成在DNW區(qū)130上。晶體管110可在第一PW區(qū)132上形成。

特別地，在一些實(shí)施例中，DNW區(qū)130和第一PW區(qū)132可形成在DTI區(qū)122的內(nèi)部。DTI區(qū)122可形成為比DNW區(qū)130更深。因此，半導(dǎo)體器件100的RF噪聲耦合可充分地減少，且鄰近半導(dǎo)體器件100的RF無(wú)源器件的電特性可通過(guò)DTI區(qū)122充分改善。進(jìn)一步地，DNW區(qū)130和高阻襯底102之間的結(jié)電容可充分地減少。

在一個(gè)實(shí)施例中，具有第一導(dǎo)電類(lèi)型(即P型)的高濃度雜質(zhì)區(qū)140可形成在源區(qū)114的一側(cè)，其可用作襯底凸出部(tab)或阱凸出部。高濃度雜質(zhì)區(qū)140可與源區(qū)114電連接。高濃度雜質(zhì)區(qū)140可用來(lái)改善源極接觸并減少半導(dǎo)體器件100的壓降。

如描述的，除了第一PW區(qū)132外，具有第一導(dǎo)電類(lèi)型的第二阱區(qū)，例如，第二P型阱(PW)區(qū)134可形成在器件隔離區(qū)120的外部，具有第一導(dǎo)電類(lèi)型(即P型)的第二高濃度雜質(zhì)區(qū)142可形成在第二PW區(qū)134上。第二高濃度雜質(zhì)區(qū)142可用來(lái)施加PW偏置電壓至高阻襯底102。

現(xiàn)在參照?qǐng)D2-4，其示出了根據(jù)一實(shí)施例的半導(dǎo)體器件200的各種視圖。在圖2中，示出了半導(dǎo)體器件200的平面圖，而在圖3和4中示出了剖面圖。特別地，圖3為沿圖2中所示的線Ⅲ-Ⅲ′的剖面圖，圖4為沿圖2中所示的線Ⅳ-Ⅳ′的剖面圖。

如圖2至4所示，半導(dǎo)體器件200可包括在高阻襯底202上形成的多個(gè)晶體管210。DNW區(qū)230可形成在高阻襯底202中，第一PW區(qū)232可形成在DNW區(qū)230上。

晶體管210可在第一PW區(qū)232上形成。晶體管210中的每一個(gè)可包括形成在第一PW區(qū)232上的柵結(jié)構(gòu)212，以及分別在第一PW區(qū)232鄰近柵結(jié)構(gòu)212的兩側(cè)的表面部分形成的源區(qū)214和漏區(qū)216，且P型高濃度雜質(zhì)區(qū)240可形成在源區(qū)214的一側(cè)。柵結(jié)構(gòu)212可包括在第一PW區(qū)232上形成的柵絕緣層、在柵絕緣層上形成的柵極以及在柵極的側(cè)表面形成的間隔器。

在一些實(shí)施例中，半導(dǎo)體器件200可包括配置成圍繞有源區(qū)的器件隔離區(qū)220，晶體管210在有源區(qū)上形成。器件隔離區(qū)220可包括形成得比DNW區(qū)230更深的DTI區(qū)222以及在DTI區(qū)222上形成的STI區(qū)224。

N型阱(NW)區(qū)234可形成在器件隔離區(qū)220的外部，N型高濃度雜質(zhì)區(qū)242 可形成在NW區(qū)234上。

例如，在一些實(shí)施例中，第一PW區(qū)232可形成在器件隔離區(qū)220的內(nèi)部，且DNW區(qū)230可形成為比第一PW區(qū)232更寬。DTI區(qū)222可穿過(guò)DNW區(qū)230，并比DNW區(qū)230延伸地更深。NW區(qū)234可形成在DNW區(qū)230的邊緣部分上。

在一些實(shí)施例中，NW區(qū)234可與DNW區(qū)230的邊緣部分電連接，且DTI區(qū)222可具有狹縫226以將DNW區(qū)230與NW區(qū)234電連接。狹縫226可用來(lái)通過(guò)N型高濃度雜質(zhì)區(qū)242和NW區(qū)234向DNW區(qū)230施加NW偏置電壓或反向偏置電壓。例如，狹縫226的寬度可在約1μm至約2μm的范圍。

這樣，在第一PW區(qū)232與DNW區(qū)230之間的耗盡區(qū)和在DNW區(qū)230與高阻襯底202之間的耗盡區(qū)可延伸，且在第一PW區(qū)232與DNW區(qū)230之間的結(jié)電容和在DNW區(qū)230與高阻襯底202之間的結(jié)電容可充分地減少。結(jié)果，半導(dǎo)體器件200的RF噪聲耦合和通過(guò)高阻襯底202的漏電流可充分地減少。

在一些實(shí)施例中，第二PW區(qū)236可形成在NW區(qū)234的外部，且第二P型高濃度雜質(zhì)區(qū)244可形成在第二PW區(qū)236上。第二P型高濃度雜質(zhì)區(qū)244可用來(lái)向高阻襯底202施加PW偏置電壓，且第二PW區(qū)236可用來(lái)減少或防止耗盡區(qū)在NW區(qū)234與高阻襯底202之間延伸。在其他實(shí)施例中，第二STI區(qū)250可形成在N型高濃度雜質(zhì)區(qū)242與第二P型高濃度雜質(zhì)區(qū)244之間。

參照?qǐng)D5-7，其示出了根據(jù)一實(shí)施例的半導(dǎo)體器件300的各種視圖。在圖5中，示出了半導(dǎo)體器件300的平面圖，而在圖6和7中示出了半導(dǎo)體器件300的剖面圖。特別地，圖6為沿圖5中所示的線Ⅵ-Ⅵ′的剖面圖，圖7為沿圖5中所示的線Ⅶ-Ⅶ′的剖面圖。

如圖5-7所示，半導(dǎo)體器件300可包括在高阻襯底302上形成的多個(gè)晶體管310。DNW區(qū)330可形成在高阻襯底302中，第一PW區(qū)332可形成在DNW區(qū)330上。

晶體管310可在第一PW區(qū)332上形成。晶體管310中的每一個(gè)可包括形成在第一PW區(qū)332上的柵結(jié)構(gòu)312，以及分別在第一PW區(qū)332鄰近柵結(jié)構(gòu)312的兩側(cè)的表面部分形成的源區(qū)314和漏區(qū)316，P型高濃度雜質(zhì)區(qū)340可形成在源區(qū)314的一側(cè)。柵結(jié)構(gòu)312可包括在第一PW區(qū)332上形成的柵絕緣層、在柵絕緣層上形成的柵極以及在柵極的側(cè)表面上形成的間隔器。

在一些實(shí)施例中，半導(dǎo)體器件300可包括配置成圍繞有源區(qū)的第一器件隔離區(qū)320，晶體管310在有源區(qū)上形成。第一器件隔離區(qū)320可包括形成得比DNW區(qū)330更深的第一DTI區(qū)322以及在第一DTI區(qū)322上形成的第一STI區(qū)324。

NW區(qū)334可形成在第一器件隔離區(qū)320的外部，N型高濃度雜質(zhì)區(qū)342可形成在NW區(qū)334上。

第一PW區(qū)332可形成在第一器件隔離區(qū)320的內(nèi)部，且DNW區(qū)330可形成 為比第一PW區(qū)332更寬。第一DTI區(qū)322可穿過(guò)DNW區(qū)330，并比DNW區(qū)330延伸地更深。NW區(qū)334可形成在DNW區(qū)330的邊緣部分從而具有環(huán)形。

在一些實(shí)施例中，NW區(qū)334可與DNW區(qū)330的邊緣部分電連接，第一DTI區(qū)322可具有狹縫326以將DNW區(qū)330與NW區(qū)334電連接。狹縫326可用來(lái)通過(guò)N型高濃度雜質(zhì)區(qū)342和NW區(qū)334向DNW區(qū)330施加NW偏置電壓或反向偏置電壓。例如，狹縫326的寬度可在約1μm至約2μm的范圍。

特別地，在一些實(shí)施例中，第二器件隔離區(qū)350可形成在NW區(qū)334的外部，其可具有環(huán)形以圍繞NW區(qū)334和N型高濃度雜質(zhì)區(qū)342。第二器件隔離區(qū)350可包括第二DTI區(qū)352和在第二DTI區(qū)352上形成的第二STI區(qū)354。例如，第二DTI區(qū)352的深度可大于約5μm。特別地，第二DTI區(qū)352的深度可在約5μm至約10μm的范圍。

第二器件隔離區(qū)350可用來(lái)減少或防止耗盡區(qū)在DNW區(qū)330、NW區(qū)334和高阻襯底302之間延伸。進(jìn)一步地，第二器件隔離區(qū)350可用來(lái)將半導(dǎo)體器件300與鄰近其的控制器件電隔離。

在一些實(shí)施例中，第二PW區(qū)336可形成在第二器件隔離區(qū)350的外部，且第二P型高濃度雜質(zhì)區(qū)344可形成在第二PW區(qū)336上。第二P型高濃度雜質(zhì)區(qū)344可用來(lái)施加PW偏置電壓至高阻襯底302。

參照?qǐng)D8，其示出了根據(jù)一實(shí)施例的半導(dǎo)體器件的剖面圖。在實(shí)施例中，半導(dǎo)體器件400可包括在高阻襯底402上形成的多個(gè)晶體管410。特別地，半導(dǎo)體器件400可具有在其中晶體管410相互電連接的多指結(jié)構(gòu)。

DNW區(qū)430可形成在高阻襯底402中，第一PW區(qū)432可形成在DNW區(qū)430上。晶體管410可在第一PW區(qū)432上形成。晶體管410中的每一個(gè)可包括在第一PW區(qū)432上形成的柵結(jié)構(gòu)412，以及分別在第一PW區(qū)432鄰近柵結(jié)構(gòu)412的兩側(cè)的表面部分形成的源區(qū)414和漏區(qū)416。柵結(jié)構(gòu)412可包括在第一PW區(qū)432上形成的柵絕緣層、在柵絕緣層上形成的柵極以及在柵極的側(cè)表面形成的間隔器。

在一些實(shí)施例中，彼此相鄰的晶體管410可使用共同的漏區(qū)416，如圖8所示。在其他實(shí)施例中，彼此相鄰的晶體管410可使用共同的P型高濃度雜質(zhì)區(qū)440。特別地，充當(dāng)襯底凸出部或阱凸出部的P型高濃度雜質(zhì)區(qū)440可形成在彼此相鄰的晶體管410的源區(qū)414之間，且相鄰的源區(qū)414和P型高濃度雜質(zhì)區(qū)440可彼此電連接。與相鄰的源區(qū)414連接的P型高濃度雜質(zhì)區(qū)440可用來(lái)改善半導(dǎo)體器件400的擊穿電壓。

半導(dǎo)體器件400可包括配置成圍繞有源區(qū)的器件隔離區(qū)420，晶體管410在有源區(qū)上形成。器件隔離區(qū)420可包括形成得比DNW區(qū)430更深的DTI區(qū)422以及在DTI區(qū)422上形成的STI區(qū)424。DNW區(qū)430和第一PW區(qū)432可形成在器件隔離區(qū)420的內(nèi)部。

在一些實(shí)施例中，第二PW區(qū)434可形成在器件隔離區(qū)420的外部，且第二P型高濃度雜質(zhì)區(qū)442可形成在第二PW區(qū)434上。第二P型高濃度雜質(zhì)區(qū)442可用來(lái)施加PW偏置電壓至高阻襯底402。

參照?qǐng)D9，其示出了根據(jù)一實(shí)施例的半導(dǎo)體器件的剖面圖。在一些實(shí)施例中，半導(dǎo)體器件500可包括在高阻襯底502上形成的多個(gè)晶體管510。特別地，半導(dǎo)體器件500可具有在其中晶體管510相互電連接的多指結(jié)構(gòu)。

DNW區(qū)530可形成在高阻襯底502中，第一PW區(qū)532可形成在DNW區(qū)530上。晶體管510可在第一PW區(qū)532上形成。晶體管510中的每一個(gè)可包括在第一PW區(qū)532上形成的柵結(jié)構(gòu)512，以及分別在第一PW區(qū)532鄰近柵結(jié)構(gòu)512的兩側(cè)的表面部分形成的源區(qū)514和漏區(qū)516。柵結(jié)構(gòu)512可包括在第一PW區(qū)532上形成的柵絕緣層、在柵絕緣層上形成的柵極以及在柵極的側(cè)表面形成的間隔器。

如圖9所示，在一些實(shí)施例中，彼此相鄰的晶體管510可使用共同的漏區(qū)516。在其他實(shí)施例中，彼此相鄰的晶體管510可使用共同的P型高濃度雜質(zhì)區(qū)540。特別地，充當(dāng)襯底凸出部或阱凸出部的P型高濃度雜質(zhì)區(qū)540可形成在彼此相鄰的晶體管510的源區(qū)514之間，且相鄰的源區(qū)514和P型高濃度雜質(zhì)區(qū)540可彼此電連接。

半導(dǎo)體器件500可包括配置成圍繞有源區(qū)的器件隔離區(qū)520，晶體管510在有源區(qū)上形成。器件隔離區(qū)520可包括形成得比DNW區(qū)530更深的DTI區(qū)522以及在DTI區(qū)522上形成的STI區(qū)524。NW區(qū)534可形成在器件隔離區(qū)520的外部，N型高濃度雜質(zhì)區(qū)542可形成在NW區(qū)534上。

特別地，第一PW區(qū)532可形成在器件隔離區(qū)520的內(nèi)部，且DNW區(qū)530可形成為比第一PW區(qū)532更寬。DTI區(qū)522可穿過(guò)DNW區(qū)530，并比DNW區(qū)530延伸地更深。NW區(qū)534可形成在DNW區(qū)530的邊緣部分上從而具有環(huán)形。

在圖9所示的實(shí)施例中，NW區(qū)534可與DNW區(qū)530的邊緣部分電連接，且DTI區(qū)522可具有狹縫526以將DNW區(qū)530與NW區(qū)534電連接。狹縫526可用來(lái)通過(guò)N型高濃度雜質(zhì)區(qū)542和NW區(qū)534向DNW區(qū)530施加NW偏置電壓或反向偏置電壓。例如，狹縫526的寬度可在約1μm至約2μm的范圍。

在又其他實(shí)施例中，第二PW區(qū)536可形成在NW區(qū)534的外部，且第二P型高濃度雜質(zhì)區(qū)544可形成在第二PW區(qū)536上。第二P型高濃度雜質(zhì)區(qū)544可用來(lái)向高阻襯底502施加PW偏置電壓，且第二PW區(qū)536可用來(lái)減少或防止耗盡區(qū)在NW區(qū)534和高阻襯底502之間延伸。另外，在其他實(shí)施例中，第二STI區(qū)550可形成在N型高濃度雜質(zhì)區(qū)542和第二P型高濃度雜質(zhì)區(qū)544之間。

參照?qǐng)D10，其示出了根據(jù)一實(shí)施例的半導(dǎo)體器件的剖面圖。在實(shí)施例中，半導(dǎo)體器件600可包括在高阻襯底602上形成的多個(gè)晶體管610。特別地，半導(dǎo)體器件600可具有在其中晶體管610相互電連接的多指結(jié)構(gòu)。

DNW區(qū)630可形成在高阻襯底602中，第一PW區(qū)632可形成在DNW區(qū)630上。晶體管610可在第一PW區(qū)632上形成。晶體管610中的每一個(gè)可包括在第一PW區(qū)632上形成的柵結(jié)構(gòu)612，以及分別在第一PW區(qū)632鄰近柵結(jié)構(gòu)612的兩側(cè)的表面部分形成的源區(qū)614和漏區(qū)616。柵結(jié)構(gòu)612可包括在第一PW區(qū)632上形成的柵絕緣層、在柵絕緣層上形成的柵極以及在柵極的側(cè)表面形成的間隔器。

在一些實(shí)施例中，彼此相鄰的晶體管610可使用共同的漏區(qū)616，如圖10所示。進(jìn)一步地，彼此相鄰的晶體管610可使用共同的P型高濃度雜質(zhì)區(qū)640。特別地，充當(dāng)襯底凸出部或阱凸出部的P型高濃度雜質(zhì)區(qū)640可形成在彼此相鄰的晶體管610的源區(qū)614之間，且相鄰的源區(qū)614和P型高濃度雜質(zhì)區(qū)640可彼此電連接。

半導(dǎo)體器件600可包括配置成圍繞有源區(qū)的第一器件隔離區(qū)620，晶體管610在有源區(qū)上形成。第一器件隔離區(qū)620可包括形成得比DNW區(qū)630更深的第一DTI區(qū)622以及在第一DTI區(qū)622上形成的第一STI區(qū)624。NW區(qū)634可形成在第一器件隔離區(qū)620的外部，N型高濃度雜質(zhì)區(qū)642可形成在NW區(qū)634上。

特別地，第一PW區(qū)632可形成在第一器件隔離區(qū)620的內(nèi)部，DNW區(qū)630可形成為比第一PW區(qū)632更寬。第一DTI區(qū)622可穿過(guò)DNW區(qū)630，并比DNW區(qū)630延伸地更深。NW區(qū)634可形成在DNW區(qū)630的邊緣部分上從而具有環(huán)形。

如圖10中的實(shí)施例所示，NW區(qū)634可與DNW區(qū)630的邊緣部分電連接，且第一DTI區(qū)622可具有狹縫626以將DNW區(qū)630與NW區(qū)634電連接。狹縫626可用來(lái)通過(guò)N型高濃度雜質(zhì)區(qū)642和NW區(qū)634向DNW區(qū)630施加NW偏置電壓或反向偏置電壓。例如，狹縫626的寬度可在約1μm至約2μm的范圍。

特別地，第二器件隔離區(qū)650可形成在NW區(qū)634的外部，其可具有環(huán)形以圍繞NW區(qū)634和N型高濃度雜質(zhì)區(qū)642。第二器件隔離區(qū)650可包括第二DTI區(qū)652和在第二DTI區(qū)652上形成的第二STI區(qū)654。例如，第二DTI區(qū)652的深度可大于約5μm。特別地，第二DTI區(qū)652的深度可在約5μm至約10μm的范圍。

在實(shí)施例中，第二器件隔離區(qū)650可用來(lái)減少或防止耗盡區(qū)在DNW區(qū)630、NW區(qū)634和高阻襯底602之間延伸。進(jìn)一步地，第二器件隔離區(qū)650可用來(lái)將半導(dǎo)體器件600與鄰近其的控制器件電隔離。

在一些實(shí)施例中，第二PW區(qū)636可形成在第二器件隔離區(qū)650的外部，且第二P型高濃度雜質(zhì)區(qū)644可形成在第二PW區(qū)636上。第二P型高濃度雜質(zhì)區(qū)644可用來(lái)施加PW偏置電壓至高阻襯底602。

在其他實(shí)施例中，半導(dǎo)體器件100或200可用作RF切換器件或RF有源器件，如RF模塊(如RF前端模塊)的功率放大器。

參照?qǐng)D11，示出了根據(jù)一實(shí)施例在高阻襯底上形成的RF模塊的示意圖。在實(shí)施例中，RF模塊700(如RF前端模塊)可包括RF切換器件710、RF有源器件 720、RF無(wú)源器件730和控制器件740，其可形成在高阻襯底702上。例如，RF有源器件720可包括功率放大器，RF無(wú)源器件730可包括無(wú)源組件，如電容器、電感器、變壓器等。

特別地，與常規(guī)SOI襯底相比，通過(guò)高阻襯底702可充分地改善散熱效率。因此，可充分地改善RF有源器件720的性能和RF無(wú)源器件730的電特性。

根據(jù)本文所討論的各種實(shí)施例，半導(dǎo)體器件可包括高阻襯底、在高阻襯底上形成的晶體管，和在高阻襯底中形成的以圍繞晶體管的器件隔離區(qū)。器件隔離區(qū)可包括DTI區(qū)和在DTI區(qū)上形成的STI區(qū)。在一些實(shí)施例中，半導(dǎo)體器件可包括在高阻襯底中形成的DNW區(qū)以及在DNW區(qū)上形成的第一PW區(qū)，晶體管可形成在第一PW區(qū)上。

如上所述，與使用SOI襯底的常規(guī)技術(shù)相比，由于可通過(guò)使用高阻襯底來(lái)制造半導(dǎo)體器件，因此半導(dǎo)體器件的制造成本可充分地降低。進(jìn)一步地，半導(dǎo)體器件的結(jié)電容和RF噪聲耦合可通過(guò)DTI區(qū)和DNW區(qū)而充分地減少。

在又其他實(shí)施例中，DTI區(qū)可具有狹縫以向穿過(guò)其的DNW區(qū)施加NW偏置電壓或反向偏置電壓。這樣，由于DNW區(qū)，結(jié)電容可充分地減少，因此充分改善了RF切換器件或RF有源器件的電特性。

本文已描述了系統(tǒng)、器件和方法的各種實(shí)施例。這些實(shí)施例僅是示例性的，并不旨在限制本發(fā)明的范圍。此外，應(yīng)理解，已描述的實(shí)施例的各種特征可按各種方式組合以產(chǎn)生許多附加的實(shí)施例。此外，雖然已描述了公開(kāi)的實(shí)施例使用的各種材料、尺寸、形狀、結(jié)構(gòu)和位置等，但在不超出本發(fā)明范圍的情況下，也可使用除公開(kāi)的那些以外的其他材料、尺寸、形狀、結(jié)構(gòu)和位置等。

相關(guān)領(lǐng)域的普通技術(shù)人員將認(rèn)識(shí)到，本發(fā)明可包括比在上述任何個(gè)別實(shí)施例中所說(shuō)明的更少的特征。本文描述的實(shí)施例并不意味著是對(duì)本發(fā)明各種特征可組合方式的詳盡表述。于是，如本領(lǐng)域普通技術(shù)人員所理解的，實(shí)施例并不是特征相互排斥的組合；相反，本發(fā)明可包括選自不同的個(gè)別實(shí)施例的不同的個(gè)別特征的組合。此外，關(guān)于一個(gè)實(shí)施例所描述的元件可在其他實(shí)施例中實(shí)施，即使未在這種實(shí)施例中描述過(guò)，除非另有說(shuō)明。盡管在權(quán)利要求中從屬權(quán)利要求可引用具有一個(gè)或多個(gè)其他權(quán)利要求的特定組合，其他實(shí)施例也可包括從屬權(quán)利要求與其他從屬權(quán)利要求的主題的組合或一個(gè)或多個(gè)特征與其他從屬或獨(dú)立權(quán)利要求的組合。本文中提出了這樣的組合，除非表明本發(fā)明并不意指特定的組合。此外，本發(fā)明還旨在包括在任何其他獨(dú)立權(quán)利要求中的權(quán)利要求的特征，即使該權(quán)利要求并不直接從屬于該獨(dú)立權(quán)利要求。

通過(guò)參照上述文獻(xiàn)所進(jìn)行的任何并入是受到限制的，使得與本文明確公開(kāi)的內(nèi)容相反的主題不會(huì)并入到本文中。通過(guò)參照上述文獻(xiàn)所進(jìn)行的任何并入進(jìn)一步受到限制，使得文獻(xiàn)中的權(quán)利要求不會(huì)通過(guò)引用并入到本文中。通過(guò)參照上述文獻(xiàn)所進(jìn) 行的任何并入又進(jìn)一步受到限制，使得文獻(xiàn)中給出的任何定義不會(huì)通過(guò)引用并入到本文中，除非在本文中明確地表明包括。

為了解釋本發(fā)明權(quán)利要求的目的，清楚表明，不會(huì)援用35U.S.C.第112(f)節(jié)的條款，除非在權(quán)利要求中引用了特定術(shù)語(yǔ)“用于......的方式”或“用于......的步驟”。