本發(fā)明涉及集成存儲器電路，并且具體地涉及一種用于靜態(tài)隨機存取存儲器(sram)的讀取輔助電路。
背景技術：
：參照圖1，圖1示出了標準存儲器電路10的示意圖，該標準存儲器電路包括六晶體管(6t)靜態(tài)隨機存取存儲器(sram)單元12、字線驅動器14以及地址解碼器16。單元12包括兩個交叉耦合的cmos反相器22和24，每個反相器包括串聯連接的p溝道和n溝道m(xù)osfet晶體管對。反相器12和14的輸入端和輸出端耦合以形成具有真數據存儲節(jié)點qt和補碼數據存儲節(jié)點qb的鎖存電路。單元12進一步包括兩個傳送(傳輸門)晶體管26和28，其柵極端子由字線(wl)驅動。晶體管26是連接在真數據存儲節(jié)點qt與同真位線(blt)相關聯的節(jié)點之間的源漏。晶體管28是連接在補碼數據存儲節(jié)點qb與同補碼位線(blb)相關聯的節(jié)點之間的源漏。每個反相器22和24中的p溝道晶體管30和32的源極端子在高電源節(jié)點處耦合以接收高電源電壓(例如，vdd)，而每個反相器22和24中的n溝道晶體管34和36的源極端子在低電源節(jié)點處耦合以接收低電源電壓(例如，gnd)。高電源節(jié)點處的高電源電壓vdd以及低電源節(jié)點處的低電源電壓gnd包括用于單元12的電壓的電源組。字線wl耦合到字線驅動器電路14的輸出端，該字線驅動器電路包括形成邏輯反相器的串聯連接的p溝道和n溝道m(xù)osfet晶體管對。字線驅動器電路14也在高電源節(jié)點處耦合以接收高電源電壓(vdd)，并且在低電源節(jié)點處參照低電源電壓(gnd)。字線驅動器電路14的輸入端耦合到地址解碼器16的輸出端。地址解碼器16接收地址(addr)、解碼所接收到的地址并且通過字線驅動器電路14選擇性地致動字線。技術實現要素：在實施例中，一種電路包括：字線；多個存儲器單元，該多個存儲器單元連接至該字線；下拉晶體管，該下拉晶體管具有連接在該字線與接地節(jié)點之間的源漏路徑；以及偏置電路，該偏置電路被配置成用于向該下拉晶體管的控制端子施加依賴于溫度的偏置電壓。在實施例中，一種電路包括：字線；多個存儲器單元，該多個存儲器單元連接至該字線；字線驅動器電路，該字線驅動器電路包括p溝道上拉晶體管；n溝道下拉晶體管，該n溝道下拉晶體管具有連接在該字線與接地節(jié)點之間的源漏路徑；以及n溝道二極管接法晶體管，該n溝道二極管接法晶體管具有連接在正電源節(jié)點與n溝道下拉晶體管的柵極端子之間的源漏路徑，該n溝道二極管接法晶體管被配置成用于向n溝道下拉晶體管的柵極端子施加依賴于溫度的偏置電壓。在實施例中，一種電路包括：字線；多個存儲器單元，該多個存儲器單元連接至該字線；字線驅動器電路，該字線驅動器電路包括p溝道上拉晶體管；n溝道下拉晶體管，該n溝道下拉晶體管具有連接在該字線與接地節(jié)點之間的源漏路徑；以及n溝道二極管接法晶體管，該n溝道二極管接法晶體管具有連接在正電源節(jié)點與n溝道下拉晶體管的柵極端子之間的源漏路徑，該n溝道二極管接法晶體管被配置成用于向n溝道下拉晶體管的柵極端子施加偏置電壓，該偏置電壓對于相對較低的溫度而言是相對較低的電壓并且對于相對較高的溫度而言是相對較高的電壓。附圖說明為了更好地理解這些實施例，現在將僅通過舉例的方式參照附圖，在附圖中：圖1是標準存儲器電路的示意圖；圖2是具有讀取輔助的存儲器電路的示意圖；圖3是具有讀取輔助的存儲器電路的示意圖；以及圖4展示了用于存儲器陣列的讀取輔助功能的實現方式。具體實施方式現在參照圖2，其示出了具有讀取輔助功能的存儲器電路100的示意圖。存儲器電路100包括六晶體管(6t)靜態(tài)隨機存取存儲器(sram)單元12、字線驅動器14以及地址解碼器16，如圖1中所示。圖2的電路100與圖1的電路10的不同之處在于其包括讀取輔助電路102。讀取輔助電路102包括連接在字線wl與低電源節(jié)點gnd之間的n溝道晶體管104源漏以及被配置成用于對晶體管104的控制端子(柵極)進行偏置的偏置電路。該偏置電路包括二極管接法n溝道晶體管106(柵極連接至漏極)，該二極管接法n溝道晶體管是連接在高電源節(jié)點vdd與晶體管104的柵極之間的源漏。晶體管104的控制端子(柵極)被二極管接法n溝道晶體管106偏置為電壓vdd-vt(其中，vt是晶體管106的閾值電壓)。晶體管104被偏置為導通并且在字線wl與低電源節(jié)點gnd之間呈現電阻。當地址解碼器通過字線驅動器電路14致動字線時，字線驅動器電路14中的p溝道晶體管110導通，而字線驅動器電路14中的n溝道晶體管112斷開。在不存在偏置晶體管104的情況下，字線wl將被拉至電壓vdd。然而，由于晶體管104被偏置為導通并且在字線wl與低電源節(jié)點gnd之間呈現電阻，因此由晶體管104和110的串聯連接的源漏路徑形成分壓器電路，并且字線wl上的電壓等于vdd-δv，其中，δv是晶體管110兩端的電壓降。電壓δv是依賴于溫度的電壓。在相對較低的溫度下，二極管接法n溝道晶體管106兩端將存在相對較高的電壓降(即，晶體管106的電壓vt較高)。由于晶體管110兩端的電壓降δv將更低，因此晶體管104的柵極處的偏置電壓將相應地更低，并且晶體管104兩端的電壓將更高(即，字線wl電壓將相對較高)。因此，在較低溫度下，讀取輔助電路102提供對字線wl的受限的(限制的或最小的)減速傳動。相反，在相對較高的溫度下，二極管接法n溝道晶體管106兩端將存在相對較低的電壓降(即，晶體管106的電壓vt較低)。由于晶體管110兩端的電壓降δv將更高，因此晶體管104的柵極處的偏置電壓將相應地更高，并且晶體管104兩端的電壓將更低(即，字線wl電壓將相對較低)。因此，在受靜態(tài)噪聲容限(snm)限制的較高溫度下，讀取輔助電路102提供對字線wl的最大減速傳動。由讀取輔助電路102提供的讀取輔助功能根據溫度相應地提供對字線wl下拉(通過晶體管104)的動態(tài)自適應控制。下表展示了：針對相對于fs角(n溝道快速，p溝道慢速)的0.6v的電源電壓vdd，讀取輔助電路102根據溫度對字線wl電壓的控制：-40℃25℃85℃125℃0.600v0.590v0.578v0.575v下表展示了：針對相對于fs角(n溝道快速，p溝道慢速)的0.8v的電源電壓vdd，讀取輔助電路102根據溫度對字線wl電壓的控制：-40℃25℃85℃125℃0.793v0.781v0.769v0.763v現在參照圖3，其示出了具有讀取輔助功能的存儲器電路100的示意圖。存儲器電路100包括六晶體管(6t)靜態(tài)隨機存取存儲器(sram)單元12、字線驅動器14以及地址解碼器16，如圖1中所示。圖3的電路100與圖1的電路10的不同之處在于其包括讀取輔助電路112。讀取輔助電路112包括連接在字線wl與低電源節(jié)點gnd之間的n溝道晶體管104源漏以及被配置成用于對晶體管104的控制端子(柵極)進行偏置的偏置電路。該偏置電路包括：二極管接法n溝道晶體管106(柵極連接至漏極)，該二極管接法n溝道晶體管是連接在高電源節(jié)點vdd與晶體管104的柵極之間的源漏；以及二極管接法p溝道晶體管108(柵極連接至漏極)，該二極管接法p溝道晶體管是連接在晶體管104的柵極與低電源節(jié)點gnd之間的源漏。晶體管104的控制端子(柵極)被二極管接法n溝道晶體管106的組合偏置為電壓vdd-vtn(其中，vtn是晶體管106的閾值電壓)。晶體管104被偏置為導通并且在字線wl與低電源節(jié)點gnd之間呈現電阻。二極管接法p溝道晶體管108用作電壓鉗，該電壓鉗將晶體管104的控制端子(柵極)處的最小電壓設置為等于vtp(其中，vtp是晶體管108的閾值電壓)。當地址解碼器通過字線驅動器電路14致動字線時，字線驅動器電路14中的p溝道晶體管110導通，而字線驅動器電路14中的n溝道晶體管112斷開。在不存在偏置晶體管104的情況下，字線wl將被拉至電壓vdd。然而，由于晶體管104被偏置為導通并且在字線wl與低電源節(jié)點gnd之間呈現電阻，因此分壓器電路由晶體管104和110形成，并且字線wl上的電壓等于vdd-δv，其中，δv是晶體管110兩端的電壓降。電壓δv依賴于溫度。在相對較低的溫度下，二極管接法n溝道晶體管106兩端將存在相對較高的電壓降(即，晶體管106的電壓vtn較高)。晶體管104的柵極處的偏置電壓將相應地更低，而晶體管104兩端的電壓將更高(即，字線wl電壓將相對較高)，從而使得晶體管110兩端的δv電壓降更低。因此，在較低溫度下，讀取輔助電路112提供字線wl的受限的(限制的)低速傳動。相反，在相對較高的溫度下，二極管接法n溝道晶體管106兩端將存在相對較低的電壓降(即，晶體管106的電壓vtn較低)。晶體管104的柵極處的偏置電壓將相應地更高，而晶體管104兩端的電壓將更低(即，字線wl電壓將相對較低)，從而使得晶體管110兩端的δv電壓降更高。因此，在受靜態(tài)噪聲容限(snm)限制的較高溫度下，讀取輔助電路112提供對字線wl的最大減速傳動。由讀取輔助電路112提供的讀取輔助功能根據溫度相應地提供對字線wl下拉(通過晶體管104)的動態(tài)自適應控制?，F在參照圖4，其示出了用于存儲器陣列200的讀取輔助功能的實現方式。陣列200包括按行和列安排的多個存儲器單元12。字線wl被提供用于每一行并且連接至在那一行中的單元12的傳輸門晶體管。讀取輔助電路102/112連接至存儲器陣列200的每條字線wl。在一個實施例中，單個晶體管104連接至多條字線。在另一個實施例中，為每條字線提供晶體管104。在此實施方式中，單個偏置電路可以連接至多個晶體管104的柵極端子。前面通過示例性和非限定性的描述提供了對本發(fā)明一些示例性實施例的全面和信息性的描述。然而，當結合附圖和所附權利要求書進行閱讀時，將通過以上描述，各種修改和適配形式對于相關領域技術人員可以變得顯而易見。然而，本發(fā)明的教導的所有這樣和相似的修改仍將落入如在所附權利要求書中所限定的本發(fā)明的范圍之內。當前第1頁12