基于電阻加固的靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器的存儲(chǔ)單元的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路設(shè)計(jì)與制造技術(shù)，涉及靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，特別是涉及一種基于電阻加固的靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器的存儲(chǔ)單元，可應(yīng)用于軍事領(lǐng)域、民用領(lǐng)域以及商用太空領(lǐng)域，尤其適用于高性能高密度抗輻射應(yīng)用。
【背景技術(shù)】
[0002]單粒子翻轉(zhuǎn)是輻射加固的重要參數(shù)。一次單粒子翻轉(zhuǎn)或稱軟錯(cuò)誤，是指數(shù)據(jù)存儲(chǔ)位上的一次非破壞性的數(shù)據(jù)轉(zhuǎn)變。帶電粒子(如宇宙射線或捕獲質(zhì)子)射入半導(dǎo)體器件，通過(guò)與半導(dǎo)體材料相互作用，很快地?fù)p失掉能量。損失的能量使電子從價(jià)帶跳到導(dǎo)帶上去。于是，在導(dǎo)帶中有了電子，在價(jià)帶中留下空穴，形成電子空穴對(duì)，引入非平衡載流子。無(wú)電場(chǎng)時(shí)，非平衡載流子將發(fā)生擴(kuò)散、復(fù)合，最后消失。有電場(chǎng)時(shí)，非平衡載流子(電子空穴對(duì))將分離被電極收集，形成瞬態(tài)電流。瞬態(tài)電流會(huì)使節(jié)點(diǎn)電勢(shì)變化，引起器件邏輯狀態(tài)翻轉(zhuǎn)；或者沿著信號(hào)傳輸路徑傳播，從而干擾電路正常功能。對(duì)于CMOS SRAM的存儲(chǔ)單元，截止管的漏區(qū)反偏PN結(jié)的空間電荷區(qū)構(gòu)成器件單粒子翻轉(zhuǎn)靈敏區(qū)，其電場(chǎng)足以使電子空穴對(duì)分離，并被電極收集。
[0003]現(xiàn)在典型的存儲(chǔ)單元具有6T結(jié)構(gòu)。如圖1所示，6T SRAM單元包括兩個(gè)相同的交叉連接的反相器，形成鎖存電路，即一個(gè)反相器的輸出連接至另一個(gè)反相器的輸入。鎖存電路連接于電源和地電位之間。每個(gè)反相器均分別包括NMOS下拉晶體管NI或N2和PMOS上拉晶體管Pl或P2。反相器的輸出為兩個(gè)存儲(chǔ)節(jié)點(diǎn)Q和QB。當(dāng)存儲(chǔ)節(jié)點(diǎn)之一被拉低到低電壓時(shí)，另一個(gè)存儲(chǔ)節(jié)點(diǎn)被拉到高電壓，形成互補(bǔ)對(duì)?；パa(bǔ)位線對(duì)BL和BLB分別經(jīng)由一對(duì)傳輸門晶體管N3和N4連接至存儲(chǔ)節(jié)點(diǎn)Q和QB。傳輸門晶體管N3和N4的柵極連接至字線WL0
[0004]假設(shè)該存儲(chǔ)單元的狀態(tài)為“1”，即Q為高電壓，QB為低電壓，Pl和N2管導(dǎo)通，NI和P2管截止，NI和P2管漏區(qū)的反偏PN結(jié)空間電荷區(qū)就是器件的單粒子翻轉(zhuǎn)靈敏區(qū)。對(duì)于NI管，瞬態(tài)電流使漏極(即Q存儲(chǔ)點(diǎn))電壓降低，耦合到P2和N2的柵極，使N2管截止、P2管導(dǎo)通，N2管漏極(即QB存儲(chǔ)點(diǎn))電壓升高，反饋到P1、N1管的柵極，使Pl管截止，NI管導(dǎo)通，存儲(chǔ)單元狀態(tài)徹底由“I”變?yōu)椤癘”。也就是說(shuō)在輻射環(huán)境下，6T結(jié)構(gòu)存儲(chǔ)單元易發(fā)生單粒子翻轉(zhuǎn)。使存儲(chǔ)內(nèi)容受到干擾，該錯(cuò)誤的值將保持到該存儲(chǔ)單元下一次被改寫。
[0005]為了解決高能粒子(高能質(zhì)子、重離子)擊中存儲(chǔ)節(jié)點(diǎn)后，引起存儲(chǔ)單元發(fā)生的單粒子翻轉(zhuǎn)現(xiàn)象，通常采用工藝加固和電路設(shè)計(jì)加固兩種手段。電路設(shè)計(jì)加固通常有三種解決方法。方法一是在存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)加電容或電阻延時(shí)元件，如圖2和圖3所示。在帶電粒子入射，使NI管漏極電位降到低電壓，但Pl管仍然導(dǎo)通時(shí)，存儲(chǔ)單元狀態(tài)時(shí)不穩(wěn)定的，存在兩個(gè)過(guò)程的競(jìng)爭(zhēng)。一方面，電源通過(guò)Pl對(duì)N2管的柵電容充電，使NI管漏極電壓上升，恢復(fù)到初始狀態(tài)；另一方面，NI管漏極電壓降低，耦合到另一個(gè)反相器柵極，再反饋回來(lái)，使得NI管導(dǎo)通，Pl管截止，存儲(chǔ)單元狀態(tài)翻轉(zhuǎn)。通過(guò)增加RC延時(shí)，瞬態(tài)電流使邏輯電路翻轉(zhuǎn)的時(shí)間被延遲，進(jìn)而使得有時(shí)間令這個(gè)尖峰瞬態(tài)電流造成節(jié)點(diǎn)電壓變化恢復(fù)到初始值。這種方法的缺點(diǎn)是芯片上所需的電阻電容值較大，電阻電容面積過(guò)大，且寫入時(shí)間大大增加。方法二是在兩個(gè)存儲(chǔ)節(jié)點(diǎn)之間加耦合電容，如圖4所示。這種方法的原理是當(dāng)其中一個(gè)節(jié)點(diǎn)被高能粒子擊中后，產(chǎn)生瞬態(tài)電流使得其中一個(gè)節(jié)點(diǎn)的電壓發(fā)生跳變，另一個(gè)節(jié)點(diǎn)的電壓受耦合電容的影響也發(fā)生同一方向的跳變，從而使存儲(chǔ)單元無(wú)法發(fā)生翻轉(zhuǎn)。這種方法同樣受到制造電容的難度和面積限制，以及寫入時(shí)間的限制。方法三是采用多管單元對(duì)存儲(chǔ)信息進(jìn)行冗余保存，如圖5所示的12T DICE結(jié)構(gòu)。通過(guò)將4個(gè)反相器首尾相接，其中存儲(chǔ)節(jié)點(diǎn)分別與前一級(jí)NMOS和后一級(jí)的PMOS相連接，使得正反存儲(chǔ)數(shù)據(jù)都被冗余保存，一旦某個(gè)存儲(chǔ)節(jié)點(diǎn)發(fā)生單粒子翻轉(zhuǎn)，其連接的節(jié)點(diǎn)電壓只會(huì)影響前一級(jí)或者后一級(jí)的存儲(chǔ)節(jié)點(diǎn)，未被影響的那一級(jí)對(duì)跳變的存儲(chǔ)節(jié)點(diǎn)的信息進(jìn)行恢復(fù)。該方法的缺點(diǎn)是晶體管個(gè)數(shù)太多，面積過(guò)大。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提出一種基于電阻加固的靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器的存儲(chǔ)單元，不增加復(fù)雜性，僅增加少量的面積即可保證存儲(chǔ)單元受到粒子轟擊時(shí)不發(fā)生狀態(tài)翻轉(zhuǎn)，保證數(shù)據(jù)正確。
[0007]本發(fā)明提出的基于電阻加固的靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器的存儲(chǔ)單元，包括鎖存電路和位選擇電路，鎖存電路由兩個(gè)PMOS管Pl和P2、兩個(gè)NMOS管NI和N2、第一阻容網(wǎng)絡(luò)和第二阻容網(wǎng)絡(luò)構(gòu)成；位選擇電路由NMOS管N5和N6組成；鎖存電路形成4個(gè)存儲(chǔ)點(diǎn)X1、X1B、X2、X2B ；
[0008]Pl的漏極連接X(jué)I，其源極連接電源，其柵極連接X(jué)lB ;第一阻容網(wǎng)絡(luò)的輸入端和輸出端分別與Xl和X2連接；N1的漏極連接X(jué)2，其源極接地，其柵極連接X(jué)2B ；
[0009]P2的漏極連接X(jué)1B，其源極連接電源，其柵極連接X(jué)l ;第二阻容網(wǎng)絡(luò)的輸入端和輸出端分別與XlB和X2B連接；N2的漏極連接X(jué)2B，其源極接地，其柵極接X(jué)2 ；
[0010]N5的漏極接X(jué)2或Xl，N6漏極對(duì)應(yīng)接X(jué)2B或XlB ；N5的源極接位線BL ；N6的源極接互補(bǔ)位線BLB ；N5和N6的柵極連接在一起，接在字線WL上。
[0011]所述第一阻容網(wǎng)絡(luò)由Rl和Cl構(gòu)成，所述第二阻容網(wǎng)絡(luò)由R2和C2構(gòu)成；
[0012]Rl的兩端分別與X1、X2連接；C1的一端與Xl連接，另一端接地；
[0013]R2的兩端分別與X1B、X2B連接；C2的一端與XlB連接，另一端接地。
[0014]阻容網(wǎng)絡(luò)的構(gòu)成還可以采用如下方案:所述第一阻容網(wǎng)絡(luò)由始終開(kāi)啟以充當(dāng)阻容隔離點(diǎn)的PMOS管P3和NMOS管組成N3組成，所述第二阻容網(wǎng)絡(luò)由始終開(kāi)啟以充當(dāng)阻容隔離點(diǎn)的PMOS管P4和NMOS管組成N4組成；
[0015]P3和N3之間形成存儲(chǔ)點(diǎn)X3 ；P4和N4之間形成存儲(chǔ)點(diǎn)X3B ；
[0016]P3的源極連接X(jué)I，其漏極連接X(jué)3，其柵極接地，其襯底接電源，以保持始終開(kāi)啟；N3的漏極連接X(jué)3，其源極連接X(jué)2，其柵極接電源，其襯底接地，以保持始終開(kāi)啟；
[0017]P4的源極連接X(jué)1B，其漏極連接X(jué)3B，其柵極接地，其襯底接電源，以保持始終開(kāi)啟；N3的漏極連接X(jué)3B，其源極連接X(jué)2B，其柵極接電源，其襯底接地，以保持始終開(kāi)啟。
[0018]本發(fā)明在6T結(jié)構(gòu)存儲(chǔ)單元中添加了阻容網(wǎng)絡(luò)，電路面積開(kāi)銷小，抗單粒子翻轉(zhuǎn)性能優(yōu)良，且可兼容通用工藝。
【附圖說(shuō)明】
[0019]圖1是傳統(tǒng)6TSRAM存儲(chǔ)單元；
[0020]圖2是存儲(chǔ)節(jié)點(diǎn)加電阻電容的存儲(chǔ)單元；
[0021]圖3是以mos電容代替電阻電容的存儲(chǔ)單元；
[0022]圖4是存儲(chǔ)節(jié)點(diǎn)加耦合電容的存儲(chǔ)單元；
[0023]圖5是DICE結(jié)構(gòu)存儲(chǔ)單元；
[0024]圖6是本發(fā)明第一實(shí)施例的電路圖；
[0025]圖7是本發(fā)明第二實(shí)施例的電路圖；
[0026]圖8是本發(fā)明第三實(shí)施例的電路圖。
【具體實(shí)施方式】
[0027]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。
[0028]實(shí)施例一
[0029]如圖6所示，本發(fā)明的基于電阻加固的靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器的存儲(chǔ)單元，包括鎖存電路和位選擇電路，鎖存電路由兩個(gè)PMOS管Pl和P2、兩個(gè)NMOS管NI和N2、第一阻容網(wǎng)絡(luò)和第二阻容網(wǎng)絡(luò)構(gòu)成，所述第一阻容網(wǎng)絡(luò)由Rl和Cl構(gòu)成，所述第二阻容網(wǎng)絡(luò)由R2和C2構(gòu)成；位選擇電路由NMOS管N5和N6組成；鎖存電路形成4個(gè)存儲(chǔ)點(diǎn)X1、X1B、X2、X2B。
[0030]Pl的漏極連接X(jué)I，其源極連接電源，其柵極連接X(jué)lB ；R1的兩端分別與X1、X2連接；ci的一端與Xl連接，另一端接地；N1的漏極連接X(jué)2，其源極接地，其柵極連接X(jué)2B。
[0031]P2的漏極連接X(jué)1B，其源極連接電源，其柵極連接X(jué)l ；R2的兩端分別與X1B、X2B連接；C2的一端與XlB連接，另一端接地；N2的漏極連接X(jué)2B，其源極接地，其柵極接X(jué)2。