相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2016年4月18日提交的法國(guó)專利申請(qǐng)第1653396號(hào)的權(quán)益，該申請(qǐng)通過引用整體合并于此。

本發(fā)明的實(shí)施方式和實(shí)施例涉及存儲(chǔ)器電路，在具體實(shí)施例中，涉及用于存儲(chǔ)器設(shè)備的感測(cè)放大器。

背景技術(shù)：

當(dāng)今廣泛使用多種電子設(shè)備，諸如例如筆記本計(jì)算機(jī)、智能電話和平板計(jì)算機(jī)。這種電子設(shè)備通常包含微處理器、在執(zhí)行軟件應(yīng)用程序期間由微處理器使用的易失性存儲(chǔ)器以及用于長(zhǎng)期存儲(chǔ)應(yīng)用程序和數(shù)據(jù)的非易失性存儲(chǔ)器。

在讀取這些易失性和非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)器單元中的數(shù)據(jù)的操作期間，讀取放大器電路以傳統(tǒng)方式用于這些設(shè)備中。

在已知的讀取放大器電路架構(gòu)中，尤其在用于非易失性存儲(chǔ)器的讀取放大器電路架構(gòu)中，可以引用包括鎖存存儲(chǔ)器類型的存儲(chǔ)器元件的架構(gòu)，這一類型的存儲(chǔ)器元件基于以交叉方式耦合并且用于連接在存儲(chǔ)器設(shè)備的一對(duì)位線之間的兩個(gè)反相器。

更精確地，每個(gè)反相器的輸入連接至一條位線，其輸出連接至另一位線。

這種讀取放大器電路提供快速的信號(hào)放大。然而，實(shí)際上，難以制造包括完美匹配的晶體管的反相器對(duì)。

然而，晶體管特性的不匹配會(huì)在復(fù)位階段期間在反相器的輸出處產(chǎn)生偏移電壓。事實(shí)上，這種偏移反映在反相器的輸入處。

然而，在尤其不利的情況下，在反相器的輸入電平處反映的這種偏移可能被檢測(cè)為表示二進(jìn)制數(shù)據(jù)項(xiàng)的信號(hào)并且隨后引起讀取誤差。事實(shí)上，讀取時(shí)的這種數(shù)據(jù)誤差是高度不期望的，因?yàn)樗麄儠?huì)對(duì)電子設(shè)備的性能產(chǎn)生不利的影響。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式和實(shí)施例涉及存儲(chǔ)器電路，在具體實(shí)施例中，涉及用于存儲(chǔ)器設(shè)備的感測(cè)放大器。

具體實(shí)施例涉及能夠補(bǔ)償電壓偏移的讀取放大器電路。例如，實(shí)施例的讀取放大器對(duì)電壓偏移更不敏感，同時(shí)保持具有交叉耦合反相器的讀取放大器的快速響應(yīng)。

因此，根據(jù)實(shí)施方式和實(shí)施例，具體提出了：在測(cè)量階段之前和在測(cè)量階段期間，使臨時(shí)地浮置讀取放大器電路的存儲(chǔ)器元件，以達(dá)到兩個(gè)反相器的晶體管均失效的平衡狀態(tài)，該存儲(chǔ)器元件具有以交叉方式耦合的兩個(gè)反相器；然后補(bǔ)償電壓偏移，之后在存儲(chǔ)器元件保持浮置的測(cè)量階段中打破這種平衡，并且位線的信號(hào)經(jīng)由電容器傳送至反相器的兩個(gè)電源節(jié)點(diǎn)(例如，nmos晶體管的源極)。

“浮置”存儲(chǔ)器元件尤其是其所有電源節(jié)點(diǎn)均與電路的電源端子斷開的存儲(chǔ)器元件。

根據(jù)一個(gè)方面，提出了一種在讀取存儲(chǔ)在存儲(chǔ)器設(shè)備中的數(shù)據(jù)項(xiàng)的操作期間控制讀取放大器電路的方法。該電路包括核心，核心包括兩個(gè)電源端子以及具有兩個(gè)交叉耦合的反相器的存儲(chǔ)器元件，讀取操作包括對(duì)存在于核心的兩個(gè)輸入處并且源于存儲(chǔ)器設(shè)備的兩條位線的差分信號(hào)的測(cè)量(“感測(cè)”)的階段。

根據(jù)該方面的一般特性，該方法在測(cè)量階段之前包括初始階段，初始階段包括將存儲(chǔ)器元件的電源節(jié)點(diǎn)與兩個(gè)電源端子斷開，以將存儲(chǔ)器元件帶到平衡狀態(tài)，并且在測(cè)量階段中將差分信號(hào)經(jīng)由兩個(gè)所謂的轉(zhuǎn)移電容器傳送至兩個(gè)反相器的兩個(gè)相應(yīng)的電源節(jié)點(diǎn)，并且在保持存儲(chǔ)器元件的電源節(jié)點(diǎn)與兩個(gè)電源端子斷開的同時(shí)打破平衡。

根據(jù)一個(gè)實(shí)施方式，初始階段包括：在將存儲(chǔ)器元件的電源節(jié)點(diǎn)與兩個(gè)電源端子斷開之前，經(jīng)由兩個(gè)電源端子對(duì)電容網(wǎng)絡(luò)充電的步驟，電容網(wǎng)絡(luò)連接至反相器的電源節(jié)點(diǎn)并且包括兩個(gè)轉(zhuǎn)移電容器，并且在將存儲(chǔ)器元件的電源節(jié)點(diǎn)與兩個(gè)電源端子斷開期間，將輸入節(jié)點(diǎn)連接至反相器的輸出節(jié)點(diǎn)。

反相器的電源節(jié)點(diǎn)是這些反相器的nmos晶體管的源極以及這些反相器的pmos晶體管的源極，并且在測(cè)量階段中，差分信號(hào)有利地被傳送至兩個(gè)反相器的nmos晶體管的相應(yīng)源極。

事實(shí)上，通常，差分信號(hào)在測(cè)量階段中下降。這樣一來，對(duì)于提供對(duì)差分信號(hào)的增加的設(shè)置，可以將差分信號(hào)傳送至兩個(gè)反相器的pmos晶體管的相應(yīng)源極。

根據(jù)一個(gè)實(shí)施方式，在測(cè)量階段之前將存儲(chǔ)器元件的電源節(jié)點(diǎn)與兩個(gè)電源端子斷開包括：將nmos晶體管的源極與第一電源端子(其用于接收低電源電壓，例如地)斷開，然后將pmos晶體管的源極與第二電源端子(其用于接收高電源電壓，例如電源電壓)斷開。

首先將nmos晶體管的源極斷開然后將pmos晶體管的源極斷開的事實(shí)使得可以在稍微遠(yuǎn)離地的電壓處將nmos晶體管的源極帶到平衡狀態(tài)，從而在測(cè)量(“感測(cè)”)階段中給出較大的操縱裕度。

這樣一來，完全可以首先斷開pmos晶體管的源極，然后斷開nmos晶體管的源極，或者同時(shí)斷開nmos和pmos晶體管的源極。

根據(jù)一個(gè)實(shí)施方式，測(cè)量階段包括：將輸入節(jié)點(diǎn)與反相器的輸出節(jié)點(diǎn)斷開，從而使得可以破壞在開始該測(cè)量階段之前達(dá)到的平衡。

有利地，讀取操作包括在測(cè)量階段之后的鎖存存儲(chǔ)器元件中的讀取數(shù)據(jù)項(xiàng)的階段，包括將存儲(chǔ)器元件的電源節(jié)點(diǎn)重新連接至兩個(gè)電源端子。

根據(jù)另一方面，提出了一種用于存儲(chǔ)器設(shè)備的讀取放大器電路，包括：核心，包括第一輸入和第二輸入，第一輸入和第二輸入用于在測(cè)量階段中接收源于存儲(chǔ)器設(shè)備的第一位線和第二位線的差分信號(hào)；以及存儲(chǔ)器元件，具有以交叉方式耦合的第一反相器和第二反相器。

根據(jù)該方面的一般特性，兩個(gè)輸入分別經(jīng)由兩個(gè)所謂的轉(zhuǎn)移電容器連接至反相器的兩個(gè)電源節(jié)點(diǎn)，并且該電路還包括：第一電路，其被配置為在測(cè)量階段之前的初始階段期間以及在測(cè)量階段期間臨時(shí)地使存儲(chǔ)器元件浮置。

根據(jù)一個(gè)實(shí)施例，該電路包括第一電源端子和第二電源端子，它們用于分別接收第一低電源和第二高電源，并且第一電路包括第一組可控開關(guān)，第一組可控開關(guān)被配置為將反相器的所有電源節(jié)點(diǎn)與兩個(gè)電源端子斷開。

根據(jù)一個(gè)實(shí)施例，反相器的電源節(jié)點(diǎn)是這些反相器的nmos晶體管的源極以及這些反相器的pmos晶體管的源極，并且兩個(gè)轉(zhuǎn)移電容器分別連接在兩個(gè)輸入與兩個(gè)反相器的nmos晶體管的源極之間。

根據(jù)一個(gè)實(shí)施例，第一組可控開關(guān)被配置為：在測(cè)量階段之后，將反相器的所有電源節(jié)點(diǎn)重新連接至兩個(gè)電源端子。

根據(jù)一個(gè)實(shí)施例，第一組可控開關(guān)包括四個(gè)開關(guān)。第一開關(guān)連接在第一電源端子與第一反相器的nmos晶體管的源極之間。第二開關(guān)連接在第二電源端子與第一反相器的pmos晶體管的源極之間。第三開關(guān)連接在第一電源端子與第二反相器的nmos晶體管的源極之間。第四開關(guān)連接在第二電源端子與第二反相器的pmos晶體管的源極之間。

根據(jù)一個(gè)實(shí)施例，放大器電路還包括控制接口，其用于接收被配置為控制第一開關(guān)和第三開關(guān)以將nmos晶體管的源極與第一電壓端子斷開的控制信號(hào)，然后接收被配置為控制第二開關(guān)和第四開關(guān)以將pmos晶體管的源極與第二電源端子斷開的控制信號(hào)。

根據(jù)一個(gè)實(shí)施例，放大器電路還包括第二電路，其被配置為在初始階段期間將反相器的輸入節(jié)點(diǎn)連接至這些反相器的輸出節(jié)點(diǎn)，以及在測(cè)量階段期間將輸入節(jié)點(diǎn)與輸出節(jié)點(diǎn)斷開。

根據(jù)一個(gè)實(shí)施例，核心還包括：電容網(wǎng)絡(luò)，連接至反相器的所有電源節(jié)點(diǎn)并且包括兩個(gè)轉(zhuǎn)移電容器；以及第三電路，被配置為在將反相器的所有電源節(jié)點(diǎn)與兩個(gè)電源端子斷開之前，在初始階段中將電容網(wǎng)絡(luò)連接至電源端子。

根據(jù)一個(gè)實(shí)施例，電容網(wǎng)絡(luò)包括多個(gè)電容器。第一電容器連接在第一輸入與第一電源端子之間。第二電容器連接在第二輸入與第一電源端子之間。第三電容器連接在第一電源端子與第一反相器的pmos晶體管的源極之間。第四電容器連接在第一電源端子與第二反相器的pmos晶體管的源極之間。第一轉(zhuǎn)移電容器連接在第一輸入與第二反相器的nmos晶體管的源極之間。第二轉(zhuǎn)移電容器連接在第二輸入與第一反相器的nmos晶體管的源極之間。

第三電路包括第一組開關(guān)中的開關(guān)。第五開關(guān)連接在第一輸入與第二電源端子之間。第六開關(guān)連接在第二輸入與第二電源端子之間。

此外，有利地，第五開關(guān)和第六開關(guān)用于在測(cè)量階段期間斷開。

根據(jù)另一方面，提出了一種存儲(chǔ)器設(shè)備，例如非易失性存儲(chǔ)器設(shè)備，其包括存儲(chǔ)器平面、行解碼器、列解碼器以及諸如上面限定的至少一個(gè)放大器電路。

附圖說明

本發(fā)明的其他優(yōu)勢(shì)和特性將在閱讀實(shí)施方式和實(shí)施例的完全非限制性的詳細(xì)描述和附圖之后變得明顯，其中：

圖1和圖2示意性示出了根據(jù)本發(fā)明的讀取放大器電路的一個(gè)實(shí)施例，以及

圖3至圖7示意性示出了根據(jù)本發(fā)明的一種方法的一個(gè)實(shí)施方式。

具體實(shí)施方式

在圖1中，參考標(biāo)號(hào)1表示讀取放大器電路，有利地，該讀取放大器電路以集成方式在硅上實(shí)施。讀取放大器電路具有核心10，核心10具有第一差分輸入和第二差分輸入e1、e2，其分別通過兩個(gè)開關(guān)i8和i9以及具有本身已知的傳統(tǒng)結(jié)構(gòu)的兩個(gè)預(yù)充電電路cch1和cch2耦合至存儲(chǔ)器設(shè)備的兩條位線bl1和bl2。

嚴(yán)格來說，在通過讀取放大器電路1適當(dāng)?shù)貓?zhí)行的讀取操作之前，預(yù)充電電路cch1和cch2用于對(duì)位線bl1和bl2預(yù)充電至預(yù)充電電壓。在該位線預(yù)充電階段期間，開關(guān)i90和i100閉合。

存儲(chǔ)器設(shè)備(例如，非易失性存儲(chǔ)器)包括存儲(chǔ)器平面以及傳統(tǒng)方式的列解碼器decc和行解碼器decl。

在讀取操作期間，位線bl1和bl2被同時(shí)選擇，但是通過解碼器decl選擇單個(gè)字線。

例如，如果假設(shè)試圖讀取所存儲(chǔ)數(shù)據(jù)項(xiàng)的所選存儲(chǔ)單元位于位線bl1和對(duì)應(yīng)字線的交叉處，則第二位線bl2不表示數(shù)據(jù)項(xiàng)，而是提供電容電荷以平衡讀取放大器以及參考電流。

當(dāng)然，在其他情況下，此時(shí)完全可以是，位線bl2連接至包含待讀取的數(shù)據(jù)項(xiàng)的存儲(chǔ)單元，并且第一位線bl1用于電容電荷并提供參考電流。

在位線預(yù)充電階段期間，開關(guān)i8和i9斷開。

另一方面，如下文更詳細(xì)看出的，在由放大器電路執(zhí)行的讀取操作的特定階段期間，即測(cè)量(“感測(cè)”)階段和鎖存階段，開關(guān)i8和i9閉合。

由于耦合至位線bl1的字線被激活，而耦合至位線bl2的字線沒有被激活，所以電流i1和i2不同。根據(jù)哪個(gè)電流更大，信號(hào)il或ir中的一個(gè)將比另一個(gè)更強(qiáng)烈地下降。

然后，核心10將檢測(cè)源于位線并存在于輸入e1和e2處的信號(hào)il和ir的斜率之間的差。

在更加詳細(xì)地返回到讀取放大器電路1的操作方式之前，現(xiàn)在將在更具體地參考圖1和圖2的同時(shí)來描述其示例性結(jié)構(gòu)。

核心10包括由以交叉方式耦合的兩個(gè)反相器inv1和inv2形成的存儲(chǔ)器元件。更具體地，反相器inv1的輸出節(jié)點(diǎn)ns1連接至反相器inv2的輸入節(jié)點(diǎn)ne2，并且反相器inv2的輸出節(jié)點(diǎn)ns2連接至反相器inv1的輸入節(jié)點(diǎn)ne1。

如圖2所示，反相器inv1包括：pmos晶體管tp1，其源極s11形成反相器的第一電源節(jié)點(diǎn)；以及nmos晶體管tn1，與pmos晶體管tp1串聯(lián)連接。晶體管tn1的源極s21形成用于反相器inv1的另一電源節(jié)點(diǎn)s21。

晶體管tp1和tn1的漏極形成輸出節(jié)點(diǎn)ns1，而這些晶體管的柵極鏈接到一起形成輸入節(jié)點(diǎn)ne1。

反相器inv2的結(jié)構(gòu)類似于反相器inv1，并且包括與nmos晶體管tn2串聯(lián)連接的pmos晶體管tp2。晶體管tp2的源極s12形成反相器inv2的電源節(jié)點(diǎn)，而晶體管tn2的源極s22形成反相器inv2的另一電源節(jié)點(diǎn)。

晶體管tp2和tn2的漏極形成反相器inv2的輸出節(jié)點(diǎn)ns2，而這些晶體管的柵極鏈接到一起形成輸入節(jié)點(diǎn)ne2。

此外，放大器電路的核心包括第一電源端子ba1和第二電源端子ba2。

第一電源端子ba1用于連接至第一低電源電壓(例如，地gnd)，而第二電源端子ba1用于接收第二高電源電壓(例如，電壓vdd)。

此外，核心10包括第一組可控開關(guān)，其被配置為將兩個(gè)反相器inv1和inv2的電源節(jié)點(diǎn)與兩個(gè)電源端子ba1、ba2斷開或連接。

更具體地，第一組可控開關(guān)包括多個(gè)開關(guān)。第一開關(guān)i1連接在第一電源端子ba1與第一反相器inv1的nmos晶體管tn1的源極s21之間。第二開關(guān)i2連接在第二電源端子ba2與第一反相器的pmos晶體管tp1的源極s11之間。第三開關(guān)i3連接在第一電源端子ba1與第二反相器的nmos晶體管tn2的源極s22之間。第四開關(guān)i4連接在第二電源端子ba2與第二反相器inv2的pmos晶體管tp2的源極s12之間。

此外，核心10包括第二可控電路，在這種情況下為可控開關(guān)i7，其用于將兩個(gè)反相器的輸出節(jié)點(diǎn)ns1、ns2和輸入節(jié)點(diǎn)ne1和ne2連接到一起或斷開。

此外，核心10包括電容網(wǎng)絡(luò)，其連接至(直接或間接地)反相器的電源節(jié)點(diǎn)。

更具體地，電容網(wǎng)絡(luò)包括多個(gè)電容器。第一電容器c1連接在第一輸入e1與第一電源端子ba1之間。第二電容器c2連接在第二輸入e2和第一電源端子ba1之間。第三電容器c3連接在第一電源端子ba1和第一反相器inv1的pmos晶體管tp1的源極s11之間。第四電容器c4連接在第一電源端子ba1與第二反相器inv2的pmos晶體管tp2的源極s12之間。第一所謂的轉(zhuǎn)移電容器c5連接在第一輸入e1與第二反相器的nmos晶體管tn2的源極s22之間。第二所謂的轉(zhuǎn)移電容器c6連接在第二輸入e2與第一反相器inv1的nmos晶體管tn1的源極s21之間。

此外，核心還包括第三可控電路，其被配置為在第一種情況下將該電容網(wǎng)絡(luò)連接至電源端子以及在另一種情況下將該電容網(wǎng)絡(luò)與電源端子斷開。

更具體地，第三可控電路包括第一組開關(guān)中的開關(guān)i1-i4以及連接在第一輸入e1與第二電源端子ba2之間的第五開關(guān)i6和連接在第二輸入e2與第二電源端子ba2之間的第六開關(guān)i6。

上面描述的各個(gè)開關(guān)例如可以通過在柵極處受控制的mos晶體管來實(shí)施。這些晶體管的柵極形成控制接口，用于接收各種控制信號(hào)，使其能夠控制這些開關(guān)。這些控制信號(hào)的邏輯值將定義晶體管的特征(使能或禁用)。

當(dāng)mos晶體管被使能時(shí)，開關(guān)被認(rèn)為閉合，而當(dāng)mos晶體管被禁用時(shí)，開關(guān)被認(rèn)為斷開。通過例如基于邏輯電路實(shí)施的控制電路cc來傳送各種控制信號(hào)。

現(xiàn)在更具體地參照?qǐng)D3至圖7來描述這種讀取放大器電路在讀取存儲(chǔ)在存儲(chǔ)器設(shè)備中的數(shù)據(jù)項(xiàng)的操作期間的控制方法。

假設(shè)此時(shí)位線bl1、bl2已經(jīng)被預(yù)充電。

由放大器電路1執(zhí)行的讀取操作首先包括初始階段，其中經(jīng)由兩個(gè)電源端子ba1和ba2來對(duì)電容網(wǎng)絡(luò)c1-c6充電。

這在圖3中示出。

更精確地，在對(duì)電容網(wǎng)絡(luò)充電這一階段中，開關(guān)i8和i9斷開，而核心的所有其他開關(guān)i1-i7閉合。這里，轉(zhuǎn)移電容器c5和c6執(zhí)行對(duì)dc部件的禁用。

然后，電源節(jié)點(diǎn)s11和s12提升到電源電壓vdd，而電源節(jié)點(diǎn)s21和s22接地gnd。

此外，由于開關(guān)i7閉合，所以節(jié)點(diǎn)a和b(對(duì)應(yīng)于反相器的輸入和輸出節(jié)點(diǎn))處的電壓等于值vm，其例如等于反相器的輸出轉(zhuǎn)變的幅度的一半。

在對(duì)電容網(wǎng)絡(luò)充電的該步驟之后，讀取操作的初始階段包括：將兩個(gè)反相器的電源節(jié)點(diǎn)與兩個(gè)電源端子ba1和ba2斷開。

這里，在兩個(gè)步驟中執(zhí)行該斷開。

在第一步驟中，如圖4所示，nmos晶體管tn1和tn2的源極s21和s22首先通過斷開開關(guān)i1和i3而與第一電源端子ba1(地gnd)斷開。

開關(guān)i7保持閉合。

從而，節(jié)點(diǎn)s21處的電壓從值0上升到值vm-vtn1，其中vtn1表示晶體管tn1的閾值電壓。

類似地，源極s22處的電壓從值0上升到值vm-vtn2，其中vtn2表示nmos晶體管tn2的閾值電壓。

接下來，在第二步驟中，如圖5所示，pmos晶體管tp1和tp2的源極s11和s12通過斷開開關(guān)i2和i4而與第二電源端子ba2(電壓vdd)斷開。

開關(guān)i7仍然保持閉合。

此時(shí)，存儲(chǔ)器元件inv1、inv2浮置并且將趨于平衡狀態(tài)。

事實(shí)上，源極s11處的電壓將從值vdd下降到值vm+vtp1，其中vtp1表示pmos晶體管tp1的閾值電壓。

類似地，源極s12處的電壓將從值vdd下降到值vm+vtp2，其中vtp2表示pmos晶體管tp2的閾值電壓。

在此期間，源極s21和s22處的電壓繼續(xù)上升，并且在給定時(shí)刻，兩個(gè)反相器的所有晶體管tp1、tp2、tn1、tn2都將被禁用(off)。

平衡狀態(tài)已經(jīng)利用電壓偏移的自動(dòng)補(bǔ)償而達(dá)到。

現(xiàn)在具體參照?qǐng)D6，其示出了在初始階段之后的放大器電路的測(cè)量(“感測(cè)”)的階段。

在該測(cè)量階段中，開關(guān)i8和i9閉合，從而使得可以將輸入e1和e2鏈接至兩條位線bl1和bl2。這兩個(gè)輸入e1和e2處的電壓il和ir將以兩個(gè)不同的速度下降，并且放大器電路將測(cè)量信號(hào)il和ir的斜率p(il)和p(ir)之間的差。電容器c1和c2使得可以避免具有過于陡峭的斜率。

在該測(cè)量階段中，存儲(chǔ)器元件inv1、inv2保持浮置(開關(guān)i1、i2、i3和i4斷開)。

此外，開關(guān)i5和i6如開關(guān)i7一樣斷開。開關(guān)i7的斷開破壞了在初始階段完成時(shí)達(dá)到的平衡狀態(tài)。

源于位線bl1的信號(hào)通過轉(zhuǎn)移電容器c5而傳送至節(jié)點(diǎn)s22。

類似地，源于位線bl2的信號(hào)通過轉(zhuǎn)移電容器c6傳送至節(jié)點(diǎn)s21。在該實(shí)例中，假設(shè)輸入e1處的電壓比輸入e2處的電壓更快速地下降(斜率p(il)大于p(ir))。

在這種情況下，節(jié)點(diǎn)s22處的電壓將比節(jié)點(diǎn)s21處的電壓下降得更迅速。

節(jié)點(diǎn)s11和s12處的電壓保持基本恒定。

因此，第二反相器inv2的nmos晶體管tn2將比第一反相器inv1的nmos晶體管tn1更迅速地被使能。

從而，節(jié)點(diǎn)a處的電壓將比節(jié)點(diǎn)b處的電壓更快速地下降。

用于觸發(fā)(toggle)存儲(chǔ)器元件(其在該測(cè)量階段中仍然不被供電)所必需的能量由電容器c3和c4來提供。

在進(jìn)行到圖7所示的鎖存所讀取的數(shù)據(jù)項(xiàng)的步驟之前，該測(cè)量階段運(yùn)行某個(gè)時(shí)間，通常從1納秒到2納秒。

在該鎖存階段中，兩個(gè)反相器inv1和inv2的電源節(jié)點(diǎn)通過閉合開關(guān)i1至i4而被重新連接至兩個(gè)電源端子。

然后，存儲(chǔ)器元件被“猛烈地”供電，這確保在測(cè)量階段中執(zhí)行的測(cè)量操作的結(jié)果，即節(jié)點(diǎn)a處電壓的加劇下降和節(jié)點(diǎn)b處電壓的增加，以達(dá)到分別對(duì)應(yīng)于邏輯值0和1的全cmos電平。

然后，可以基于輸出節(jié)點(diǎn)ns1或基于輸出節(jié)點(diǎn)ns2讀取所存儲(chǔ)數(shù)據(jù)項(xiàng)的邏輯值。

由此，剛剛描述的放大器電路能夠通過在低電源電壓vdd(通常為0.8伏特)處工作來使得動(dòng)態(tài)消耗最小化。由于在測(cè)量階段期間不對(duì)存儲(chǔ)器元件供電，所以增加了對(duì)噪聲的免疫力。從而增加了測(cè)量精度。降低了對(duì)有源元件(mos晶體管)的失配的敏感性。從電容器的角度而言，電容器本質(zhì)上呈現(xiàn)更好匹配的特性。

最后，將有利地選擇小尺寸的晶體管，從而使得可以增加速度，同時(shí)降低電流的消耗和在硅上所要求的空間。