本發(fā)明屬于存儲器設(shè)計及制作領(lǐng)域，涉及一種soi單端口靜態(tài)隨機(jī)存儲器單元及其制作方法。

背景技術(shù)：

在航天電子系統(tǒng)中，靜態(tài)隨機(jī)存儲器(staticrandomaccessmemory，sram)常常因其工作速度快、工藝與傳統(tǒng)cmos兼容等優(yōu)點(diǎn)而受到廣泛應(yīng)用；由于航天電子系統(tǒng)工作環(huán)境惡劣，sram常常受到粒子輻射而導(dǎo)致其單元性能影響而使得整個存儲器性能發(fā)生退化。目前常用的靜態(tài)隨機(jī)存儲器單元主要采用六晶體管類型，由兩個上拉p型晶體管、兩個下拉n型晶體管和兩個傳輸門n型晶體管構(gòu)成，字線控制兩個傳輸門n型晶體管的開關(guān)，通過位線寫入或讀出存儲數(shù)據(jù)，其中，這六個晶體管均采用普通mos管。

最常見的輻射效應(yīng)為總劑量效應(yīng)和單粒子效應(yīng)。由于相對體硅工藝而言，soi器件在頂層硅和襯底之間添加一層box絕緣層，從而徹底地抑制了體硅中容易發(fā)生的單粒子栓鎖現(xiàn)象；另外，這box絕緣層，使得單粒子效應(yīng)產(chǎn)生的電荷數(shù)較少而使得soi器件在單粒子效應(yīng)下情況有所緩解。所以，soi器件的總劑量效應(yīng)較單粒子效應(yīng)得到較多關(guān)注，也是亟待解決的問題。另一方面，soi器件的浮體效應(yīng)也是由于box絕緣層而帶來的負(fù)面影響?？倓┝啃?yīng)發(fā)生時，粒子提供額外能量，使得絕緣體材料某些電子被電離出來，形成電子空穴對，一部分電子和空穴復(fù)合后，還有一部分電子空穴對自由移動。在電場作用下，由于電子遷移率較高，不易受其俘獲，容易從絕緣材料中釋放掉，但空穴較容易被俘獲，最終形成界面態(tài)、固定正電荷；這些電荷使得器件(nmos晶體管中較為明顯)本身閾值電壓、漏電發(fā)生變化，從而使單元性能發(fā)生變化。

隨著工藝節(jié)點(diǎn)發(fā)展，一般認(rèn)為當(dāng)柵氧厚度小于3nm時，總劑量造成柵氧中的積累電荷不足以引發(fā)閾值電壓、漏電變化，故可以忽略掉。soi器件中絕緣材料只存在柵氧和場氧兩種情況，所以，總劑量效應(yīng)對soimos器件造成的影響主要通過場氧表現(xiàn)出來。

普通soimos器件由于總劑量效應(yīng)而引發(fā)的漏電可以通過圖1說明，圖1中示出了soimos器件的柵區(qū)101、源區(qū)102及漏區(qū)103，其中，場氧與si界面產(chǎn)生的電荷導(dǎo)致側(cè)壁漏電和box漏電。圖1中還示出了部分漏電流ia及ia’。為了更好說明其漏電情況，請參閱圖2，其顯示為圖1所示結(jié)構(gòu)的a-a’向剖面圖的一部分，包括源區(qū)102、柵氧104、淺溝槽隔離結(jié)構(gòu)105(shallowtrenchinsulation，簡稱sti)及埋氧層106(buriedoxide，簡稱box)；如圖2所示，側(cè)壁漏電大致可以分為柵氧與淺溝槽隔離結(jié)構(gòu)接觸部分、淺溝槽隔離結(jié)構(gòu)、淺溝槽隔離結(jié)構(gòu)與埋氧層接觸部分以及埋氧層接觸部分漏電，簡稱為上邊角、側(cè)壁、下邊角以及box漏電。

為了解決總劑量效應(yīng)導(dǎo)致存儲器單元性能退化情況，通常使用h型柵結(jié)構(gòu)來進(jìn)行加固。如圖3所示，在h柵的兩端形成的重?fù)诫sp型區(qū)與柵氧下面的p型體區(qū)相連。因?yàn)閔柵兩端的體接觸區(qū)107部分改為重?fù)诫sp型區(qū)，而非絕緣體材料，從而抑制總劑量效應(yīng)帶來的電荷積累，使得漏電減少。請參閱圖4，顯示為圖3所示結(jié)構(gòu)的b-b’向剖面圖的一部分，其中，h柵對應(yīng)的漏電主要為box漏電以及少量的下邊角漏電。雖然h柵可以解決上邊角以及側(cè)壁漏電和大部分下邊角漏電問題，但是其box漏電以及少量的下邊角漏電情況仍然存在；并且其器件面積大大增加。

因此，如何提供一種soi單端口靜態(tài)隨機(jī)存儲器單元及其制作方法，在保證不增加芯片面積的前提下有效抑制soi靜態(tài)隨機(jī)存儲器單元的總劑量效應(yīng)，成為本領(lǐng)域技術(shù)人員亟待解決的一個重要技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種soi單端口靜態(tài)隨機(jī)存儲器單元及其制作方法，用于解決現(xiàn)有技術(shù)中soi單端口靜態(tài)隨機(jī)存儲器單元由于總劑量效應(yīng)導(dǎo)致漏電增加的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種soi單端口靜態(tài)隨機(jī)存儲器單元，所述soi單端口靜態(tài)隨機(jī)存儲器單元包括：

第一反相器，由第一pmos晶體管及第一nmos晶體管組成；

第二反相器，由第二pmos晶體管及第二nmos晶體管組成；

獲取管，由第三nmos晶體管及第四nmos晶體管組成；

其中，所述第三nmos管的源極連接至所述第一反相器的輸出端及所述第二反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的位線；

所述第四nmos晶體管的源極連接至所述第二反相器的輸出端及所述第一反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的反位線；其中：所述第一、第二pmos晶體管及第一、第二nmos晶體管的源極均采用加固源區(qū)；對于nmos晶體管，所述加固源區(qū)包括第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)，且所述第一重?fù)诫sp型區(qū)包圍所述第一重?fù)诫sn型區(qū)的縱向兩端及橫向外端；對于pmos晶體管，所述加固源區(qū)包括第二重?fù)诫sp型區(qū)、第二重?fù)诫sn型區(qū)以及淺p型區(qū)，且所述第二重?fù)诫sn型區(qū)包圍所述第二重?fù)诫sp型區(qū)的縱向兩端及橫向外端。

可選地，所述加固源區(qū)上部形成有金屬硅化物；對于nmos晶體管，所述第一重?fù)诫sn型區(qū)及第一重?fù)诫sp型區(qū)均與所述金屬硅化物相接觸，且所述淺n型區(qū)的橫向兩端分別與所述金屬硅化物及所述nmos晶體管的體區(qū)相接觸；對于pmos晶體管，所述第二重?fù)诫sp型區(qū)及第二重?fù)诫sn型區(qū)均與所述金屬硅化物相接觸，且所述淺p型區(qū)的橫向兩端分別與所述金屬硅化物及所述pmos晶體管的體區(qū)相接觸。

可選地，所述金屬硅化物選自硅化鈷及硅化鈦中的任意一種。

可選地，所述第一、第二pmos晶體管及第一、第二nmos晶體管的漏極上部均形成有金屬硅化物。

可選地，所述soi單端口靜態(tài)隨機(jī)存儲器單元采用自下而上依次包括背襯底、絕緣埋層及頂層硅的soi襯底，各晶體管所在有源區(qū)之間通過上下貫穿所述頂層硅的淺溝槽隔離結(jié)構(gòu)隔離。

可選地，所述第三nmos晶體管及第四nmos晶體管的源極至少有一個采用所述加固源區(qū)。

可選地，所述第三nmos晶體管及第四nmos晶體管中至少有一個采用普通柵nmos管、t型柵nmos管或h型柵nmos管。

可選地，對于nmos晶體管，所述第一重?fù)诫sp型區(qū)還包圍所述第一重?fù)诫sn型區(qū)的底部；對于pmos晶體管，所述第二重?fù)诫sn型區(qū)還包圍所述第二重?fù)诫sp型區(qū)的底部。

本發(fā)明還提供一種soi單端口靜態(tài)隨機(jī)存儲器單元的制作方法，其特征在于，包括如下步驟：

s1：提供一自下而上依次包括背襯底、絕緣埋層及頂層硅的soi襯底，在所述頂層硅中制作淺溝槽隔離結(jié)構(gòu)，定義出有源區(qū)；

s2：依據(jù)所述有源區(qū)的位置在所述頂層硅中制作n阱、第一p阱及第二p阱，其中，所述n阱位于所述第一p阱及第二p阱之間；

s3：在所述n阱中制作第一pmos晶體管及第二pmos晶體管；在所述第一p阱中制作第一nmos晶體管及第三nmos晶體管；在所述第二p阱中制作第二nmos晶體管及第四nmos晶體管；其中，所述第一pmos晶體管、第一nmos晶體管、第二pmos晶體管及第二nmos晶體管的源極均采用加固源區(qū)；對于nmos晶體管，所述加固源區(qū)包括第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)，且所述第一重?fù)诫sp型區(qū)包圍所述第一重?fù)诫sn型區(qū)的縱向兩端及橫向外端；對于pmos晶體管，所述加固源區(qū)包括第二重?fù)诫sp型區(qū)、第二重?fù)诫sn型區(qū)以及淺p型區(qū)，且所述第二重?fù)诫sn型區(qū)包圍所述第二重?fù)诫sp型區(qū)的縱向兩端及橫向外端；

s4：制作金屬過孔及相應(yīng)金屬連線，以完成所述存儲器單元的制作。

可選地，所述步驟s3包括步驟：

s3-1：形成跨越所述第一p阱及所述n阱的第一柵極及跨越所述n阱及第二p阱的第二柵極，并在所述第一p阱預(yù)設(shè)位置形成第三柵極，在所述第二p阱預(yù)設(shè)位置形成第四柵極；所述第一柵極為所述第一nmos晶體管及所述第一pmos晶體管所共用；所述第二柵極為所述第二nmos晶體管及所述第二pmos晶體管所共用；

s3-2：在所述第一、第二p阱預(yù)設(shè)位置進(jìn)行n型輕摻雜，形成所述第一、第二、第三及第四nmos晶體管的淺n型區(qū)；在所述n阱預(yù)設(shè)位置進(jìn)行p型輕摻雜，形成所述第一、第二pmos晶體管的淺p型區(qū)；

s3-3：在所述第一、第二、第三、第四柵極周圍形成側(cè)墻隔離結(jié)構(gòu)；

s3-4：在所述第一、第二p阱及所述n阱預(yù)設(shè)位置進(jìn)行n型重?fù)诫s，形成所述第一、第二nmos晶體管的加固源區(qū)中的所述第一重?fù)诫sn型區(qū)及所述第一、第二pmos晶體管的加固源區(qū)中的所述第二重?fù)诫sn型區(qū)；在所述第一、第二p阱及所述n阱預(yù)設(shè)位置進(jìn)行p型重?fù)诫s，形成所述第一、第二nmos晶體管的加固源區(qū)中的所述第一重?fù)诫sp型區(qū)及所述第一、第二pmos晶體管的加固源區(qū)中的所述第二重?fù)诫sp型區(qū)。

可選地，于所述步驟s3-4中，采用一道在所述加固源區(qū)縱向中間段內(nèi)側(cè)設(shè)有開口的掩膜版，經(jīng)由該掩膜版垂直地進(jìn)行離子注入，完成所述第一重?fù)诫sn型區(qū)的n型重?fù)诫s或所述第二重?fù)诫sp型區(qū)的p型重?fù)诫s。

可選地，于所述步驟s3-4中，采用離子注入法形成所述第一重?fù)诫sp型區(qū)及所述第二重?fù)诫sn型區(qū)；所述離子注入的濃度范圍是1e15-9e15/cm²。

可選地，于所述步驟s3-4中，還包括在所述第一、第二p阱預(yù)設(shè)位置進(jìn)行n型重?fù)诫s以形成所述第一、第二、第三、第四nmos晶體管漏極及所述第三、第四nmos晶體管源極，在所述n阱預(yù)設(shè)位置進(jìn)行p型重?fù)诫s以形成所述第一、第二pmos晶體管漏極的步驟。

可選地，所述第一nmos晶體管的漏極與所述第三nmos晶體管的源極共用；所述第二nmos晶體管的漏極與所述第四nmos晶體管的源極共用。

可選地，于所述步驟s3中，還包括在所述加固源區(qū)上部形成金屬硅化物的步驟；對于nmos晶體管，所述金屬硅化物與所述加固源區(qū)的第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)均互相接觸；對于pmos晶體管，所述金屬硅化物與所述加固源區(qū)的第二重?fù)诫sp型區(qū)、第二重?fù)诫sn型區(qū)以及淺p型區(qū)均互相接觸。

可選地，通過在所述加固源區(qū)上形成金屬層，并熱處理使所述金屬層與其下的si材料反應(yīng)，生成所述金屬硅化物。

可選地，所述熱處理的溫度范圍是700-900℃，時間為50-70秒。

可選地，于所述步驟s3中，還包括在所述第一、第二pmos晶體管及第一、第二nmos晶體管的漏極與柵極上部形成金屬硅化物的步驟，以及在所述第三、第四nmos晶體管的源極與漏極上部形成金屬硅化物的步驟。

可選地，所述第一nmos晶體管與所述第一pmos晶體管互連形成第一反相器；所述第二nmos晶體管與所述第二pmos晶體管互連形成第二反相器；所述第三nmos管的源極連接至所述第一反相器的輸出端及所述第二反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的位線；所述第四nmos晶體管的源極連接至所述第二反相器的輸出端及所述第一反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的反位線。

可選地，所述第一、第二、第三、第四柵極均包括柵介質(zhì)層及位于所述柵介質(zhì)層上的多晶硅層。

可選地，對于nmos晶體管，所述第一重?fù)诫sp型區(qū)還包圍所述第一重?fù)诫sn型區(qū)的底部；對于pmos晶體管，所述第二重?fù)诫sn型區(qū)還包圍所述第二重?fù)诫sp型區(qū)的底部。

如上所述，本發(fā)明的soi單端口靜態(tài)隨機(jī)存儲器單元及其制作方法，具有以下有益效果：所述soi單端口靜態(tài)隨機(jī)存儲器單元中，組成第一反相器及第二反相器的四個晶體管的源極均采用加固源區(qū)，對于nmos晶體管，所述加固源區(qū)包括第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)，且所述第一重?fù)诫sp型區(qū)包圍所述第一重?fù)诫sn型區(qū)的縱向兩端及橫向外端；對于pmos晶體管，所述加固源區(qū)包括第二重?fù)诫sp型區(qū)、第二重?fù)诫sn型區(qū)以及淺p型區(qū)，且所述第二重?fù)诫sn型區(qū)包圍所述第二重?fù)诫sp型區(qū)的縱向兩端及橫向外端。這種加固源區(qū)在不增加器件的面積的情況下可有效抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電。并且本發(fā)明在有效抑制總劑量效應(yīng)的同時，還可以抑制晶體管的浮體效應(yīng)。本發(fā)明消除了傳統(tǒng)抗總劑量加固結(jié)構(gòu)增加芯片面積以及無法全面抑制總劑量效應(yīng)導(dǎo)致的漏電的缺點(diǎn)，且本發(fā)明還具有制造工藝簡單、與常規(guī)cmos工藝相兼容等優(yōu)點(diǎn)。

附圖說明

圖1顯示為現(xiàn)有技術(shù)中普通soimos器件的俯視結(jié)構(gòu)圖。

圖2顯示為圖1所示結(jié)構(gòu)的a-a’向剖面圖。

圖3顯示為現(xiàn)有技術(shù)中的h柵soimos器件的俯視結(jié)構(gòu)圖。

圖4顯示為圖3所示結(jié)構(gòu)的b-b’向剖面圖。

圖5顯示為本發(fā)明的soi單端口靜態(tài)隨機(jī)存儲器單元的電路原理示意圖。

圖6顯示為本發(fā)明的soi單端口靜態(tài)隨機(jī)存儲器單元中具有加固源區(qū)的nmos晶體管的俯視結(jié)構(gòu)示意圖。

圖7-圖9分別顯示為圖6所示結(jié)構(gòu)的c-c’向、d-d’向及e-e’向剖面圖。

圖10-圖11分別顯示為于另一實(shí)施例中圖6所示結(jié)構(gòu)的c-c’向及e-e’向剖面圖

圖12-圖14分別顯示為采用普通柵、t型柵及h型柵的nmos晶體管結(jié)構(gòu)示意圖。

圖15-圖21顯示為本發(fā)明的soi單端口靜態(tài)隨機(jī)存儲器單元的制作方法中各步驟所呈現(xiàn)的俯視結(jié)構(gòu)示意圖。

元件標(biāo)號說明

101柵區(qū)

102源區(qū)

103漏區(qū)

104柵氧

105淺溝槽隔離結(jié)構(gòu)

106埋氧層

107體接觸區(qū)

201第一反相器

2011第一pmos晶體管

2012第一nmos晶體管

202第二反相器

2021第二pmos晶體管

2022第二nmos晶體管

203獲取管

2031第三nmos晶體管

2032第四nmos晶體管

204加固源區(qū)

2041第一重?fù)诫sn型區(qū)

2042第一重?fù)诫sp型區(qū)

2043淺n型區(qū)

205漏極

206柵極

2061柵介質(zhì)層

2062多晶硅層

207體區(qū)

208背襯底

209絕緣埋層

210淺溝槽隔離結(jié)構(gòu)

211側(cè)墻隔離結(jié)構(gòu)

212金屬硅化物

213普通柵

214t型柵

215h型柵

216源區(qū)

217漏區(qū)

218體接觸區(qū)

20a，20b，20c，20d有源區(qū)

30n阱

40a第一p阱

40b第二p阱

50a第一柵極

50b第二柵極

50c第三柵極

50d第四柵極

60a，60b淺n型區(qū)

70a，70b淺p型區(qū)

80a，80b第一重?fù)诫sn型區(qū)

90a，90b第二重?fù)诫sn型區(qū)

91a，91b第一重?fù)诫sp型區(qū)

92a，92b第二重?fù)诫sp型區(qū)

具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

請參閱圖5至圖21。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

實(shí)施例一

本發(fā)明提供一種soi單端口靜態(tài)隨機(jī)存儲器單元，請參閱圖5，顯示為所述soi單端口靜態(tài)隨機(jī)存儲器單元的電路原理示意圖，包括：

第一反相器201，由第一pmos晶體管2011及第一nmos晶體管2012組成；

第二反相器202，由第二pmos晶體管2021及第二nmos晶體管2022組成；

獲取管203，由第三nmos晶體管2031及第四nmos晶體管2032組成；所述第三nmos管的源極連接至所述第一反相器的輸出端及所述第二反相器的輸入端，柵極連接至存儲器的字線wl，漏極連接至存儲器的位線bl；所述第四nmos晶體管的源極連接至所述第二反相器的輸出端及所述第一反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的反位線blb。

作為示例，所述第一pmos晶體管2011及第二pmos晶體管2021的源極均與電源端vdd連接，漏極分別與所述第一nmos晶體管2012及第二nmos晶體管2022的漏極相連，作為反相器的輸出端。所述第一pmos晶體管2011及第二pmos晶體管2021的柵極分別與所述第一nmos晶體管2012及第二nmos晶體管2022的柵極相連，作為反相器的輸入端。所述第一nmos晶體管2012及第二nmos晶體管2022的源極均接地線gnd，以實(shí)現(xiàn)第一反相器201及第二反相器202的功能。圖5中還示出了第一存儲節(jié)點(diǎn)q及第二存儲節(jié)點(diǎn)qb的位置。

特別的，所述第一反相器201及第二反相器202中，所述第一、第二pmos晶體管2011、2021及第一、第二nmos晶體管2012、2022的源極均采用加固源區(qū)，其中，對于nmos晶體管，所述加固源區(qū)包括第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)，且所述第一重?fù)诫sp型區(qū)包圍所述第一重?fù)诫sn型區(qū)的縱向兩端及橫向外端；對于pmos晶體管，所述加固源區(qū)包括第二重?fù)诫sp型區(qū)、第二重?fù)诫sn型區(qū)以及淺p型區(qū)，且所述第二重?fù)诫sn型區(qū)包圍所述第二重?fù)诫sp型區(qū)的縱向兩端及橫向外端。

需要指出的是，本發(fā)明，與晶體管源漏方向平行稱之為“橫向”，與晶體管源漏方向垂直稱之為“縱向”。本發(fā)明中所述“橫向內(nèi)端”、“橫向外端”是相對于晶體管體區(qū)而言，所述加固源區(qū)靠近晶體管體區(qū)的一側(cè)稱之為“內(nèi)端”，所述加固源區(qū)遠(yuǎn)離晶體管體區(qū)的一側(cè)稱之為“外端”。

作為示例，請參閱圖6至圖9，顯示為采用加固源區(qū)的nmos晶體管的結(jié)構(gòu)示意圖，其中，圖6為俯視圖，圖7-圖9分別為圖6所示結(jié)構(gòu)的c-c’向、d-d’向及e-e’向剖面圖。本發(fā)明中，所述soi單端口靜態(tài)隨機(jī)存儲器單元采用自下而上依次包括背襯底208、絕緣埋層209及頂層硅的soi襯底，各晶體管所在有源區(qū)之間通過上下貫穿所述頂層硅的淺溝槽隔離結(jié)構(gòu)210隔離。

具體的，所述背襯底208包括但不限于si、ge等常規(guī)半導(dǎo)體襯底，且可具有一定類型的摻雜。本實(shí)施例中，所述背襯底208采用p型si襯底，所述絕緣埋層209采用二氧化硅。

如圖6-圖9所示，所述采用加固源區(qū)的nmos晶體管包括加固源區(qū)204、漏極205、柵極206以及位于所述加固源區(qū)204與漏極205之間的體區(qū)207。所述加固源區(qū)204包括第一重?fù)诫sn型區(qū)2041、第一重?fù)诫sp型區(qū)2042以及淺n型區(qū)2043，且所述第一重?fù)诫sp型區(qū)2042包圍所述第一重?fù)诫sn型區(qū)2041的縱向兩端及橫向外端。本實(shí)施例中，所述柵極206周圍還設(shè)有側(cè)墻隔離結(jié)構(gòu)211，所述側(cè)墻隔離結(jié)構(gòu)211將所述淺n型區(qū)2043部分覆蓋。所述柵極206包括柵介質(zhì)層2061及位于所述柵介質(zhì)層2061上的多晶硅層2062。

進(jìn)一步的，如圖7-圖9所示，所述加固源區(qū)204上部形成有金屬硅化物212，且所述第一重?fù)诫sn型區(qū)2041及第一重?fù)诫sp型區(qū)2042均與所述金屬硅化物212相接觸，所述淺n型區(qū)2043的橫向兩端分別與所述金屬硅化物212及所述nmos晶體管的體區(qū)207相接觸。

所述金屬硅化物212包括但不限于硅化鈷及硅化鈦等導(dǎo)電硅化物，其與所述第一重?fù)诫sn型區(qū)2041及第一重?fù)诫sp型區(qū)2042形成歐姆接觸。作為示例，所述漏極205及柵極206上部也均形成有金屬硅化物212，用于降低漏極及柵極與引出電極之間的接觸電阻。

需要指出的是，圖6-圖9顯示的為采用加固源區(qū)的nmos晶體管(所述第一、第二nmos晶體管2012、2022)的結(jié)構(gòu)示意圖，對于采用加固源區(qū)的pmos晶體管(所述第一、第二pmos晶體管2011、2021)，其結(jié)構(gòu)與采用加固源區(qū)的nmos晶體管結(jié)構(gòu)基本一致，只是各摻雜區(qū)的摻雜類型相反，此處不再予以圖示。

本發(fā)明的soi單端口靜態(tài)隨機(jī)存儲器單元中，組成第一反相器及第二反相器的四個晶體管的源極均采用加固源區(qū)，對于nmos晶體管，所述加固源區(qū)包括第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)，且所述第一重?fù)诫sp型區(qū)包圍所述第一重?fù)诫sn型區(qū)的縱向兩端及橫向外端。由于所述第一重?fù)诫sp型區(qū)與加固源區(qū)底部的部分絕緣埋層相接觸，并與所述淺溝槽隔離結(jié)構(gòu)相接觸，可有效阻斷box與si材料界面、淺溝槽隔離結(jié)構(gòu)與si材料界面的漏電通道，從而有效抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電，消除了傳統(tǒng)抗總劑量加固結(jié)構(gòu)增加芯片面積以及無法有效抑制總劑量效應(yīng)的缺點(diǎn)。對于采用加固源區(qū)的pmos晶體管，具有類似的效果。

此外，本發(fā)明中，對于nmos，加固源區(qū)上部的金屬硅化物不僅可以降低接觸電阻，還可以將所述第一重?fù)诫sp型區(qū)連接至低電平，由于所述第一重?fù)诫sp型區(qū)與所述體區(qū)接觸，使得體區(qū)積累的空穴得以釋放，從而在有效抑制總劑量效應(yīng)的同時，還可以有效抑制浮體效應(yīng)，提高單元的穩(wěn)定性。并且，位于所述第一重?fù)诫sn型區(qū)橫向外端的第一重?fù)诫sp型區(qū)將位于所述重?fù)诫sn型區(qū)縱向兩端的第一重?fù)诫sp型區(qū)并聯(lián)，相對于僅在所述第一重?fù)诫sn型區(qū)縱向兩端具有第一重?fù)诫sp型區(qū)的方案，本發(fā)明可以進(jìn)一步降低體接觸電阻，更有效地抑制浮體效應(yīng)。對于采用加固源區(qū)的pmos晶體管，具有類似的效果。

對于所述獲取管203所采用的第三nmos晶體管2031及第四nmos晶體管2032，其源極可至少有一個采用所述加固源區(qū)。所述獲取管203中的nmos晶體管采用加固源區(qū)有利也有弊，可根據(jù)具體的應(yīng)用進(jìn)行選擇。

在另一實(shí)施例中，所述第三nmos晶體管2031及第四nmos晶體管2032中可至少有一個采用普通柵nmos管、t型柵nmos管或h型柵nmos管。如圖12-圖14所示，分別顯示為采用普通柵213、t型柵214及h型柵215的nmos晶體管結(jié)構(gòu)示意圖，其中柵兩側(cè)分別為源區(qū)216及漏區(qū)217，對于t型柵nmos及h型柵nmos晶體管，還分別具有體接觸區(qū)218。普通柵nmos管、t型柵nmos管及h型柵nmos管均為本領(lǐng)域所熟知，此處不再贅述。

實(shí)施例二

本實(shí)施例與實(shí)施例一采用基本相同的技術(shù)方案，不同之處在于，于實(shí)施例一中，對于反相器所采用的nmos晶體管，所述第一重?fù)诫sp型區(qū)2042包圍所述第一重?fù)诫sn型區(qū)2041的縱向兩端及橫向外端，所述第一重?fù)诫sn型區(qū)2041的底部仍與box接觸，仍可能發(fā)生少許漏電。對于反相器所采用的pmos晶體管，也是如此。而本實(shí)施例中，對于反相器所采用的nmos晶體管，所述第一重?fù)诫sp型區(qū)2042除了包圍第一重?fù)诫sn型區(qū)2041的縱向兩端及橫向外端，還進(jìn)一步包圍第一重?fù)诫sn型區(qū)2041的底部；對于反相器所采用的pmos晶體管，所述第二重?fù)诫sn型區(qū)除了包圍第二重?fù)诫sp型區(qū)的縱向兩端及橫向外端，還進(jìn)一步包圍第二重?fù)诫sp型區(qū)的底部。

如圖10及圖11所示，顯示為本實(shí)施例中圖6所示結(jié)構(gòu)的c-c’向及e-e’向剖面圖。由于所述第一重?fù)诫sp型區(qū)2042同時包圍所述第一重?fù)诫sn型區(qū)2041的縱向兩端、橫向外端及底部，可以更為全面地抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電。

實(shí)施例三

本發(fā)明還提供一種soi單端口靜態(tài)隨機(jī)存儲器單元的制作方法，包括如下步驟：

首先執(zhí)行步驟s1：提供一自下而上依次包括背襯底、絕緣埋層及頂層硅的soi襯底，在所述頂層硅中制作淺溝槽隔離結(jié)構(gòu)，定義出有源區(qū)。

作為示例，如圖15所示，定義出四條有源區(qū)20a，20b，20c，20d，這四條有源區(qū)依次平行排列，各有源區(qū)四周形成有淺溝道，所述淺溝道內(nèi)填充有絕緣材料構(gòu)成淺溝槽隔離結(jié)構(gòu)。本實(shí)施例中，所述絕緣材料為二氧化硅。

然后執(zhí)行步驟s2：如圖16所示，依據(jù)所述有源區(qū)的位置在所述頂層硅中制作n阱30、第一p阱40a及第二p阱40b，其中，所述n阱30位于所述第一p阱40a及第二p阱40b之間。

具體的，采用離子注入方法形成所述n阱及第一、第二p阱。作為示例，所述n阱采用磷離子注入，所述p阱采用硼離子注入。所述n阱用于制作pmos晶體管，其部分區(qū)域作為pmos晶體管的體區(qū)；所述第一、第二p阱用于制作nmos晶體管，其部分區(qū)域作為nmos晶體管的體區(qū)。

再執(zhí)行步驟s3：如圖17至圖21所示，在所述n阱30中制作第一pmos晶體管2011及第二pmos晶體管2021；在所述第一p阱40a中制作第一nmos晶體管2012及第三nmos晶體管2031；在所述第二p阱40b中制作第二nmos晶體管2022及第四nmos晶體管2032；其中，圖18中采用虛線框示出了各晶體管所在區(qū)域。

特別的，所述第一pmos晶體管2011、第一nmos晶體管2012、第二pmos晶體管2021及第二nmos晶體管2023的源極均采用加固源區(qū)。對于nmos晶體管，所述加固源區(qū)包括第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)，且所述第一重?fù)诫sp型區(qū)包圍所述第一重?fù)诫sn型區(qū)的縱向兩端及橫向外端；對于pmos晶體管，所述加固源區(qū)包括第二重?fù)诫sp型區(qū)、第二重?fù)诫sn型區(qū)以及淺p型區(qū)，且所述第二重?fù)诫sn型區(qū)包圍所述第二重?fù)诫sp型區(qū)的縱向兩端及橫向外端。

作為示例，所述步驟s3包括步驟：

s3-1：如圖17所示，形成跨越所述第一p阱40a及所述n阱30的第一柵極50a及跨越所述n阱30及第二p阱40b的第二柵極50b，并在所述第一p阱40a預(yù)設(shè)位置形成第三柵極50c，在所述第二p阱40b預(yù)設(shè)位置形成第四柵極50d；所述第一柵極50a為所述第一nmos晶體管2012及所述第一pmos晶體管2011所共用；所述第二柵極50b為所述第二nmos晶體管2022及所述第二pmos晶體管2021所共用。

具體的，所述第一、第二、第三、第四柵極50a、50b、50c、50d均包括柵介質(zhì)層及位于所述柵介質(zhì)層上的多晶硅層。

s3-2：如圖19所示，在所述第一、第二p阱40a、40b預(yù)設(shè)位置進(jìn)行n型輕摻雜，形成所述第一、第二、第三、第四nmos晶體管2012、2022、2031、2032的淺n型區(qū)；在所述n阱30預(yù)設(shè)位置進(jìn)行p型輕摻雜，形成所述第一、第二pmos晶體管2011、2021的淺p型區(qū)。

需要指出的是，為了圖示的方便，圖17中僅示出了所述第一、第二nmos晶體管2012、2022加固源區(qū)所在區(qū)域中的淺n型區(qū)60a，60b及所述第一、第二pmos晶體管2011、2021加固源區(qū)所在區(qū)域中的淺p型區(qū)70a，70b。

s3-3：如圖20所示，在所述第一、第二、第三、第四柵極50a、50b、50c、50d周圍形成側(cè)墻隔離結(jié)構(gòu)211。

s3-4：如圖21所示，在所述第一、第二p阱40a、40b及所述n阱30預(yù)設(shè)位置進(jìn)行n型重?fù)诫s，形成所述第一、第二nmos晶體管2012、2022的加固源區(qū)中的所述第一重?fù)诫sn型區(qū)80a，80b及所述第一、第二pmos晶體管2011、2021的加固源區(qū)中的所述第二重?fù)诫sn型區(qū)90a，90b；在所述第一、第二p阱40a、40b及所述n阱30預(yù)設(shè)位置進(jìn)行p型重?fù)诫s，形成所述第一、第二nmos晶體管2012、2022的加固源區(qū)中的所述第一重?fù)诫sp型區(qū)91a，91b及所述第一、第二pmos晶體管2011、2021的加固源區(qū)中的所述第二重?fù)诫sp型區(qū)92a，92b。

具體的，采用一道在所述加固源區(qū)縱向中間段內(nèi)側(cè)設(shè)有開口的掩膜版，經(jīng)由該掩膜版垂直地進(jìn)行離子注入，完成所述第一重?fù)诫sn型區(qū)80a，80b的n型重?fù)诫s或所述第二重?fù)诫sp型區(qū)92a，92b的p型重?fù)诫s。

具體的，也采用離子注入法形成所述第一重?fù)诫sp型區(qū)91a，91b及所述第二重?fù)诫sn型區(qū)90a，90b；所述離子注入的濃度范圍是1e15-9e15/cm²。

具體的，本步驟中在形成所述第一重?fù)诫sn型區(qū)80a，80b時，還同時在第一、第二p阱40a、40b預(yù)設(shè)位置進(jìn)行n型重?fù)诫s以形成所述第一、第二nmos晶體管2012、2022的漏極以及所述第三、第四nmos晶體管2031、2032的源漏極；在形成所述第二重?fù)诫sp型區(qū)92a，92b時，還同時在所述n阱30預(yù)設(shè)位置進(jìn)行p型重?fù)诫s以形成所述第一、第二pmos晶體管2011、2021的漏極。

本實(shí)施例中，所述第一nmos晶體管2012的漏極與所述第三nmos晶體管2031的源極共用；所述第二nmos晶體管2032的漏極與所述第四nmos晶體管2022的源極共用。

進(jìn)一步的，本步驟中，還包括在所述加固源區(qū)上部形成金屬硅化物的步驟(未予圖示)；對于nmos晶體管，所述金屬硅化物與所述加固源區(qū)的第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)均互相接觸；對于pmos晶體管，所述金屬硅化物與所述加固源區(qū)的第二重?fù)诫sp型區(qū)、第二重?fù)诫sn型區(qū)以及淺p型區(qū)均互相接觸。

具體的，通過在所述加固源區(qū)上形成金屬層，并熱處理使所述金屬層與其下的si材料反應(yīng)，生成所述金屬硅化物。本實(shí)施例中，所述熱處理的溫度范圍是700-900℃，時間為50-70秒。

具體的，在所述加固源區(qū)上部形成金屬硅化物的同時，還可以在所述第一、第二pmos晶體管2011、2021及第一、第二nmos晶體管2012、2022的漏極與柵極上部形成金屬硅化物，以及在所述第三、第四nmos晶體管2031、2032的源極與漏極上部形成金屬硅化物，以降低源漏極及柵極與引出電極之間的接觸電阻。

最后執(zhí)行步驟s4：制作金屬過孔及相應(yīng)金屬連線，以完成所述存儲器單元的制作。

具體的，所述第一nmos晶體管2012與所述第一pmos晶體管2011互連形成第一反相器；所述第二nmos晶體管2022與所述第二pmos晶體管2021互連形成第二反相器；所述第三nmos管2031的源極連接至所述第一反相器的輸出端及所述第二反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的位線；所述第四nmos晶體管2032的源極連接至所述第二反相器的輸出端及所述第一反相器的輸入端，柵極連接至存儲器的字線，漏極連接至存儲器的反位線。

本發(fā)明的soi單端口靜態(tài)隨機(jī)存儲器單元的制作方法具有制造工藝簡單、與常規(guī)cmos工藝相兼容等優(yōu)點(diǎn)。

實(shí)施例四

本實(shí)施例與實(shí)施例三采用基本相同的技術(shù)方案，不同之處在于，實(shí)施例三制作的soi單端口靜態(tài)隨機(jī)存儲器單元中，對于反相器所采用的nmos晶體管，所述第一重?fù)诫sp型區(qū)2042包圍所述第一重?fù)诫sn型區(qū)2041的縱向兩端及橫向外端，所述第一重?fù)诫sn型區(qū)2041的底部仍與box接觸，仍可能發(fā)生少許漏電。對于反相器所采用的pmos晶體管，也是如此。而本實(shí)施例制作的soi單端口靜態(tài)隨機(jī)存儲器單元中，對于反相器所采用的nmos晶體管，所述第一重?fù)诫sp型區(qū)2042除了包圍第一重?fù)诫sn型區(qū)2041的縱向兩端及橫向外端，還進(jìn)一步包圍第一重?fù)诫sn型區(qū)2041的底部；對于反相器所采用的pmos晶體管，所述第二重?fù)诫sn型區(qū)除了包圍第二重?fù)诫sp型區(qū)的縱向兩端及橫向外端，還進(jìn)一步包圍第二重?fù)诫sp型區(qū)的底部。

本實(shí)施例中，對于nmos晶體管的加固源區(qū)，其第一重?fù)诫sn型區(qū)的下部被新增加的重?fù)诫sp型區(qū)所取代，該重?fù)诫sp型區(qū)可通過離子注入形成，通過控制離子注入的能量，使得p型離子濃度峰值靠近加固源區(qū)的下部。對于pmos晶體管的加固源區(qū)，其第一重?fù)诫sp型區(qū)的下部被新增加的重?fù)诫sn型區(qū)所取代，該重?fù)诫sn型區(qū)可通過離子注入形成，通過控制離子注入的能量，使得n型離子濃度峰值靠近加固源區(qū)的下部。

本實(shí)施例中，由于反相器所采用的nmos晶體管的加固源區(qū)中，所述第一重?fù)诫sp型區(qū)2042同時包圍第一重?fù)诫sn型區(qū)2041的縱向兩端、橫向外端及底部；反相器所采用的pmos晶體管的加固源區(qū)中，所述第二重?fù)诫sn型區(qū)同時包圍第二重?fù)诫sp型區(qū)的縱向兩端、橫向外端及底部，從而可以更為全面地抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電，提高單元穩(wěn)定性。

綜上所述，本發(fā)明的soi單端口靜態(tài)隨機(jī)存儲器單元中，組成第一反相器及第二反相器的四個晶體管的源極均采用加固源區(qū)，對于nmos晶體管，所述加固源區(qū)包括第一重?fù)诫sn型區(qū)、第一重?fù)诫sp型區(qū)以及淺n型區(qū)，且所述第一重?fù)诫sp型區(qū)包圍所述第一重?fù)诫sn型區(qū)的縱向兩端及橫向外端；對于pmos晶體管，所述加固源區(qū)包括第二重?fù)诫sp型區(qū)、第二重?fù)诫sn型區(qū)以及淺p型區(qū)，且所述第二重?fù)诫sn型區(qū)包圍所述第二重?fù)诫sp型區(qū)的縱向兩端及橫向外端。這種加固源區(qū)在不增加器件的面積的情況下可有效抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電。并且本發(fā)明在有效抑制總劑量效應(yīng)的同時，還可以抑制晶體管的浮體效應(yīng)。本發(fā)明消除了傳統(tǒng)抗總劑量加固結(jié)構(gòu)增加芯片面積以及無法全面抑制總劑量效應(yīng)導(dǎo)致的漏電的缺點(diǎn)，且本發(fā)明的soi單端口靜態(tài)隨機(jī)存儲器單元的制作方法還具有制造工藝簡單、與常規(guī)cmos工藝相兼容等優(yōu)點(diǎn)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價值。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。