本發(fā)明涉及一種集成存儲(chǔ)器電路，并且具體涉及一種運(yùn)行以生成用于這種集成存儲(chǔ)器電路的感測(cè)放大器使能信號(hào)的電路。

背景技術(shù)：

本領(lǐng)域已知在多個(gè)電源電壓運(yùn)行集成存儲(chǔ)器電路(比如sram)。例如，在一種運(yùn)行模式下可以為集成存儲(chǔ)器電路供應(yīng)相對(duì)較高的電源電壓(例如，1.26v)并且在另一運(yùn)行模式下進(jìn)一步為其供應(yīng)相對(duì)較低的電壓(例如，0.6v)。

在典型的集成存儲(chǔ)器電路中，響應(yīng)于感測(cè)放大器使能(saen)信號(hào)，耦合至存儲(chǔ)器列的(這些)位線的感測(cè)放大器被使能以運(yùn)行。該saen信號(hào)由感測(cè)放大器使能發(fā)生器電路生成，該感測(cè)放大器使能發(fā)生器電路在選擇存儲(chǔ)器單元(位單元)之后實(shí)現(xiàn)足夠時(shí)間的延遲，從而允許在感測(cè)放大器被激活以感測(cè)這些數(shù)據(jù)信號(hào)之前這些位線上的數(shù)據(jù)信號(hào)充分地發(fā)展。保證這些位線上的數(shù)據(jù)信號(hào)已經(jīng)充分發(fā)展所需的時(shí)間量根據(jù)用于集成存儲(chǔ)器電路的電源電壓而變化。例如，對(duì)于相對(duì)較低電源電壓所需的時(shí)間量相對(duì)較長，因?yàn)樽畈畹拇鎯?chǔ)器單元(位單元)在低電壓時(shí)嚴(yán)重地退化并且在低電源電壓下對(duì)其進(jìn)行追蹤需要大量時(shí)間。

現(xiàn)在參照?qǐng)D1，圖1示出了集成存儲(chǔ)器電路12中所使用的感測(cè)放大器使能發(fā)生器電路10的現(xiàn)有技術(shù)自定時(shí)解決方案的框圖。電路12包括由多個(gè)行和多個(gè)列形成的存儲(chǔ)器陣列14。這些列包括陣列14的有源部分16中的多個(gè)列以及陣列的虛擬部分18中的至少一個(gè)列。在有源部分16中，每個(gè)列由互補(bǔ)且被標(biāo)注為位線bl和位線條blb的一對(duì)位線限定，其中存儲(chǔ)器單元20在每個(gè)行位置耦合在這對(duì)位線bl、blb之間并被相應(yīng)的字線wl驅(qū)動(dòng)。在虛擬部分18中，每個(gè)列由被標(biāo)注為虛擬位線dbl的至少一個(gè)位線限定，其中虛擬存儲(chǔ)器單元22在每個(gè)行位置耦合至虛擬位線dbl并被虛擬字線dwl驅(qū)動(dòng)。

雖然針對(duì)單個(gè)列示出了多個(gè)單元20和22，圖1中的展示被簡(jiǎn)化以清楚地僅借助用于一行的相應(yīng)存儲(chǔ)器單元20(在一列中)示出用于這一行的字線wl，并且僅借助用于這一行的相應(yīng)虛擬存儲(chǔ)器單元22(在另一列中)示出用于這一行的虛擬字線dwl。字線wl和dwl被行解碼器電路26驅(qū)動(dòng)，該行解碼器電路運(yùn)行以解碼地址add并基于被解碼的地址選擇一條字線wl用于激勵(lì)。該虛擬字線dwl與任意地址選定的字線wl的激活同時(shí)被激活。

感測(cè)放大器電路30通過列復(fù)用電路32耦合至該多對(duì)位線。感測(cè)放大器電路30包括多個(gè)感測(cè)放大器36，其中在圖1的簡(jiǎn)化展示中僅示出了一個(gè)。響應(yīng)于感測(cè)放大器使能發(fā)生器電路10所生成的感測(cè)放大器使能(saen)信號(hào)，感測(cè)放大器36被激勵(lì)以運(yùn)行。感測(cè)放大器使能發(fā)生器電路10耦合至虛擬位線dbl，并作用以感測(cè)虛擬位線dbl上的電壓。響應(yīng)于對(duì)虛擬字線dwl上信號(hào)的行解碼器斷言(參考號(hào)50，圖2)，虛擬存儲(chǔ)器單元22被配置成用于對(duì)虛擬位線dbl進(jìn)行放電。結(jié)果是，虛擬位線dbl上的電壓下降(參考號(hào)52，圖2)。感測(cè)放大器使能發(fā)生器電路10將虛擬位線dbl上的下降電壓與閾值電壓進(jìn)行比較，并且當(dāng)跨過這個(gè)閾值電壓時(shí)，感測(cè)放大器使能發(fā)生器電路10斷言saen信號(hào)(參考號(hào)54，圖2)并激勵(lì)感測(cè)放大器電路30中的該多個(gè)感測(cè)放大器36。選定閾值電壓以保證字線信號(hào)wl和dwl的斷言與跨過閾值之間的充分時(shí)間延遲，從而使得不發(fā)生對(duì)感測(cè)放大器電路的這種激勵(lì)，直到耦合至存儲(chǔ)器單元20的位線bl、blb上的數(shù)據(jù)信號(hào)已經(jīng)完全發(fā)展的時(shí)候。

列復(fù)用電路32被控制以響應(yīng)于經(jīng)解碼地址add選擇性地通過列解碼器電路40將位線對(duì)連接至感測(cè)放大器電路30的感測(cè)放大器36。經(jīng)列復(fù)用的存儲(chǔ)器電路的配置和運(yùn)行是本領(lǐng)域技術(shù)人員熟知的。

現(xiàn)在參照?qǐng)D3，圖3示出了感測(cè)放大器使能發(fā)生器電路10的附加電路細(xì)節(jié)。感測(cè)放大器使能發(fā)生器電路10還起作用以對(duì)虛擬位線dbl預(yù)先充電?？刂齐娐?0將預(yù)先充電信號(hào)pre施加于mos晶體管62的柵極，該mos晶體管具有耦合至電源節(jié)點(diǎn)(vdd)的源極端子和耦合至虛擬位線dbl的漏極端子。響應(yīng)于預(yù)先充電信號(hào)pre的斷言邏輯低(參考號(hào)56，圖2)，mos晶體管62接通并將虛擬位線dbl上拉至電源節(jié)點(diǎn)(vdd)電壓。這個(gè)預(yù)先充電操作發(fā)生在對(duì)存儲(chǔ)器進(jìn)行讀取之前。當(dāng)預(yù)先充電信號(hào)pre被取消斷言時(shí)(參考號(hào)58，圖2)，響應(yīng)于虛擬字線dwl上的信號(hào)被斷言(參考號(hào)50，圖2)，虛擬位線dbl上的電壓則可以被放電。

比較器電路64具有連接至虛擬位線dbl的第一輸入端和被連接以用于接收閾值電壓的第二輸入端。比較器電路64起作用以將虛擬位線dbl上的電壓與閾值電壓進(jìn)行比較。響應(yīng)于對(duì)虛擬字線dwl信號(hào)的斷言，虛擬位線dbl上的電壓下降(參考號(hào)52，圖2)。當(dāng)虛擬位線dbl上的電壓下降低于閾值電壓時(shí)，比較器電路64的輸出改變邏輯狀態(tài)并且saen信號(hào)被斷言(參考號(hào)54，圖2)。

如上所討論的，存儲(chǔ)器電路可以運(yùn)行于多個(gè)電源電壓處。圖2中所示和上文所述的運(yùn)行代表當(dāng)存儲(chǔ)器電路被供應(yīng)相對(duì)較高的電源電壓(例如，1.26v)時(shí)的運(yùn)行。當(dāng)被供應(yīng)相對(duì)較低電源電壓(例如，0.6v)時(shí)，虛擬位線dbl上的預(yù)先充電電壓將相應(yīng)地較低，但閾值電壓將保持不變。如以上指出的，在較低電源電壓時(shí)，最差的位單元存在較大退化(例如，由于局部統(tǒng)計(jì)變化，離標(biāo)稱6σ)。由于這一點(diǎn)，未從較高至較低電源電壓追蹤感測(cè)放大器使能發(fā)生器電路10所產(chǎn)生的延遲。虛擬位線dbl的放電時(shí)間將隨著電源電壓的減小而退化。然而，虛擬存儲(chǔ)器單元22僅追蹤標(biāo)稱情況而不是最差的情況。結(jié)果是，當(dāng)運(yùn)行于較低電源電壓時(shí)，比較器電路64的輸出可能過快地改變邏輯狀態(tài)并且可能過早地?cái)嘌詓aen信號(hào)。如果發(fā)生這種情況，存在感測(cè)放大器36將在位線bl、blb上的數(shù)據(jù)信號(hào)完全發(fā)展之前被使能。然后可能發(fā)生對(duì)來自感測(cè)放大器36的數(shù)據(jù)輸出的不正確數(shù)據(jù)讀取。

現(xiàn)有技術(shù)教導(dǎo)了對(duì)于前述問題的多種解決方案。在一種解決方案中，當(dāng)運(yùn)行于相對(duì)較低電源電壓時(shí)，存儲(chǔ)器電路使用添加的已充電電容放慢虛擬位線dbl的放電速率。開關(guān)電路(比如傳輸門)通常用于在運(yùn)行于低電源電壓模式時(shí)選擇性地連接該添加的電容，但這個(gè)傳輸門在某種程度上是電阻式的并且此電路不利地影響運(yùn)行以對(duì)虛擬位線進(jìn)行充分放電。在另一種解決方案中，在運(yùn)行于相對(duì)較低電源電壓時(shí)，存儲(chǔ)器電路使用復(fù)用器電路邏輯地延遲saen信號(hào)。然而，在邏輯延遲隨著時(shí)間退化與存儲(chǔ)器單元隨著時(shí)間退化之間不存在關(guān)聯(lián)。因此，隨著存儲(chǔ)器電路老化，不能保證相對(duì)于位線bl、blb上的數(shù)據(jù)信號(hào)的完全發(fā)展對(duì)saen信號(hào)的斷言的正確定時(shí)。

本領(lǐng)域中需要提供更好的解決方案。

技術(shù)實(shí)現(xiàn)要素：

在實(shí)施例中，一種感測(cè)放大器使能信號(hào)生成電路，包括：輸入端，該輸入端耦合至存儲(chǔ)器的虛擬位線；電壓比較器電路，該電壓比較器電路被配置成用于將該虛擬位線上的電壓與閾值電壓進(jìn)行比較并響應(yīng)于所述比較而生成輸出信號(hào)；多位計(jì)數(shù)器電路，該多位計(jì)數(shù)器電路被配置成用于響應(yīng)于該輸出信號(hào)計(jì)數(shù)一個(gè)計(jì)數(shù)值；上拉電路，該上拉電路被配置成用于響應(yīng)于該輸出信號(hào)對(duì)該虛擬位線上的該電壓進(jìn)行上拉；以及計(jì)數(shù)比較器電路，該計(jì)數(shù)比較器電路被配置成用于將該計(jì)數(shù)值與計(jì)數(shù)閾值進(jìn)行比較并響應(yīng)于所述比較而生成感測(cè)放大器使能信號(hào)。

在實(shí)施例中，一種感測(cè)放大器使能信號(hào)生成電路，包括：輸入端，該輸入端耦合至存儲(chǔ)器的虛擬位線；第一電路，該第一電路被配置成用于響應(yīng)于該虛擬位線上的電壓下降低于第一閾值而選擇性地上拉該虛擬位線上的該電壓；第二電路，該第二電路被配置成用于對(duì)該虛擬位線上的該電壓下降低于該第一閾值的次數(shù)進(jìn)行計(jì)數(shù)；以及第三電路，該第三電路被配置成用于響應(yīng)于該計(jì)數(shù)的次數(shù)滿足第二閾值而生成感測(cè)放大器使能信號(hào)。

在實(shí)施例中，一種方法，包括：響應(yīng)于對(duì)字線信號(hào)的斷言，感測(cè)存儲(chǔ)器的虛擬位線上的下降電壓；響應(yīng)于該電壓下降低于第一閾值而選擇性地上拉該虛擬位線上的該電壓；對(duì)該虛擬位線上的該電壓下降低于該第一閾值的次數(shù)進(jìn)行計(jì)數(shù)；以及響應(yīng)于該計(jì)數(shù)的次數(shù)滿足第二閾值而生成感測(cè)放大器使能信號(hào)。

附圖說明

為了更好地理解實(shí)施例，現(xiàn)在將僅通過舉例的方式參照附圖，在附圖中：

圖1是集成存儲(chǔ)器電路中所使用的感測(cè)放大器使能發(fā)生器電路的現(xiàn)有技術(shù)自定時(shí)解決方案的框圖；

圖2是圖1的電路的運(yùn)行時(shí)序圖；

圖3是感測(cè)放大器使能發(fā)生器電路的框圖；

圖4是集成存儲(chǔ)器電路中所使用的感測(cè)放大器使能發(fā)生器電路的自定時(shí)解決方案的框圖；并且

圖5是圖4的電路的運(yùn)行時(shí)序圖。

具體實(shí)施方式

現(xiàn)在參照?qǐng)D4，圖4示出了集成存儲(chǔ)器電路中所使用的感測(cè)放大器使能發(fā)生器電路的自定時(shí)解決方案的框圖。相同的參考號(hào)指代圖1中相同部件，圖1的說明通過引用結(jié)合。圖4的實(shí)現(xiàn)方式與圖1的實(shí)現(xiàn)方式主要區(qū)別在于感測(cè)放大器使能發(fā)生器電路(在此，參考號(hào)100)的配置和運(yùn)行。當(dāng)存儲(chǔ)器電路以相對(duì)較高電源電壓運(yùn)行時(shí)，感測(cè)放大器使能發(fā)生器電路100可以包括如上文針對(duì)saen信號(hào)的生成而討論的電路(參考號(hào)10，參見圖3)。

感測(cè)放大器使能發(fā)生器電路100接收指示存儲(chǔ)器電路是否以相對(duì)較低電源電壓運(yùn)行的控制信號(hào)lv。當(dāng)控制信號(hào)lv未被斷言且關(guān)于相對(duì)較高電源電壓進(jìn)行操作時(shí)，電路10被使能運(yùn)行以生成如上所述的saen信號(hào)。相反，當(dāng)控制信號(hào)lv被斷言且關(guān)于相對(duì)較低電源電壓進(jìn)行操作時(shí)，圖4中所示的感測(cè)放大器使能發(fā)生器電路100的電路被使能運(yùn)行以生成saen信號(hào)。將理解的是，電路10和100可以在可能的情況下共享電路部件。

感測(cè)放大器使能發(fā)生器電路100起作用以選擇性地重置在虛擬位線dbl上的充電?？刂齐娐?02將重置信號(hào)reset施加于mos晶體管104的柵極，該mos晶體管具有耦合至電源節(jié)點(diǎn)(vdd)的源極端子和耦合至虛擬位線dbl的漏極端子。響應(yīng)于重置信號(hào)reset的斷言邏輯低，mos晶體管104接通并將虛擬位線dbl上拉至電源節(jié)點(diǎn)(vdd)電壓。

比較器電路(vcomp)106具有連接至虛擬位線dbl的第一輸入端和被連接以用于接收閾值電壓的第二輸入端。比較器電路106起作用以將虛擬位線dbl上的電壓與閾值電壓進(jìn)行比較。當(dāng)虛擬位線dbl上的電壓降低低于閾值電壓時(shí)，比較器電路106的輸出信號(hào)108改變邏輯狀態(tài)。

多位計(jì)數(shù)器電路112具有被耦合以用于接收預(yù)先充電信號(hào)pre的重置輸入端以及被耦合以用于接收來自比較器電路106的輸出信號(hào)108的時(shí)鐘輸入端。響應(yīng)于對(duì)預(yù)先充電信號(hào)pre的斷言，多位計(jì)數(shù)器電路112被重置為重置(起始)值。由于對(duì)輸出信號(hào)108的每次斷言發(fā)生于虛擬位線dbl上的電壓下降低于閾值電壓時(shí)，所以多位計(jì)數(shù)器電路112改變所存儲(chǔ)的計(jì)數(shù)值。例如，如果多位計(jì)數(shù)器電路112被配置為遞增計(jì)數(shù)器，則所存儲(chǔ)的計(jì)數(shù)值響應(yīng)于對(duì)輸出信號(hào)108的斷言而遞增。相反，如果多位計(jì)數(shù)器電路112被配置為遞減計(jì)數(shù)器，則所存儲(chǔ)的計(jì)數(shù)值響應(yīng)于對(duì)輸出信號(hào)108的斷言而遞減。

多位計(jì)數(shù)比較器電路(ccomp)118具有被配置成用于接收從多位計(jì)數(shù)器電路112輸出的所存儲(chǔ)的計(jì)數(shù)值的第一輸入端以及被配置成用于接收計(jì)數(shù)閾值的第二輸入端。比較器電路118起作用以將所存儲(chǔ)的計(jì)數(shù)值與計(jì)數(shù)閾值進(jìn)行比較。當(dāng)所存儲(chǔ)的計(jì)數(shù)值等于計(jì)數(shù)閾值時(shí)，比較器電路118的輸出改變邏輯狀態(tài)并且saen信號(hào)被斷言。

參照?qǐng)D5的時(shí)序圖可以更好地理解感測(cè)放大器使能發(fā)生器電路100的運(yùn)行。在以下說明中，假定控制信號(hào)lv被斷言并且存儲(chǔ)器電路關(guān)于相對(duì)較低電源電壓運(yùn)行。

控制電路60/102將預(yù)先充電信號(hào)pre施加于電路10中的mos晶體管62的柵極。響應(yīng)于預(yù)先充電信號(hào)pre的斷言邏輯低(參考號(hào)56)，mos晶體管62接通并將虛擬位線dbl拉至電源節(jié)點(diǎn)(vdd)電壓。這個(gè)預(yù)先充電操作發(fā)生在對(duì)存儲(chǔ)器進(jìn)行讀取之前。

對(duì)預(yù)先充電信號(hào)pre的斷言進(jìn)一步使得多位計(jì)數(shù)器電路112重置為重置(起始)值。在本示例中，該重置值為零且多位計(jì)數(shù)器電路112作為遞增計(jì)數(shù)器運(yùn)行。預(yù)先充電信號(hào)pre然后被取消斷言(參考號(hào)58)。

接下來，虛擬字線dwl上的信號(hào)被斷言(參考號(hào)50)。虛擬位線dbl上的電壓然后開始放電(參考號(hào)52)。當(dāng)虛擬位線dbl上的電壓降低低于閾值電壓時(shí)，比較器電路106的輸出改變邏輯狀態(tài)。例如，當(dāng)滿足比較測(cè)試時(shí)，輸出信號(hào)108可能產(chǎn)生脈動(dòng)120。

響應(yīng)于輸出信號(hào)108的狀態(tài)改變，多位計(jì)數(shù)器電路112遞增(參考號(hào)122)。比較器電路118將從多位計(jì)數(shù)器電路112輸出的計(jì)數(shù)值與計(jì)數(shù)閾值進(jìn)行比較。如果所存儲(chǔ)的計(jì)數(shù)值不等于計(jì)數(shù)閾值，則從比較器電路118輸出的saen信號(hào)保持被取消斷言。

此外，響應(yīng)于輸出信號(hào)108的狀態(tài)改變以及被取消斷言的saen信號(hào)，控制電路102斷言重置信號(hào)reset(參考號(hào)124，例如脈沖邏輯低)。mos晶體管104接通并將虛擬位線dbl上拉回至電源節(jié)點(diǎn)(vdd)電壓。

該過程然后如上所述重復(fù)必需的次數(shù)，直到所存儲(chǔ)的計(jì)數(shù)值等于計(jì)數(shù)閾值。在本示例中，計(jì)數(shù)閾值為三。當(dāng)所存儲(chǔ)的計(jì)數(shù)值等于計(jì)數(shù)閾值時(shí)，從比較器電路118輸出的saen信號(hào)被斷言。由于saen信號(hào)被斷言，所以控制電路102可以被配置成用于不斷言重置信號(hào)reset。

在替代性實(shí)施例中，控制電路102將在這一點(diǎn)斷言重置信號(hào)reset，這造成mos晶體管104接通并將虛擬位線dbl上拉回至電源節(jié)點(diǎn)(vdd)電壓，從而預(yù)期下一讀取周期有效地對(duì)虛擬位線dbl進(jìn)行預(yù)先充電。此操作用虛線126和128示出。就這一點(diǎn)而言，在實(shí)施例中，同一晶體管可以用于mos晶體管62、104。

出于比較目的，用虛線130示出當(dāng)控制信號(hào)lv被取消斷言且存儲(chǔ)器電路關(guān)于相對(duì)較高電源電壓運(yùn)行時(shí)電路10/100的運(yùn)行。在本實(shí)現(xiàn)方式中，感測(cè)放大器使能發(fā)生器電路100被使能并且感測(cè)放大器使能發(fā)生器電路10被使能。當(dāng)比較器64檢測(cè)到虛擬位線dbl電路上的電壓下降低于閾值電壓時(shí)，比較器電路64的輸出將改變邏輯狀態(tài)并且saen信號(hào)將被斷言(參考號(hào)54)。將要注意的是，在圖5所展示的示例中，在低壓運(yùn)行模式和高壓運(yùn)行模式兩者下，saen信號(hào)的斷言的定時(shí)基本上相同。

在另一實(shí)施例中，可以省略感測(cè)放大器使能發(fā)生器電路10。在這種配置中，當(dāng)控制信號(hào)lv被取消斷言并且存儲(chǔ)器電路關(guān)于相對(duì)較高電源電壓運(yùn)行時(shí)，計(jì)數(shù)閾值可以被設(shè)置為值一。相反，當(dāng)控制信號(hào)lv被斷言且存儲(chǔ)器電路關(guān)于相對(duì)較低電源電壓運(yùn)行時(shí)，計(jì)數(shù)閾值可以被設(shè)置為大于一的值(例如三，如上述示例中所示)從而延遲對(duì)saen信號(hào)的斷言。

圖4和圖5的實(shí)現(xiàn)方式相比圖1至圖3的實(shí)現(xiàn)方式的優(yōu)點(diǎn)在于可以通過設(shè)置計(jì)數(shù)閾值來調(diào)諧延遲量。這個(gè)值可以例如被加載至存儲(chǔ)器電路的寄存器中。另外，可以隨著時(shí)間調(diào)整該值，從而考慮由于老化所引起的存儲(chǔ)電路的變化。避免了saen斷言的延遲與存儲(chǔ)器單元放電(即，位線bl、blb上數(shù)據(jù)信號(hào)的完全發(fā)展)之間的不匹配。通過對(duì)所存儲(chǔ)的計(jì)數(shù)閾值的調(diào)整，簡(jiǎn)單且準(zhǔn)確地實(shí)踐對(duì)延遲定時(shí)的完全控制。

在又另一替代性實(shí)施例中，只提供了感測(cè)放大器使能發(fā)生器電路100并且控制信號(hào)lv用于基于電源電壓電平來選擇計(jì)數(shù)閾值。例如，計(jì)數(shù)閾值在控制信號(hào)lv指示關(guān)于相對(duì)較高電源電壓運(yùn)行時(shí)可以具有相對(duì)較低的值(例如，一)，并且相反地在控制信號(hào)lv指示關(guān)于相對(duì)較低電源電壓運(yùn)行時(shí)可以具有相對(duì)較高值(例如三，如上所示)。

雖然上述示例闡述了僅以兩個(gè)不同電源電壓電平運(yùn)行，但應(yīng)該理解的是，存儲(chǔ)器電路可以用三個(gè)或更多個(gè)電源電壓電平和相應(yīng)的運(yùn)行模式來實(shí)現(xiàn)。圖4和圖5的實(shí)現(xiàn)方式可以處理關(guān)于任何數(shù)量電源電壓電平的定時(shí)差異，因?yàn)橥ㄟ^簡(jiǎn)單地設(shè)置與被激勵(lì)的電源電壓電平相對(duì)應(yīng)的正確計(jì)數(shù)閾值可以保證正確定時(shí)操作。不同的計(jì)數(shù)閾值可以被存儲(chǔ)在不同寄存器或存儲(chǔ)器空間中，或基于當(dāng)前電源電壓模式而被選擇以供使用。

已經(jīng)通過對(duì)本發(fā)明的示例性實(shí)施例的完整且信息性的描述的示例性且非限制性示例提供了前面的描述。然而，對(duì)于相關(guān)領(lǐng)域的技術(shù)人員而言，鑒于前面的描述，當(dāng)結(jié)合附圖和所附權(quán)利要求書來閱讀本說明書時(shí)，各種修改和適配會(huì)變得明顯。然而，對(duì)本發(fā)明教導(dǎo)的所有這樣和類似的修改將仍然落入如所附權(quán)利要求書所限定的本發(fā)明的范圍之內(nèi)。