一種可變增益放大器的增益dB-linear實現(xiàn)方法
【專利摘要】本發(fā)明公開了一種可變增益放大器的增益dB?linear實現(xiàn)方法。該方法將OTA電路模塊設計成輔助VGA，在其輸入端加固定差分電壓。利用工作在亞閾值區(qū)的MOS管產(chǎn)生與輸入線性變化的電壓成指數(shù)規(guī)律變化的電壓，利用源跟隨器對指數(shù)規(guī)律變化的電壓值在縱坐標上的搬移，產(chǎn)生起始電壓值為輔助VGA輸出共模電平的指數(shù)規(guī)律變化的電壓。將輔助VGA輸出電壓和搬移后的指數(shù)規(guī)律變化的電壓輸入到比較器，將其輸出電壓作為輔助VGA的控制電壓，建立鎖幅環(huán)路，使得輔助VGA的輸出電壓成指數(shù)規(guī)律變化。比較器輸出電壓作為主VGA控制電壓，主VGA增益變化滿足dB?linear特性。該方法可實現(xiàn)更大的增益dB?linear范圍。
【專利說明】
一種可變増益放大器的増益dB-1 inear實現(xiàn)方法
技術領域
[0001] 本發(fā)明涉及一種可變增益放大器的增益dB-linear實現(xiàn)方法，屬于集成電路設計
技術領域。
【背景技術】
[0002] 可變增益放大器(VGA)是射頻通信芯片的模擬基帶部分很重要的一個模塊。通常 要求輸入信號在不同功率下要保持模擬基帶輸出端信號功率保持在一定范圍內(nèi)以便于后 級ADC處理，這一功能由AGC(自動增益控制）電路實現(xiàn)。為了使得輸入信號在任意變化情況 下AGC環(huán)路的穩(wěn)定時間恒定，要求鏈路增益的變化與控制電壓滿足dB-Ι inear特性。

【發(fā)明內(nèi)容】

[0003] 為了克服現(xiàn)有技術的不足，本發(fā)明的目的在于提供一種可變增益放大器增益dB-linear實現(xiàn)方法。本發(fā)明不同于傳統(tǒng)的基于偽指數(shù)、泰勒級數(shù)或其他近似方法，在理論分析 的情況下不存在數(shù)學近似，因此可實現(xiàn)較大的增益dB-linear范圍。
[0004] 本發(fā)明方法利用主VGA自身跨導單元的跨導值與控制電壓的數(shù)學關系，將與主VGA 中跨導單元成等比縮放關系的OTA電路模塊設計成一個輔助VGA，在該輔助VGA的輸入端加 一固定差分電壓。利用工作在亞閾值區(qū)的M0S管產(chǎn)生與輸入線性變化的電壓成指數(shù)規(guī)律變 化的電壓，利用源跟隨器實現(xiàn)對指數(shù)規(guī)律變化的電壓值在縱坐標上的搬移，產(chǎn)生起始電壓 值為輔助VGA的輸出共模電平的指數(shù)規(guī)律變化的電壓。將輔助VGA的輸出電壓和搬移后的指 數(shù)規(guī)律變化的電壓輸入到比較器，同時將比較器的輸出電壓作為輔助VGA的控制電壓，建立 一個鎖幅環(huán)路，使得輔助VGA的輸出電壓成指數(shù)規(guī)律變化。比較器的輸出電壓同時作為主 VGA的控制電壓，這樣主VGA的增益變化可滿足dB-Ι inear特性。
[0005] 本發(fā)明的技術方案具體介紹如下。
[0006] 本發(fā)明提供一種可變增益放大器的增益dB-linear實現(xiàn)方法，具體步驟如下：
[0007] (1)采用與主VGA中跨導單元成等比縮放關系的0ΤΑ電路模塊設計成一個輔助VGA， 或者完全復制主VGA中跨導單元電路，在輔助VGA的輸入端加一固定差分電壓；
[0008] (2)利用工作在亞閾值區(qū)的M0S管產(chǎn)生與輸入線性變化的電壓成指數(shù)規(guī)律變化的 電壓；
[0009] (3)利用源跟隨器實現(xiàn)對指數(shù)規(guī)律變化的電壓值在縱坐標上的搬移，產(chǎn)生起始電 壓值為輔助VGA的輸出共模電平的指數(shù)規(guī)律變化的電壓；
[0010] (4)將輔助VGA的輸出電壓和搬移后的指數(shù)規(guī)律變化的電壓輸入到比較器，同時將 比較器的輸出電壓作為輔助VGA的控制電壓，建立一個鎖幅環(huán)路，使得輔助VGA的輸出電壓 成指數(shù)規(guī)律變化，比較器的輸出電壓同時作為主VGA的控制電壓，實現(xiàn)主VGA的增益變化滿 足dB-Ι inear特性。
[0011] 本發(fā)明的有益效果在于，與傳統(tǒng)的基于偽指數(shù)、泰勒級數(shù)或其他近似方法相比，在 理論分析的情況下不存在數(shù)學近似，因此可實現(xiàn)較大的增益dB-linear范圍。可以將VGA所 能達到的全部增益范圍實現(xiàn)dB-Ι inear特性。
【附圖說明】
[0012]圖1為可變增益放大器的增益dB-linear實現(xiàn)電路圖。
[0013]圖2為控制電壓VL變化時節(jié)點a，Vctri，V〇P的電壓變化曲線。
[0014] 圖3為單極VGA的增益與控制電壓的關系曲線。
[0015] 圖4為兩級VGA串聯(lián)示意圖。
[0016] 圖5為兩級VGA的增益與控制電壓的關系曲線。
【具體實施方式】
[0017] 下面結(jié)合附圖和實施例對本發(fā)明的技術方案進一步詳細闡述。
[0018] 本發(fā)明方法利用主VGA自身跨導單元的跨導值與控制電壓的數(shù)學關系，將與主VGA 中跨導單元成等比縮放關系的的OTA電路模塊設計成一個輔助VGA，在該輔助VGA的輸入端 加一固定差分電壓。利用工作在亞閾值區(qū)的M0S管產(chǎn)生與輸入線性變化的電壓成指數(shù)規(guī)律 變化的電壓，利用源跟隨器實現(xiàn)對指數(shù)規(guī)律變化的電壓值在縱坐標上的搬移，產(chǎn)生起始電 壓值為輔助VGA的輸出共模電平的指數(shù)規(guī)律變化的電壓。將輔助VGA的輸出電壓和搬移后的 指數(shù)規(guī)律變化的電壓輸入到比較器，同時將比較器的輸出電壓作為輔助VGA的控制電壓，建 立一個鎖幅環(huán)路，使得輔助VGA的輸出電壓成指數(shù)規(guī)律變化。比較器的輸出電壓同時作為主 VGA的控制電壓，這樣主VGA的增益變化可滿足dB-Ι inear特性。
[0019] 本發(fā)明具體實現(xiàn)方式如圖1。圖1中的大方框內(nèi)為主VGA，圓圈中為輔助VGA的跨導 電路，A1和A2為電壓比較器，兩個小方框內(nèi)分別為兩個源跟隨器S1和S2,橢圓中為指數(shù)變化 電壓產(chǎn)生電路。
[0020] 對于圖1中的M0S管M5,當其柵源電壓VL小于閾值電壓V?，且其漏源電壓VDS大于 200mV左右時，漏源電流與柵源電壓滿足指數(shù)關系，這種效應稱作亞閾值導電。因此圖1中C 點的電壓與輸入電壓Vl的關系為：
[0022]其中X和y為與M0S管相關的常量，與柵源電壓VL無關，這里并不關心實際X和y的 值。由式(1)可知C點的電壓變化量與電壓Vl呈指數(shù)關系。
[0023] 在圖1中由舢3管％，M2，Ms，Mcl，Mc2組成主VGA的跨導部分。為了簡化分析，假設M s等 效的阻抗
[0024] Rs = 2f(Vctri) (2)
[0025] Vctri為M0S管Ms的柵電壓。
[0026] 設由M0S管Mci，Mc2構成的偏置電流源的非理想阻抗為r，輸入管Ml，M2的跨導為gm， 則主VGA中的跨導電路的跨導值為
[0028]如果將主VGA中的跨導電路中的所有M0S管的溝道寬長比縮小為原來的|，構成輔 助VGA中的跨導電路，則輸入管M3，M4的跨導變
等效的阻抗變?yōu)?nf (Vctrl)，偏置電 流源13其4的非理想阻抗為nr。縮小尺寸后的OTA跨導值為：
[0030] 對比發(fā)現(xiàn)式(3)與（4)剛好相差η倍。
[0031] 在圖1中的輔助VGA輸入端加一差分直流電壓￥。+￥(1，￥。，(1，則電阻1?兩端電壓差為 VdG^R，或者說V〇P比共模節(jié)點d的電壓低VdG^R。
[0032] 圖1中的兩個源跟隨器S1，S2的M0S管尺寸完全相同。通過比較器A1比較節(jié)點b和共 模節(jié)點d的電壓大小，產(chǎn)生控制電壓并作用于節(jié)點e，從而使得節(jié)點b的電壓與共模節(jié)點d相 等。因為源跟隨器S2的輸入電壓始終為Vdd，相當于c點電平變化的初始值，又S1和S2完全相 同，因此a點電壓變化的初始值始終和共模節(jié)點d的電平相等。比較器A2比較節(jié)點a和￥。 [)的大 小(也可以理解為比較a點的電壓變化量(成指數(shù)規(guī)律變化)與電阻兩端的電壓差(VdGmR)的 大?。?。當a點電壓小于V0 P，比較器A2的輸出電平Vctrl增大，從而增大跨導G、，使得電阻R兩 端電壓差增大，V#降低，反之亦然。這樣a點的電壓變化量始終等于電阻兩段的電壓差 (VdGmR)0
[0033] 當電壓I變化時，a點的電壓變化(減小)量
[0038]所以6、相對電壓I成指數(shù)關系。根據(jù)式⑶和(4)可知，主VGA的跨導值與電壓I的 關系為
[0042]由此可見VGA的增益與控制電壓Vl呈指數(shù)關系，滿足增益dB-linear特性。
[0043]圖2所示為控制電壓VL變化時節(jié)點a，Vctri，V〇P的電壓變化曲線。實際上因為0ΤΑ的 跨導變化范圍有限，ν〇ΡΗ能在一定范圍內(nèi)跟隨a點電平，如圖2所示。只要合理選擇Vd和電阻 R，就可使V#的電平變化范圍落在曲線a的指數(shù)特性范圍內(nèi)，從而使得跨導6"在全部變化范 圍與電壓I成指數(shù)關系。在圖2中曲線a和曲線^的交匯點和分離點之間所對應的電壓V L范 圍為有效的dB-Ι inear控制電壓范圍。圖3所示為一級VGA的增益與控制電壓關系的仿真結(jié) 果，從圖中可以看出增益的dB-linear范圍與最大增益及最小增益之間沒有明顯的過渡，能 夠?qū)⑷康目勺冊鲆娣秶鷮崿F(xiàn)dB-linear。通過串聯(lián)多級VGA可實現(xiàn)更大的增益dB-linear 范圍，如圖4所示。兩級VGA的增益仿真結(jié)果如圖5所示，可見增益dB-linear范圍擴大兩倍同 時增益變化曲線保持良好的線性趨勢。
【主權項】
1. 一種可變增益放大器的增益dB-linear實現(xiàn)方法，其特征在于，具體步驟如下： (1) 采用與主VGA中跨導單元成等比縮放關系的OTA電路模塊設計成一個輔助VGA，在輔 助VGA的輸入端加一固定差分電壓； (2) 利用工作在亞閾值區(qū)的MOS管產(chǎn)生與輸入線性變化的電壓成指數(shù)規(guī)律變化的電 壓； (3) 利用源跟隨器實現(xiàn)對指數(shù)規(guī)律變化的電壓值在縱坐標上的搬移，產(chǎn)生起始電壓值 為輔助VGA的輸出共模電平的指數(shù)規(guī)律變化的電壓； (4) 將輔助VGA的輸出電壓和搬移后的指數(shù)規(guī)律變化的電壓輸入到比較器，同時將比較 器的輸出電壓作為輔助VGA的控制電壓，建立一個鎖幅環(huán)路，使得輔助VGA的輸出電壓成指 數(shù)規(guī)律變化，比較器的輸出電壓同時作為主VGA的控制電壓，實現(xiàn)主VGA的增益變化滿足dB-1 inear 特性。
【文檔編號】H03G3/30GK106026957SQ201610301402
【公開日】2016年10月12日
【申請日】2016年5月9日
【發(fā)明人】李巍, 梅昊宇
【申請人】復旦大學