本發(fā)明的各個實施例涉及存儲器，特別是電可擦除和可編程(eeprom)類型的非易失性存儲器。

背景技術：

在eeprom存儲器中，位元的邏輯值存儲在存儲器單元中，存儲器單元通常包括存取晶體管以及具有控制柵極和浮置柵極的狀態(tài)晶體管。

浮置柵極晶體管的編程或擦除存在于借由可以為10至20伏、通常13伏量級的高電壓脈沖vp通過隧穿效應(“福勒-諾德海姆效應”)而將電荷注入至晶體管的柵極中或者從晶體管的柵極抽出。

編寫eepom存儲器所必需的該13伏的高電壓無法減小，并且施加了關于技術工藝和產(chǎn)品可靠性的緊密約束。

實際上，光刻縮減(換言之增加刻蝕分辨率)導致工作電壓降低，并且該高編寫電壓變?yōu)殛P于從晶體管的源/漏結(jié)的去往通常連接至接地的襯底的擊穿或泄漏的顯著問題。

晶體管的泄漏和過早老化的這些風險對于產(chǎn)品的可靠性具有直接影響，并且可應用的最大高電壓vp受限于存儲器單元的穩(wěn)健性。

因此，電壓vp對于正確發(fā)生的擦除和編程操作可以不足，從而正確地發(fā)生，或者存儲器單元可以甚至退化。

此外，當電壓vp接近所討論的部件允許的最大電壓時，通常由于雪崩效應而出現(xiàn)大的泄漏電流。這些電流顯著地增加至某一閾值之上，并且電荷泵可以不再為其供電。這可以導致不完全擦除或不完全編程，并且這些泄漏風險因此對電路的功能具有直接影響。

最大化存儲器單元的耦合因子并且最小化隧穿氧化物的厚度使得允許致力于解決該問題，但是這些技術已經(jīng)達到了它們的最大可能性(耦合因子超過80％并且隧穿氧化物的厚度小于)。

擦除和編程高電壓脈沖的應用持續(xù)時間的增加受限，因為這將導致不可接受的編寫次數(shù)。

已經(jīng)構思了備選解決方案，諸如例如已知為“分裂-電壓”架構的架構(根據(jù)由本領域技術人員通常使用的術語)，但是通常要求復雜的外圍電路并且顯著地不太適用于消耗非常少電能的例如用于射頻標識(“rfid”)標簽或獨立存儲器中的小存儲板。

因此，存在避免在存儲器單元的結(jié)處擊穿和泄漏并同時施加足夠高以使得擦除和編程操作正確地發(fā)生的電壓的需求。

技術實現(xiàn)要素：

根據(jù)一個實施例，提供了一種簡單的eeprom存儲器類型的存儲器架構，相對于已知架構并未增加表面積，允許在高效和可靠的編程操作期間避免存儲器單元的擊穿和泄漏。

因此，根據(jù)一個方面，提供了一種非易失性電可擦除和可編程存儲器類型的存儲器裝置，包括連接至位線的存儲器單元的矩陣存儲板，以及配置用于選擇存儲器單元并且將編程脈沖施加至對應的位線上的編程裝置。

根據(jù)該方面的總體特征，所述存儲板位于在浮置電勢下的局部阱內(nèi)，并且編程裝置配置用于增加所述局部阱的電勢并同時將編程脈沖施加至所選擇存儲器單元的位線。

浮置電勢的局部阱通常由與局部阱和襯底的導電性相反的導電性的其他阱以及與掩埋層而與襯底絕緣。

通過提高局部阱的電勢，減小了在由局部阱與存取晶體管的源極/漏極區(qū)域之間結(jié)上的電勢差，并且因此可以以相同量增加被施加至所述漏極和源極的電勢，然而并不達到所述結(jié)的擊穿電壓。

總體而言，添加虛設結(jié)構至功能結(jié)構，顯著地以便于避免中斷周期性，這對于集成電路制造的某些步驟可以有害的。在eeprom存儲器的情形中，這些虛設結(jié)構包括虛設位線。

通常不使用但是結(jié)構上存在的這些虛設位線有利地用于提高局部阱的電勢。

更確切地，在編程操作期間，電勢有利地施加至虛設位線，其足以在局部阱中、橫跨pn結(jié)形成反向電流，并且因此使得所述局部阱的電勢增加。

因此，換言之，根據(jù)一個實施例，裝置包括經(jīng)由pn結(jié)連接至局部阱的至少一個虛設位線，并且編程裝置有利地被配置用于通過在所述pn結(jié)中形成反向電流來增加所述局部阱的電勢。

根據(jù)一個實施例，編程裝置被配置用于施加最小非零電壓至未被選存儲器單元的位線并同時施加編程脈沖至已被選存儲器單元的位線。

根據(jù)一個實施例，編程裝置被配置用于將所述局部阱偏置至低于高限電壓(ceilingvoltage)的電壓。

所述高限電壓可以等于所述最小非零電壓。

有利地，裝置可以被配置成使得以基本上空間均勻的方式偏置局部阱。

此外，裝置可以被配置成使得編程裝置能夠促使所述局部阱的電勢接地。

根據(jù)一個實施例，裝置包括布置在處于浮置電勢的所述局部阱之外的、用于控制柵極的控制組塊，以及將所述控制組塊連接至存儲器單元的控制柵極并同時延伸在存儲板的存儲器單元的至少一些之上的電鏈路。

就此而言，本領域技術人員將能夠在它們方便的情況下參閱法國專利申請序列號1461339，其內(nèi)容包括在本專利申請中。

根據(jù)另一方面，也提供了一種用于將數(shù)據(jù)值寫入至只讀電可擦除和可編程存儲器類型的存儲器的存儲板的存儲器單元中的方法，包括在其期間施加編程脈沖至所選位線的編程步驟，以及包括在所述脈沖的施加期間包括所述存儲板的浮置局部阱的電勢增加。

這些實施例和它們的實現(xiàn)方式允許待獲得的存取晶體管的源極-阱和漏極-阱結(jié)的擊穿電壓中高限電壓的值的增加的等同形式。例如，該增加可以具有所述高限電壓的值。

通過使用小型裝置以及例如具有低功耗的裝置，這顯著地允許施加更高電壓至位線并且浮置柵極晶體管的隧穿氧化物的厚度顯著增加，導致數(shù)據(jù)的更好保留。

此外，單元可以以減小的耦合因子而工作，換言之具有用于耦合電容的較低的表面積，這導致更緊湊的存儲器單元。此外，減小的耦合因子通常導致存儲器單元回彈性的改進，這可以容忍更大數(shù)目的擦除/編程循環(huán)。

盡管本發(fā)明可以有利地適用于eeprom存儲器，但是對于本領域技術人員將明顯的是本發(fā)明可以適用于其他類型的非易失性存儲器，例如快閃存儲器類型。

附圖說明

一旦檢查了不應視作限定性的實施例和它們實現(xiàn)方式的詳細說明以及來自附圖，本發(fā)明的其他優(yōu)點和特征將變得明顯，其中：

－圖1至圖6示意性地示出了根據(jù)本發(fā)明的存儲器裝置的實施例和它們的實現(xiàn)方式。

具體實施方式

在圖1中，附圖標記disp表示根據(jù)本發(fā)明的eeprom類型的存儲器裝置的一個示例。

該裝置disp包括存儲器單元cel的存儲板pm，以及編程裝置mpr和擦除裝置mef，其顯著地包括允許待施加的高編程或擦除電壓的裝置hv，行和列解碼器decy和decx以及包括讀取放大器ampl的讀取裝置。

行解碼器decy和列解碼器decx顯著地由編程裝置mpr和擦除裝置mef控制，并且被配置用于通過例如借由控制組塊而分別通過字線和控制線wl/cgl并通過位線bl發(fā)送信號而選擇存儲器單元。

裝置dis也包括控制裝置mcm，包括例如能夠顯著地實現(xiàn)各個編程裝置mpr、擦除裝置mef和讀取裝置ampl的常規(guī)結(jié)構的邏輯裝置。

存在于存儲器裝置disp中并且理解本發(fā)明不可缺少的其他常規(guī)裝置為了簡化起見并未示出在圖1中。

圖2更精確地示出了存儲板pm的一部分的電子電路圖，pm在該表現(xiàn)中包括具有通過字線wl受控的八個存儲器單元cel的4個字節(jié)oct0至oct3的存儲器字。

可以想起，eeprom類型的存儲器單元cel包括浮置柵極狀態(tài)晶體管te，常規(guī)地具有連接至控制線cgl的控制柵極(cgl在此表示對于相應字節(jié)oct0至oct3的存儲器單元共用的控制線cgl0至cgl3中的任意一個)，浮置柵極，漏極區(qū)域，以及連接至源極線sl的源極區(qū)域。該存儲器單元cel也包括存取晶體管ta，具有連接至狀態(tài)晶體管te的漏極區(qū)域的源極區(qū)域，連接至位線bl(類似的，bl在此表示圖2中所述每個字節(jié)oct的位線bl0至bl7中的任意一個)的漏極區(qū)域，以及連接至字線wl的柵極。

此外，虛設位線dbl和虛設存取晶體管dta布置在存儲器字的每個字節(jié)oct之間。每個虛設存取晶體管dta的源極與下一行虛設存取晶體管dta的源極共用。

例如在制造步驟期間使用這些虛設結(jié)構以避免中斷顯著地所沉積材料、刻蝕、或注入的周期性，并且通常不用于所制造裝置的操作。

然而，在根據(jù)本發(fā)明的存儲器裝置中，在用于對在工作中裝置編程的步驟期間使用虛設結(jié)構是有利的。

圖3示出了根據(jù)一個實施例的裝置的存儲板pm的剖視圖，對應于圖2中的平面aa。

存儲板pm形成在例如具有p型摻雜的半導體阱pw中和半導體阱pw上，由具有n型摻雜的橫向阱nw和掩埋層niso與具有p型摻雜的襯底psub的剩余部分電絕緣。

橫向阱nw與掩埋層niso接觸，并且在它們的表面上包括具有n型摻雜的阱接觸cnw。阱pw也包括具有p型摻雜的阱接觸cpw，由金屬跡線ccw連接至阱接觸cnw。

因此，由阱pw、橫向阱nw和與襯底psub絕緣的掩埋層niso形成的整個組件的電勢是浮置的。

在以下部分中，為了簡化，當提到“局部阱pw的電勢”時，這實際上表示所述組件的電勢。

該剖視圖示出了存儲器單元cel的狀態(tài)晶體管te，其中控制柵極被標記為cg(cg表示所示控制柵極cg0至cg3中的任意一個)，浮置柵極被標記為fg，以及其由n型摻雜劑注入形成的漏極區(qū)域被標記為nd。

狀態(tài)晶體管te的漏極區(qū)域nd也可以表示對應的存儲器單元的存取晶體管ta的源極區(qū)域ns。

注意在該附圖中，每個字節(jié)oct由存儲器單元cel的大小的分隔區(qū)域而與相鄰字節(jié)分離。

在兩個字節(jié)之間的所述分隔區(qū)域中，虛設位線dbl由接觸被電連接至虛設存取晶體管dta的漏極dnd，但是在剖視圖平面aa中不可見。

位線bl至存取晶體管ta的漏極區(qū)域的連接在該表示法中也不可見。

裝置的各個摻雜區(qū)域之間的界面形成了等同于二極管的pn結(jié)。特別地，具有n類型摻雜的虛設存取晶體管的源極區(qū)域由附圖標記dns標注并且與具有p型摻雜的局部阱pw形成結(jié)jpn。

具有形成字節(jié)oct的八個存儲器單元的狀態(tài)晶體管的控制柵極被表示為連接至對應的控制線cgl的共用控制柵極cg的形式。

如圖4中所示，也穿過剖面aa，控制線cgl將存儲板pm的存儲器單元cel連接至位于存儲板pm之外的控制組塊blc(blc在此表示控制組塊blc0至blc3中的任意一個)。相同的控制組塊與一個字節(jié)相關聯(lián)。

控制組塊blc包括控制元件，諸如控制柵極開關cgc(cgc在此表示對應于組塊blc0至blc3的開關cgc0至cgc3中的任意一個)，控制元件被表示為晶體管的形式，經(jīng)由相應的控制線cgl連接至相應的控制柵極cg。

此外，控制組塊blc可以包括例如鎖存器或反相器。

因此，控制線cgl由“飛越(flyover)”存儲板pm的金屬化層形成。

在表現(xiàn)形式中，控制組塊blc有利地位于存儲板pm之外。然而，控制組塊可以位于存儲板pm內(nèi)，例如在與局部阱pw隔離的、具有固定電勢的第二局部阱中。

在擦除操作中施加至控制線cgl以及在編程操作中施加至位線bl的電壓是相同的幅度量級的，通常為13伏。然而，因為緊湊性約束在控制組塊blc中不太是問題，因此控制組塊cgc1至cgc3的元件例如并未限制尺寸并且可以形成以便于能夠固有地忍受高電壓(例如13伏)。

因此，控制組塊的元件無需在浮動電勢的局部阱中以便于不顯著地經(jīng)受在它們的結(jié)處的泄漏。

圖5示出了對應于圖2和圖3中所示部分的存儲板pm的一部分的pn結(jié)的等效電路。

在存取晶體管ta的n型漏極區(qū)域與處于浮置電勢的p型局部阱pw之間的每個結(jié)jta被表示為等效二極管的形式。類似的，在虛設存取晶體管dta的n型漏極區(qū)域與p型的處于浮置電勢的局部阱pw之間的結(jié)jpn被表示為等效二極管的形式。

存取晶體管ta和虛設存取晶體管dta的漏極nd和dnd由等效二極管jte和jpn的陰極表示，另一方面陽極表示處于浮置電勢的局部阱pw。

連接至接地gnd、具有掩埋層niso和橫向阱nw的襯底的結(jié)jsub形成了等效二極管，其中陽極由襯底psub形成，并且陰極由掩埋層nsio和橫向阱nw形成。

在其中晶體管ta和dta處于導通狀態(tài)的情形中，等同于結(jié)jta和jpn的二極管也可以表示在局部阱pw與虛設存取晶體管dta和存取晶體管ta的源極之間的結(jié)。

此外，所示的裝置包括連接在局部阱pw和接地gnd之間并且由信號npr控制的晶體管tgnd，從而形成用于促使局部阱pw的電勢至接地gnd的裝置。

所示的裝置也包括組塊clamp(鉗位)，從而形成用于將局部阱pw的偏置限制為低于高限電壓的裝置，其可以包括例如配置作為具有0.7v閾值電壓的二極管、串聯(lián)至接地gnd的四個晶體管，從而允許將局部阱的電勢限制至大約3v的高限電壓。

圖6示出了在用于將數(shù)據(jù)值寫入存儲板pm的存儲單元cel中的循環(huán)期間施加至存儲板的元件的電壓。

常規(guī)地，用于將數(shù)據(jù)值寫入所選擇存儲器單元中的循環(huán)周期包括在編程步驟pr之前的擦除步驟ef。

在擦除步驟ef中，擦除裝置mef常規(guī)地被配置用于將狀態(tài)晶體管te的漏極和源極耦合至接地gnd，并且用于在具有通常大約13v的擦除值的擦除電壓vcg將擦除脈沖施加至控制線cg。

在用于對所選擇單元編程的步驟pr中，編程裝置mpr被配置用于將控制線cg連接至接地gnd并且用于將在通常大約13伏的編程電壓vsbl編程脈沖施加至所選擇位線bl，以及用于通過施加通常為16伏的電勢vswl施加至所選擇字線wl而使得存取晶體管ta導通。

在編程pr期間，未被選位線和未被選字線分別處于電勢vnbl和vnwl，電勢vnbl和vnwl非零，但是足以避免在未被選存儲器單元中的例如3v的干擾效應。

因此，所選的存儲器單元的存取晶體管ta的漏極和源極區(qū)域中的電勢等于編程變壓vsbl，并且橫跨結(jié)jta端子的電壓可以高于所述結(jié)jta的擊穿電壓vbd。

因為局部阱pw的電勢是浮置的，因此當在結(jié)jta的擊穿情形中反向電流流動時其電勢vpw將增加，直至電勢vpw基本上等于編程電壓與擊穿電壓之間的差值(vpw＝vsbl－vbd)。因為局部阱的電勢vpw增加，因此所述橫跨結(jié)jta端子的電壓將減小并且降低至低于擊穿電壓vbd。

然而，所選擇單元的數(shù)目以及因此在編程電壓vsbl的位線bl的數(shù)目從一個編寫周期至另一個編寫周期是不可預測的，其中在一個周期期間沒有位線bl可以選擇，并且在另一個周期期間可以選擇所有位線。

因此，所選擇位線bl的數(shù)目太低可以在結(jié)jta中產(chǎn)生高的反向電流，這可以使得它們損壞。

這是虛設位線dbl在每個編程步驟pr處，并且不論所選擇位線bl的數(shù)目被電偏置在基本上等于編程電壓vsbl的電壓vdbl的原因，以便于通過在結(jié)jpn中使得反向電流流動而增加局部阱的電勢vpw。

局部阱pw的電勢vpw將自然地增加直至在結(jié)jta和jpn中流動的電流與在結(jié)jsub中流至接地gnd的電流之間達到平衡。

因此，通過使用結(jié)jta的擊穿電壓vbd和局部阱pw的電勢vbw，可應用于位線而不引起任何損傷的最大電壓vp等于vbd+vbw。

由高限電壓限制局部阱pw的最大電勢是有利的，高限電壓例如可以等于在編程步驟pr期間施加至未被選擇的位線的電壓vnbl。

有利地，在編寫周期的編程步驟pr期間局部阱pw的電勢僅是浮置，并且在剩余時間中迫使至接地gnd。

此外，在存儲板pw中虛設位線dbl的常規(guī)布局允許以基本上空間均勻的方式偏置局部阱pw。

總之，裝置的實施例和它們實現(xiàn)方式允許存儲板的存取晶體管的源極-漏極結(jié)的擊穿電壓vbd以高限電壓的值而等效地增加，并未對eeprom存儲器類型的存儲器裝置的架構或通常尺寸做出任何重大修改。