本發(fā)明是有關(guān)于半導(dǎo)體裝置，特別是有關(guān)于nand型或nor型快閃存儲(chǔ)器的抹除。

背景技術(shù)：

快閃存儲(chǔ)器的寫入(program)是讓電子累積于浮動(dòng)?xùn)艠O，使記憶胞的臨界值電壓轉(zhuǎn)移至正方向；另一方面，抹除是讓電子從浮動(dòng)?xùn)艠O放出，使記憶胞的臨界值電壓轉(zhuǎn)移至負(fù)方向。nand型快閃存儲(chǔ)器的典型抹除方法為施加0v到被選擇區(qū)塊的字線，浮接非選擇區(qū)塊的字線，施加抹除電壓至阱，藉此將被選擇區(qū)塊內(nèi)的記憶胞的數(shù)據(jù)成批抹除。抹除驗(yàn)證判定被選擇區(qū)塊的全部位線或全部nand串是否合格，若有不合格的位線則進(jìn)一步被施加抹除電壓。相關(guān)的內(nèi)容可參考特許第5565948號(hào)公報(bào)。

技術(shù)實(shí)現(xiàn)要素：

已知的快閃存儲(chǔ)器中，當(dāng)以包夾字線選擇電路的方式而形成多個(gè)存儲(chǔ)器平面時(shí)，各存儲(chǔ)器平面的所有記憶胞可同時(shí)被抹除。亦即，利用字線選擇電路設(shè)定被選擇區(qū)塊的字線為0v，且在各存儲(chǔ)器平面的阱施加抹除電壓，藉此將各個(gè)存儲(chǔ)器平面的被選擇區(qū)塊同時(shí)抹除。但是，隨著集積度的上升，區(qū)塊的數(shù)目和記憶胞的數(shù)目一增加，一個(gè)阱的容量變大，對(duì)阱快速充電則要求有比較大的驅(qū)動(dòng)能力，結(jié)果電路所占的面積會(huì)變大。另一方面，一限制驅(qū)動(dòng)能力，則充電阱的時(shí)間會(huì)變長。又，于通常的抹除中，會(huì)重復(fù)進(jìn)行抹除和抹除驗(yàn)證，被充電在阱的抹除電壓在gnd(接地)被放電之后抹除電壓又被充電到阱，由于重復(fù)此操作，而有在抹除動(dòng)作時(shí)電力消耗量大的問題。

本發(fā)明的目的為提供快閃存儲(chǔ)器裝置能夠解決上述已知的問題，及抑制抹除動(dòng)作時(shí)的電力消耗。

根據(jù)本發(fā)明提出一種具有多個(gè)形成有記憶胞的阱的快閃存儲(chǔ)器的抹除方法，包括：施加抹除電壓至一方的阱的步驟；電性耦合前述一方的阱和另一方的阱使前述一方的阱的抹除電壓放電到前述另一方的阱的步驟；施加抹除電壓至前述另一方的阱的步驟；以及，對(duì)形成于前述一方的阱的記憶胞和形成于前述另一方的阱的記憶胞同時(shí)進(jìn)行抹除驗(yàn)證的步驟。

理想上，前述抹除方法包括當(dāng)任何一個(gè)前述阱的抹除驗(yàn)合格時(shí)，將合格的阱和不合格的阱進(jìn)行電性解耦合、并施加抹除電壓至不合格的阱的步驟。理想上，前述抹除方法包括檢測被抹除電壓放電的阱的電壓的步驟；及基于前述檢測到的電壓，選擇用以提供該阱抹除電壓的電壓供給源的步驟。

根據(jù)本發(fā)明提出一種具有多個(gè)形成有記憶胞的阱的快閃存儲(chǔ)器的抹除方法，包括：施加抹除電壓至一方的阱；電性耦合前述一方的阱和另一方的阱使前述一方的阱的抹除電壓放電到前述另一方的阱；施加抹除電壓至前述另一方的阱；以及，于同一期間，施加抹除電壓至前述另一方的阱并對(duì)前述一方的阱進(jìn)行抹除驗(yàn)證。

理想上，前述抹除方法更包括當(dāng)任何一個(gè)前述阱的抹除驗(yàn)證合格時(shí)，將合格的阱和不合格的阱進(jìn)行電性解耦合，并施加抹除電壓至不合格的阱。理想上，其中當(dāng)對(duì)前述一方的阱進(jìn)行抹除驗(yàn)證的結(jié)果為不合格時(shí)，前述抹除方法更包括再次地電性耦合前述一方的阱和另一方的阱使前述一方的阱的抹除電壓放電到前述另一方的阱；以及于同一期間，對(duì)前述另一方的阱進(jìn)行抹除驗(yàn)證并再次施加抹除電壓至前述一方的阱。

根據(jù)本發(fā)明提出一種快閃存儲(chǔ)器裝置，包括形成有記憶胞的多個(gè)阱；檢測前述所選擇阱的電壓的檢測裝置；供給抹除電壓給所選擇阱的電壓供給裝置；施加抹除電壓至所選擇阱且進(jìn)行記憶胞的數(shù)據(jù)的抹除的抹除裝置；以及，進(jìn)行多個(gè)阱間的選擇性耦合的耦合裝置。其中，當(dāng)進(jìn)行前述一方的阱和另一方的阱的抹除時(shí)，前述抹除裝置施加抹除電壓至前述一方的阱，再通過前述耦合裝置將前述一方的阱和前述另一方的阱電性耦合之后、施加抹除電壓至前述另一方的阱。

理想上，前述快閃存儲(chǔ)器裝置更包括被配置為提供控制信號(hào)至前述耦合裝置的控制裝置，前述耦合裝置包括連接于前述一方的阱和前述另一方的阱之間的至少一個(gè)晶體管，且在施加抹除電壓至前述一方的阱之后，控制裝置讓前述晶體管導(dǎo)通一定期間，使前述一方的阱的抹除電壓放電到前述另一方的阱。理想上，前述電壓供給裝置包括連接多個(gè)電壓供給源的多個(gè)晶體管；前述抹除裝置選擇前述多個(gè)晶體管的其中之一。理想上，形成在前述一方的阱的記憶胞和形成在前述另一方的阱的記憶胞通過共通字線而連接。理想上，前述抹除裝置在施加抹除電壓至前述另一方的阱的期間，進(jìn)行前述一方的阱的抹除驗(yàn)證。

依據(jù)本發(fā)明，使被施加于一方的阱的抹除電壓在另一方的阱放電，以在阱間共有抹除電壓的方式進(jìn)行設(shè)定，能夠抑制抹除時(shí)的抹除電壓的消耗。此外，在一方的阱進(jìn)行抹除時(shí)在另一方的阱進(jìn)行抹除驗(yàn)證，藉此能夠縮短抹除所需的時(shí)間。

附圖說明

圖1顯示發(fā)明實(shí)施例相關(guān)的nand型快閃存儲(chǔ)器的全部概要結(jié)構(gòu)。

圖2是顯示nand串結(jié)構(gòu)例的電路圖。

圖3是顯示在快閃存儲(chǔ)器的各動(dòng)作時(shí)被施加的偏壓電壓的一示例圖表。

圖4是顯示為了執(zhí)行本發(fā)明實(shí)施例相關(guān)的快閃存儲(chǔ)器的多個(gè)阱間的電荷共有的電路結(jié)構(gòu)圖。

圖5是用以說明本發(fā)明實(shí)施例相關(guān)的快閃存儲(chǔ)器的抹除動(dòng)作的流程圖。

圖6a顯示阱間電荷共有時(shí)的抹除電壓的波形。

圖6b顯示阱間沒有電荷共有時(shí)的抹除電壓的波形。

圖7是用以說明本發(fā)明第2實(shí)施例相關(guān)的快閃存儲(chǔ)器的抹除動(dòng)作。

圖8是用以說明本發(fā)明第2實(shí)施例相關(guān)的快閃存儲(chǔ)器的抹除動(dòng)作的流程圖。

圖9顯示用以執(zhí)行本發(fā)明第3實(shí)施例相關(guān)的快閃存儲(chǔ)器的阱間的電荷共有的電路結(jié)構(gòu)。

圖10是顯示本發(fā)明第3實(shí)施例相關(guān)的電壓電路的控制內(nèi)容的圖表。

圖11顯示本發(fā)明的變化例相關(guān)的快閃存儲(chǔ)器的結(jié)構(gòu)。

附圖標(biāo)號(hào)

100快閃存儲(chǔ)器

110存儲(chǔ)器陣列

120輸入/輸出緩沖器

130位址暫存器

140數(shù)據(jù)暫存器

150控制器

160字線選擇電路

180行選擇電路

190內(nèi)部電壓產(chǎn)生電路

ax列位址信息

ay行位址信息

vpgm寫入電壓

vpass通過電壓

vread讀出電壓

vers抹除電壓

vcc電壓

110l、110r存儲(chǔ)器平面

nunand串

td位線側(cè)選擇晶體管

ts源極線側(cè)選擇晶體管

gbl位線

sl共通源極線

wli字線

sgd、sgs選擇柵極線

210l、210rp型阱

200耦合裝置

q1-q9晶體管

s1-s9控制信號(hào)

220l、220r電壓電路

gnd接地

www抹除用的高電壓

300電壓檢測電路

mp_1-mp_4存儲(chǔ)器平面

blk(1)、blk(2)…blk(m)存儲(chǔ)器區(qū)塊

mci(i＝0、1、…、31)記憶胞

170、170-1、170-2頁緩沖器/感測電路

具體實(shí)施方式

以下，關(guān)于本發(fā)明的實(shí)施樣態(tài)，將參照?qǐng)D式作詳細(xì)說明。在此，例示作為理想樣態(tài)的nand型快閃存儲(chǔ)器。又，為易于了解，圖式是以強(qiáng)調(diào)各部的方式顯示，請(qǐng)留意并非與實(shí)際裝置的尺寸相同。

圖1顯示本發(fā)明實(shí)施例相關(guān)的nand型快閃存儲(chǔ)器的典型結(jié)構(gòu)的方塊圖。但是在此所示的快閃存儲(chǔ)器的結(jié)構(gòu)是例示，本發(fā)明并非被限定于此種結(jié)構(gòu)。如圖1所示，快閃存儲(chǔ)器100包括存儲(chǔ)器陣列110、輸入/輸出緩沖器120、位址暫存器130、數(shù)據(jù)暫存器140、控制器150、字線選擇電路160、頁緩沖器/感測電路170、列選擇電路180及內(nèi)部電壓產(chǎn)生電路190。存儲(chǔ)器陣列110包括設(shè)置成行列狀的多個(gè)記憶胞。輸入/輸出緩沖器120連接外部輸入/輸出端子i/o及保持輸出/輸出數(shù)據(jù)。位址暫存器130接收來自輸入/輸出緩沖器120的位址數(shù)據(jù)。數(shù)據(jù)暫存器140在輸入/輸出緩沖器120之間進(jìn)行數(shù)據(jù)傳送接收?？刂破?50接收來自輸入/輸出緩沖器120的命令數(shù)據(jù)及來自外部的控制信號(hào)以控制各部。字線選擇電路160接收來自位址暫存器130的列位址信息ax、解碼列位址信息ax、并基于解碼結(jié)果執(zhí)行區(qū)塊的選擇及字線的選擇等。頁緩沖器/感測電路170保持從通過字線選擇電路160所選擇的頁讀取得的數(shù)據(jù)、及保持所選擇頁的寫入數(shù)據(jù)。列選擇電路180接收來自位址暫存器130的行位址信息ay、解碼行位址信息ay、并基于此解碼結(jié)果執(zhí)行頁緩沖器/感測電路170內(nèi)的數(shù)據(jù)的選擇等。內(nèi)部電壓產(chǎn)生電路190產(chǎn)生數(shù)據(jù)讀出、編程(寫入)及抹除等所需的各種電壓(寫入電壓vpgm、通過電壓vpass、讀出電壓vread、抹除電壓vers等)。

存儲(chǔ)器陣列110設(shè)于字線選擇電路160的兩側(cè)，例如包括2個(gè)存儲(chǔ)器平面110l、110r。1個(gè)存儲(chǔ)器平面包括設(shè)于1個(gè)阱內(nèi)的多個(gè)區(qū)塊。1個(gè)阱，例如是形成于n型硅基板內(nèi)或阱內(nèi)的p型阱。于1個(gè)存儲(chǔ)器平面，在行方向上形成有m個(gè)存儲(chǔ)器區(qū)塊blk(1)、blk(2)…blk(m)。

于1個(gè)存儲(chǔ)器區(qū)塊中，例如圖2所示，形成有多個(gè)nand串nu，每個(gè)nand串nu包括串聯(lián)連接的多個(gè)記憶胞。1個(gè)存儲(chǔ)器區(qū)塊內(nèi)有n個(gè)nand串nu配置于列方向。nand串nu包括串聯(lián)連接的多個(gè)記憶胞mci(i＝0、1、…、31)、連接于位于一端的記憶胞mc31的漏極側(cè)的位線側(cè)選擇晶體管td、以及連接于位于另一端的記憶胞mc0的源極側(cè)的源極線側(cè)選擇晶體管ts。位線側(cè)選擇晶體管td的漏極連接對(duì)應(yīng)的1個(gè)位線gbl，源極線側(cè)選擇晶體管ts的源極連接共通源極線sl。

記憶胞mci的控制柵極連接字線wli，位線側(cè)選擇晶體管td與源極線側(cè)選擇晶體管ts的柵極分別連接與字線wli并排的選擇柵極線sgd、sgs。字線選擇電路160基于列位址ax或被變換的位址，選擇地驅(qū)動(dòng)選擇柵極線sgs、sgd、字線wl為h位準(zhǔn)，以選擇左右的存儲(chǔ)器平面110l、110r的區(qū)塊及頁。圖2顯示典型的記憶胞單元，但是記憶胞單元可以是包含nand串內(nèi)1個(gè)或多個(gè)虛擬記憶胞，nand串可以是在基板上以3維方式形成的結(jié)構(gòu)。

記憶胞典型上具有mos結(jié)構(gòu)，包括：形成在p阱內(nèi)且是n型擴(kuò)散區(qū)域的源/漏極，形成在源/漏極間的通道上的隧穿氧化膜，形成在隧穿氧化膜上的浮動(dòng)?xùn)艠O(電荷累積層)，以及通過介電質(zhì)膜而形成在浮動(dòng)?xùn)艠O上的控制柵極。當(dāng)浮動(dòng)?xùn)艠O未蓄積電荷時(shí)，亦即當(dāng)數(shù)據(jù)“1”被寫入時(shí)，臨界值是在負(fù)值狀態(tài)，記憶胞是常開(normallyon)狀態(tài)。當(dāng)浮動(dòng)?xùn)艠O有累積電荷時(shí)，亦即當(dāng)數(shù)據(jù)“0”被寫入時(shí)，臨界值轉(zhuǎn)移至正值狀態(tài)，記憶胞是常關(guān)(normallyoff)狀態(tài)。記憶胞可以是儲(chǔ)存1位(2值數(shù)據(jù))的slc型，也可以是儲(chǔ)存多位的mlc型。

圖3顯示快閃存儲(chǔ)器各動(dòng)作時(shí)所施加偏壓電壓的一例示圖表。在抹除動(dòng)作中，施加0v至p阱內(nèi)被被選擇區(qū)塊的字線，設(shè)定非選擇的區(qū)塊的字線為浮接狀態(tài)，并在p阱施加例如21v的高電壓，以將被選擇區(qū)塊的記憶胞的浮動(dòng)?xùn)艠O的電子拉出到阱而能抹除數(shù)據(jù)。

本實(shí)施例的快閃存儲(chǔ)器100具有目的為共用構(gòu)成存儲(chǔ)器平面的阱之間的電荷的電路。請(qǐng)參考圖4，快閃存儲(chǔ)器100設(shè)置有耦合裝置200，其能夠電性耦合構(gòu)成存儲(chǔ)器平面110l的p型阱210l和構(gòu)成存儲(chǔ)器平面110r的p型阱210r。通過耦合裝置200，如后所述，當(dāng)執(zhí)行存儲(chǔ)器平面110l、110r的被選擇區(qū)塊的抹除時(shí)，讓一方的阱所累積的抹除電壓，向接著應(yīng)該施加抹除電壓的另一方的阱放電，以達(dá)成在2個(gè)阱間共有抹除電壓。本實(shí)施例的耦合裝置200例如包含至少1個(gè)nmos晶體管q1，且從控制器150供給控制信號(hào)s1至晶體管q1的柵極；當(dāng)控制信號(hào)s1被驅(qū)動(dòng)為h位準(zhǔn)時(shí)，2個(gè)阱210l和210r被電性耦合。

阱210l連接用以施加阱所需電壓、或讓阱的電壓放電的電壓電路220l。電壓電路220l例如包括多個(gè)n型晶體管q2、q3、q4、q5，晶體管q2、q3、q4、q5的柵極分別被供給來自控制器150的控制信號(hào)s2、s3、s4、s5。晶體管q2連接gnd，當(dāng)晶體管q2導(dǎo)通時(shí)，使累積于阱210l的電荷向gnd放電。晶體管q3連接vcc電壓(例如3.3v)，當(dāng)晶體管q3導(dǎo)通時(shí)，阱210l被供給vcc電壓。晶體管q4連接vpass(例如10v)，當(dāng)晶體管q4導(dǎo)通時(shí)，阱210l被供給vpass電壓。晶體管q5連接www電壓(抹除用的高電壓)，當(dāng)晶體管q5導(dǎo)通時(shí)，阱210l被供給www電壓。www電壓例如由電荷泵電路等所產(chǎn)生。又，阱210r也連接和電壓電路220l有相同結(jié)構(gòu)的電壓電路220r。

接著，參照?qǐng)D5說明本發(fā)明第1實(shí)施例相關(guān)的抹除動(dòng)作。控制器150當(dāng)接到從外部控制器所傳送的抹除命令時(shí)，一抹除序列響應(yīng)于此抹除命令而被啟動(dòng)。在此，假設(shè)是抹除左右記憶平面110l、110r的被選擇區(qū)塊。

通過控制器150的控制，字線選擇電路160施加0v給被選擇區(qū)塊的字線，并設(shè)定非選擇區(qū)塊的字線為浮接。又，于一方的存儲(chǔ)器平面的p阱(例如假設(shè)阱210l)中，利用電壓電路220l施加抹除電壓(s100)。此時(shí)，晶體管q1被關(guān)閉，阱210l和阱210r被電性絕緣(隔離)。圖6a是顯示抹除電壓被施加向阱210l時(shí)的波形。在時(shí)間t1，晶體管q3被導(dǎo)通，vcc電壓被供給至阱210l；在時(shí)間t2，晶體管q4被導(dǎo)通，vpass電壓被供給至阱210l；在時(shí)間t3，晶體管q5被導(dǎo)通，抹除用的高電壓www被供給至阱210l。在時(shí)間t3～t4期間，執(zhí)行存儲(chǔ)器平面110l的被選擇區(qū)塊的抹除。

接著，在時(shí)間t4～t5期間，晶體管q1被導(dǎo)通，一方的阱210l和另一方的阱210r被電性耦合(s110)。藉此，讓被充電在p阱210l的電荷被放電至p阱210r，借著2個(gè)阱210l、210r，抹除電壓被共有，阱210l、210r的電壓vl變成大致相等(s120)。例如，在高電壓www約20v時(shí)，電荷損失是零的話，各阱210l、210r的電壓vl約是10v。

之后，在時(shí)間t5，晶體管q1被關(guān)閉，2個(gè)p阱210l、210r電性絕緣(s130)。又，晶體管q1一被關(guān)閉，電壓電路220l的晶體管q2導(dǎo)通，阱210l的電荷被放電至gnd，在時(shí)間t6，阱210l的電壓變成0v。一方面，通過電壓電路220r在阱210r施加抹除電壓(s140)。阱210r通過電荷共有而被升壓至vl。于較佳的實(shí)施例中，可使電壓電路220r的晶體管q8或q9導(dǎo)通，以提供大于電壓vl的電壓至阱210r。藉此，在時(shí)間t5～t7期間，執(zhí)行存儲(chǔ)器平面110r的被選擇區(qū)塊的抹除。

接著，執(zhí)行存儲(chǔ)器110l、110r的被選擇區(qū)塊的抹除驗(yàn)證(s150)。于抹除驗(yàn)證中，從共通源極線對(duì)各nand串施加預(yù)充電電壓，施加驗(yàn)證電壓至被選擇區(qū)塊的全部字線，執(zhí)行所謂的驗(yàn)證讀出。頁緩沖器/感測電路170將驗(yàn)證讀出的結(jié)果保持在感測節(jié)點(diǎn)，頁緩沖器/感測電路170的全部位線(nand串)若是在h位準(zhǔn)則判定為合格，若有任何1個(gè)位線是l位準(zhǔn)則判定為不合格。

控制器150基于驗(yàn)證的結(jié)果，當(dāng)判定任何一方的存儲(chǔ)器平面的抹除是不合格時(shí)，與不合格的存儲(chǔ)器平面相關(guān)的抹除會(huì)被執(zhí)行。例如，當(dāng)存儲(chǔ)器平面110l的被選擇區(qū)塊的抹除被判定為不合格時(shí)，抹除電壓僅被施加至p阱210l，并重復(fù)此抹除動(dòng)作直到抹除驗(yàn)證合格。此時(shí)，晶體管q1關(guān)閉，阱間的電荷共有并未進(jìn)行。當(dāng)2個(gè)存儲(chǔ)器平面的被選擇區(qū)塊的抹除驗(yàn)證合格時(shí)(s170)，則結(jié)束抹除動(dòng)作。

圖6b顯示電荷不共有時(shí)，阱210l、210r的抹除電壓的波形。當(dāng)電荷不共有時(shí)，從電壓電路220l、220r對(duì)各個(gè)阱210l、210r同時(shí)施加抹除電壓，在時(shí)間t3～t4期間執(zhí)行被選擇區(qū)塊的抹除，之后阱210l、210r被放電至gnd，在時(shí)間t6在阱的電壓變成0v之后，2個(gè)存儲(chǔ)器平面的抹除驗(yàn)證同時(shí)被執(zhí)行。

當(dāng)電荷不共有時(shí)，于各阱210l、210r中，由于從0v或gnd位準(zhǔn)的狀態(tài)被施加抹除電壓，電壓電路220l、220r被要求比平常大的驅(qū)動(dòng)力。此外，被施加到阱的抹除電壓將被放電至gnd且被再次地被提供，所以電力消耗量變大。相對(duì)于此，本實(shí)施例在阱間共有電荷時(shí)，被施加至阱的抹除電壓會(huì)被放電到下一次應(yīng)被抹除的阱，且從此被升壓至高電壓www。由于消耗電壓沒有完全地放電至gnd而是被再利用，能夠抑制電力消耗。又，本實(shí)施例的抹除方法并非同時(shí)進(jìn)行2個(gè)存儲(chǔ)器平面的抹除，雖然在執(zhí)行一方的存儲(chǔ)器平面的抹除之后執(zhí)行另一方存儲(chǔ)器平面的抹除，抹除所需的全部時(shí)間會(huì)變長，但是通常由于抹除所需要的時(shí)間較長(但如1m秒以內(nèi))，即使如本實(shí)施例在沒有同時(shí)執(zhí)行2個(gè)存儲(chǔ)器平面的被選擇區(qū)塊的抹除的情形下，仍能夠在要求的時(shí)間內(nèi)完成抹除，特別不會(huì)產(chǎn)生問題。又，共有過電荷的阱，由于從電壓vl被升壓至高電壓www，相較于從0v被升壓，能夠縮短升壓的時(shí)間。

接著，說明本發(fā)明的第2實(shí)施例。第1實(shí)施例在執(zhí)行2個(gè)存儲(chǔ)器平面的選擇區(qū)塊的抹除之后，同時(shí)進(jìn)行2個(gè)存儲(chǔ)器平面的抹除驗(yàn)證；于第2實(shí)施例中，在執(zhí)行一方的存儲(chǔ)器平面的抹除的期間，執(zhí)行另一方的存儲(chǔ)器平面的抹除驗(yàn)證，并在執(zhí)行另一方的存儲(chǔ)器平面的抹除的期間，執(zhí)行一方的存儲(chǔ)器平面的抹除驗(yàn)證。圖7顯示第2實(shí)施例的抹除方法的概要。例如，于某時(shí)間期間tp1，存儲(chǔ)器平面110l的抹除被實(shí)施，在此期間存儲(chǔ)器平面110r的抹除驗(yàn)證被實(shí)施，于下個(gè)時(shí)間期間tp2，存儲(chǔ)器平面110l的抹除驗(yàn)證被實(shí)施，在此期間存儲(chǔ)器平面110r的抹除被實(shí)施。假設(shè)于時(shí)間期間tp2，若是存儲(chǔ)器平面110l的抹除驗(yàn)證合格，從時(shí)間期間tp3重復(fù)存儲(chǔ)器平面110r的抹除/抹除驗(yàn)證。

圖8顯示第2實(shí)施例的抹除動(dòng)作的流程圖。首先，在一方的阱(例如p阱210l)施加抹除電壓(s200)，進(jìn)行存儲(chǔ)器平面110l的被選擇區(qū)塊的抹除。接著，晶體管q1被導(dǎo)通一定期間，和第1實(shí)施例時(shí)相同，在阱210l、210r之間，共有抹除電壓(s210)。

其次，p阱210l通過電壓電路220l的晶體管q2被放電至gnd，p阱210r通過電壓電路220r的晶體管q7～q9被升壓至高電壓www。此時(shí)，通過字線選擇電路160施加0v至被選擇區(qū)塊的全部字線，進(jìn)行存儲(chǔ)器平面110l的被選擇區(qū)塊的抹除驗(yàn)證，并于同一期間進(jìn)行存儲(chǔ)器平面110r的被選擇區(qū)塊的抹除(s220)。

控制器150判定存儲(chǔ)器平面110l的抹除驗(yàn)證是否合格(s230)，若是合格時(shí)，結(jié)束存儲(chǔ)器平面110l的抹除(s240)。當(dāng)存儲(chǔ)器平面110l的抹除驗(yàn)證不合格時(shí)，在阱間抹除電壓再度被共有(s250)，其次，p阱210r被放電至gnd，p阱210l被施加高電壓www，存儲(chǔ)器平面110r的被選擇區(qū)塊被抹除驗(yàn)證，存儲(chǔ)器平面110l的被選擇區(qū)塊被抹除?？刂破?50判定存儲(chǔ)器平面110r的抹除驗(yàn)證是否合格(s270)，若是合格時(shí)，結(jié)束存儲(chǔ)器平面110r的抹除(s280)，接著，回到步驟s210。

若依據(jù)第2實(shí)施例，由于設(shè)定為在一方的存儲(chǔ)器平面的抹除動(dòng)作中進(jìn)行另一方的存儲(chǔ)器平面的抹除驗(yàn)證，所以能夠讓抹除動(dòng)作所需的全部時(shí)間縮短為小于第1實(shí)施例時(shí)所需的時(shí)間。

接著，說明本發(fā)明的第3實(shí)施例。圖9顯示通過第3實(shí)施例共有電荷時(shí)的電路結(jié)構(gòu)圖，其構(gòu)成元件與圖4相同者以相同符號(hào)或數(shù)字標(biāo)示。第3實(shí)施例包括檢測阱210l、210r電壓的電壓檢測電路300。通過電壓檢測電路300，當(dāng)被充電在一方的阱的電荷被放電到另一方的阱時(shí)，檢測另一方的阱的電壓，并基于檢測的電壓控制電壓電路220l/220r。例如，當(dāng)被充電在阱210l的電荷被放電到阱210r時(shí)，電壓檢測電路300檢測阱210r的電壓vw，并基于檢測的電壓vw控制電壓電路220r的晶體管q7、q8、q9的動(dòng)作。

圖10顯示電壓電路220l/220r的具體控制內(nèi)容。例如，以圖6a所示阱210r為例，在時(shí)間t5時(shí)，當(dāng)在阱間共有電荷時(shí)，電壓檢測電路300檢測阱210r的電壓vw(＝vl)。電壓檢測電路300基于檢測的電壓vw，在電壓電路220r中選擇應(yīng)該令其動(dòng)作的初始晶體管。亦即，若檢測到的電壓vw大于0v且小于vcc電壓時(shí)，使晶體管q7導(dǎo)通；若檢測到的電壓vw大于vcc電壓時(shí)，使晶體管q8導(dǎo)通；若檢測到的電壓vw大于vpass電壓時(shí)，使晶體管q9導(dǎo)通。之后，監(jiān)控阱210r的電壓，基于所監(jiān)控的電壓依序選擇應(yīng)使其升壓的晶體管，最后施加高電壓www。

假設(shè)，若選擇到的晶體管供給的電壓比共有電荷時(shí)的阱的電壓vl低時(shí)，阱的電壓vl會(huì)向電壓電路220l/220r的電壓供給源放電，無法再利用被共有的電力而平白地消耗掉。若依據(jù)第3實(shí)施例，在共有電荷時(shí)的阱，由于設(shè)定是選擇電壓電路220l/220r的最合適晶體管以供給電壓，所以能讓阱升壓至高電壓www的時(shí)間縮短，且能夠控制共有電荷的浪費(fèi)。

上述實(shí)施例的電壓電路220l/220r包括用以供給vcc、vpass、www電壓的晶體管q3/q7、q4/q8、q5/q9，但是這是一范例，電壓電路220l/220r可以更包括能供給上述以外的電壓的晶體管。

上述實(shí)施例的快閃存儲(chǔ)器包括2個(gè)存儲(chǔ)器平面，但是存儲(chǔ)器平面的數(shù)目，亦即阱的數(shù)目并非限定于此。例如，如圖11所示，可以是在字線選擇電路160的兩側(cè)上形成各別2個(gè)的存儲(chǔ)器平面(合計(jì)4個(gè)存儲(chǔ)器平面mp_1、mp_2、mp_3、mp_4)。在此情形下，準(zhǔn)備2個(gè)頁緩沖器/感測電路170_1、170_2，頁緩沖器/感測電路170_1連接記憶平面mp_1、mp_2，頁緩沖器/感測電路170_2連接存儲(chǔ)器平面mp_3、mp_4。此外，上述實(shí)施例的快閃存儲(chǔ)器雖是以nand型例示，但本發(fā)明亦能夠適用于nor型的快閃存儲(chǔ)器。

如上所述是詳細(xì)說明本發(fā)明的理想實(shí)施樣態(tài)，但是本發(fā)明并非限制于特定的實(shí)施樣態(tài)，于申請(qǐng)專利范圍所載的本發(fā)明的要點(diǎn)范圍內(nèi)是有各種變形和更動(dòng)的可能。