技術(shù)總結(jié)
本公開涉及供引線上芯片封裝使用的引線框架和引線上芯片封裝，所述引線框架包括多個引線，所述多個引線向內(nèi)延伸到由所述多個引線圍繞的開口中，其中除了至少一個引線以外的所述多個引線被配置為在半導(dǎo)體芯片的表面處機(jī)械地耦接，以及其中不被配置為在所述半導(dǎo)體芯片的表面處機(jī)械耦接的所述多個引線中的所述至少一個引線(減薄引線)包括與所述半導(dǎo)體芯片相鄰的減薄部分并且被配置為與所述半導(dǎo)體芯片電耦接。本公開解決的一個技術(shù)問題是防止引線與芯片之間的高電壓隔離發(fā)生故障。本公開的一個技術(shù)效果是在引線與芯片之間提供在高電壓下的更好的長期可靠性。

技術(shù)研發(fā)人員：F·里科德歐
受保護(hù)的技術(shù)使用者：半導(dǎo)體元件工業(yè)有限責(zé)任公司
文檔號碼：201620745423
技術(shù)研發(fā)日：2016.07.15
技術(shù)公布日：2016.12.14