本發(fā)明涉及半導(dǎo)體裝置的制造方法，特別地涉及穩(wěn)定地制造碳化硅半導(dǎo)體裝置的制造方法。

背景技術(shù)：

在使用碳化硅(SiC)的超高耐壓(耐壓為10kV以上)的半導(dǎo)體裝置中，為了確保耐壓，降低漂移層的雜質(zhì)濃度、且將膜厚設(shè)計(jì)得厚。作為漂移層，通常由在雜質(zhì)濃度高的SiC支承襯底上通過外延生長所形成的雜質(zhì)濃度低的SiC外延生長層來構(gòu)成。

就SiC的雜質(zhì)濃度而言，在導(dǎo)電型為n型的情況下，一般通過使氮原子的摻雜濃度變化而進(jìn)行控制。氮原子將SiC結(jié)晶的碳原子位置置換、能夠作為供體而發(fā)揮作用。就氮原子而言，與碳原子相比，由于原子半徑小，因此如果在SiC結(jié)晶中摻雜氮，則晶格常數(shù)縮小。

在雜質(zhì)濃度高的SiC支承襯底上形成雜質(zhì)濃度低的SiC外延生長層的情況下，由于SiC支承襯底與SiC外延生長層的晶格常數(shù)之差，產(chǎn)生晶格不匹配，在由SiC支承襯底和SiC外延生長層構(gòu)成的SiC外延襯底中產(chǎn)生大的翹曲。

即，由于SiC外延生長層的壓縮應(yīng)力，SiC外延襯底成為以向SiC外延生長層側(cè)突出的方式翹曲的凸形狀。在SiC外延襯底的翹曲大的情況下，在SiC半導(dǎo)體裝置的制造工藝中、特別是通過熱處理等施加熱沖擊的工序中，SiC外延襯底有可能破裂。另外，越要使SiC半導(dǎo)體裝置成為高耐壓，則越要求雜質(zhì)濃度低、并且厚膜的SiC外延生長層，因此存在SiC外延襯底的翹曲進(jìn)一步變大的問題。

為了緩和SiC支承襯底與SiC外延生長層的晶格不匹配，提案有：在SiC支承襯底與SiC外延生長層之間，例如如專利文獻(xiàn)1中公開那樣，設(shè)置雜質(zhì)濃度階段性地進(jìn)行變化的階段的傾斜結(jié)構(gòu)或連續(xù)地進(jìn)行變化的連續(xù)的傾斜結(jié)構(gòu)的緩沖層。

另外，在專利文獻(xiàn)2中，公開有如下的技術(shù)：在III族氮化物半導(dǎo)體襯底中，在襯底的兩主面?zhèn)葟母髯缘闹髅孢M(jìn)行離子注入、形成規(guī)定的深度的離子注入?yún)^(qū)域，由此減小襯底的翹曲。

但是，如專利文獻(xiàn)1那樣，在SiC支承襯底與SiC外延生長層之間設(shè)置緩沖層的方法中，雖然使形成SiC外延生長層后(形成半導(dǎo)體元件前)的翹曲減小，但不能避免由于半導(dǎo)體元件形成條件(例如，離子注入條件)而產(chǎn)生的SiC外延襯底的翹曲。

另外，在專利文獻(xiàn)2中公開的方法、即在半導(dǎo)體襯底的兩主面形成離子注入?yún)^(qū)域來控制襯底的翹曲的方法中，即使能夠抑制半導(dǎo)體元件形成前的襯底的翹曲，但對于是否能夠抑制半導(dǎo)體元件形成后的襯底的翹曲仍殘留疑問。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特表2011-083552A1號公報(bào)

專利文獻(xiàn)2：日本特開2011-100860號公報(bào)

技術(shù)實(shí)現(xiàn)要素：

發(fā)明要解決的課題

如以上說明那樣，不希望由于SiC支承襯底與SiC外延生長層之間的晶格不匹配而在SiC外延襯底中產(chǎn)生翹曲，要求抑制SiC外延襯底的翹曲的技術(shù)。特別地，在制造超高耐壓的半導(dǎo)體裝置的情況下，與雜質(zhì)濃度高的低電阻SiC支承襯底相比，使用雜質(zhì)濃度為1萬分之1以下、并且厚度為50μm以上的SiC外延生長層，因此SiC外延襯底的翹曲變得顯著。

本發(fā)明為了解決上述那樣的問題而完成，目的在于提供：防止在SiC半導(dǎo)體裝置的制造工藝中SiC外延襯底破裂、能夠穩(wěn)定地制造SiC半導(dǎo)體裝置的半導(dǎo)體裝置的制造方法。

用于解決課題的手段

本發(fā)明涉及的半導(dǎo)體裝置的制造方法，具備：準(zhǔn)備在SiC支承襯底上配設(shè)了與上述SiC支承襯底相比雜質(zhì)濃度為1萬分之1以下、并且厚度為50μm以上的SiC外延生長層的SiC外延襯底的工序(a)；選擇性地將雜質(zhì)離子注入上述SiC外延襯底的第1主面而形成構(gòu)成半導(dǎo)體元件的雜質(zhì)區(qū)域的工序(b)；將規(guī)定的離子注入上述SiC外延襯底的第2主面而形成控制上述SiC外延襯底的翹曲的離子注入?yún)^(qū)域《6》的工序(c)；和在上述工序(b)及工序(c)之后將上述SiC外延襯底加熱的工序(d)。

發(fā)明的效果

根據(jù)本發(fā)明涉及的半導(dǎo)體裝置的制造方法，由于具備形成控制SiC外延襯底的翹曲的離子注入?yún)^(qū)域的工序，因此由于SiC支承襯底與SiC外延生長層的晶格不匹配而產(chǎn)生的SiC外延襯底的翹曲受到抑制，能夠得到大體上平坦的SiC外延襯底。因此，即使進(jìn)行緊接著的熱處理，SiC外延襯底也不破裂，能夠穩(wěn)定地得到SiC半導(dǎo)體裝置。另外，就用于控制SiC外延襯底的翹曲的離子注入而言，由于對SiC外延襯底的第1主面的相反側(cè)的面實(shí)施，因此可以不考慮對SiC外延襯底的第1主面的半導(dǎo)體元件的形成條件、SiC外延生長層的厚度、雜質(zhì)濃度地選擇用于控制翹曲的最佳的注入條件。

附圖說明

圖1為表示通過本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法所形成的SiC-MOSFET的構(gòu)成的剖面圖。

圖2為表示通過本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法所形成的SiC-MOSFET的俯視形狀的圖。

圖3為說明本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。

圖4為說明本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。

圖5為說明本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法的剖面圖。

圖6為表示設(shè)置了緩沖層的SiC外延襯底的剖面圖。

圖7為說明本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法的變形例的剖面圖。

圖8為說明本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法的變形例的俯視圖。

圖9為說明本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法的變形例的俯視圖。

圖10為表示晶片狀態(tài)的SiC外延襯底的形狀變化的立體圖。

圖11為表示晶片狀態(tài)的SiC外延襯底的形狀變化的立體圖。

圖12為表示晶片狀態(tài)的SiC外延襯底的形狀變化的立體圖。

圖13為說明本發(fā)明涉及的實(shí)施方式2的半導(dǎo)體裝置的制造方法的剖面圖。

圖14為表示設(shè)置了緩沖層的SiC外延襯底的剖面圖。

圖15為說明本發(fā)明涉及的實(shí)施方式3的半導(dǎo)體裝置的制造方法的剖面圖。

圖16為表示設(shè)置了緩沖層的SiC外延襯底的剖面圖。

圖17為說明本發(fā)明涉及的實(shí)施方式4的半導(dǎo)體裝置的制造方法的剖面圖。

圖18為說明本發(fā)明涉及的實(shí)施方式5的半導(dǎo)體裝置的制造方法的剖面圖。

圖19為說明本發(fā)明涉及的實(shí)施方式5的半導(dǎo)體裝置的制造方法的剖面圖。

圖20為表示設(shè)置了緩沖層的SiC外延襯底的剖面圖。

圖21為說明本發(fā)明涉及的實(shí)施方式6的半導(dǎo)體裝置的制造方法的剖面圖。

具體實(shí)施方式

(實(shí)施方式1)

圖1為表示通過本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法所形成的SiC-MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)100的構(gòu)成的剖面圖。應(yīng)予說明，在以下的記載中，關(guān)于雜質(zhì)的導(dǎo)電型，將n型定義為“第1導(dǎo)電型”，將p型定義為“第2導(dǎo)電型”，也可以是其相反的定義。

(裝置構(gòu)成)

如圖1中所示那樣，將SiC-MOSFET100形成于在第1導(dǎo)電型(n型)的SiC支承襯底1的Si原子面上或C原子面上配設(shè)了第1導(dǎo)電型的SiC外延生長層2的SiC外延襯底10。

即，在SiC外延襯底10的SiC外延生長層2的上層部，選擇性地配設(shè)第2導(dǎo)電型(p型)的多個(gè)阱區(qū)3，在各阱區(qū)3的表面內(nèi)配設(shè)第2導(dǎo)電型的阱接觸區(qū)5，以包圍阱接觸區(qū)5的方式配設(shè)第1導(dǎo)電型的源區(qū)4。另外，在SiC支承襯底1的配設(shè)了SiC外延生長層2的一側(cè)的相反側(cè)的主面，配設(shè)離子注入?yún)^(qū)域6。

在此，使用圖2對SiC-MOSFET100的俯視形狀進(jìn)行說明。予以說明，圖2為從阱區(qū)3側(cè)觀看SiC-MOSFET100的俯視圖，如圖2中所示那樣，源區(qū)4將外形為大致四方形的阱接觸區(qū)5的周圍包圍，進(jìn)而其外周被阱區(qū)3包圍。

予以說明，就在相鄰的阱區(qū)3間以從源區(qū)4的一部分上部跨越到阱區(qū)3上及從SiC外延生長層2上跨越到相鄰的阱區(qū)3的源區(qū)4的一部分上部的方式所設(shè)置的柵絕緣膜及以將該柵絕緣膜上覆蓋的方式所設(shè)置的柵電極、另外在SiC支承襯底1上所形成的漏電極等而言，省略圖示。予以說明，在圖2中，相當(dāng)于A-A線處的剖面的為圖1。

(制造方法)

接著，使用依次對制造工序進(jìn)行說明的剖面圖即圖3～圖5來對本發(fā)明涉及的實(shí)施方式1的半導(dǎo)體裝置的制造方法進(jìn)行說明。

首先，在圖3中所示的工序中，通過對于第1導(dǎo)電型的SiC支承襯底1的Si原子面或C原子面的外延生長，形成第1導(dǎo)電型的SiC外延生長層2，由此得到SiC外延襯底10。應(yīng)予說明，將該工序稱為準(zhǔn)備SiC外延襯底的工序。

SiC外延生長層2的雜質(zhì)濃度比SiC支承襯底1的雜質(zhì)濃度低，例如，在使SiC支承襯底1的雜質(zhì)濃度為1×10¹⁹cm^-3的情況下，使SiC外延生長層2的雜質(zhì)濃度為1×10¹⁴cm^-3。就SiC支承襯底1及SiC外延生長層2的摻雜劑而言，在將導(dǎo)電型控制為n型的情況下使用氮，在將導(dǎo)電型控制為p型的情況下使用鋁。

就SiC支承襯底1的雜質(zhì)濃度而言，優(yōu)選在1×10¹⁷cm^-3～1×10²¹cm^-3的范圍，就SiC外延生長層2的雜質(zhì)濃度而言，優(yōu)選在1×10¹³cm^-3～1×10¹⁶cm^-3的范圍。另外，SiC外延生長層2的厚度優(yōu)選設(shè)為50μm～500μm。由于SiC外延生長層2的壓縮應(yīng)力，SiC外延襯底10必然以向SiC外延生長層2側(cè)突出的方式翹曲。

接著，對于SiC外延襯底10的SiC外延生長層2側(cè)的主面(第1主面)進(jìn)行選擇性的離子注入，如圖4中所示那樣，在SiC外延生長層2的上層部，形成第2導(dǎo)電型的阱區(qū)3、第1導(dǎo)電型的源區(qū)4及第2導(dǎo)電型的阱接觸區(qū)5。

更具體地，對于SiC外延生長層2的上層部，經(jīng)由圖案化為規(guī)定的形狀的注入掩模而進(jìn)行第2導(dǎo)電型(p型)雜質(zhì)的離子注入，選擇性地形成多個(gè)阱區(qū)3。

接著，在各個(gè)阱區(qū)3的表面內(nèi)，經(jīng)由圖案化為規(guī)定的形狀的注入掩模而進(jìn)行第1導(dǎo)電型(n型)雜質(zhì)的離子注入，選擇性地形成源區(qū)4。

進(jìn)而，對于各個(gè)源區(qū)4經(jīng)由圖案化為規(guī)定的形狀的注入掩模而進(jìn)行第2導(dǎo)電型雜質(zhì)的離子注入，選擇性地形成阱接觸區(qū)5。

作為注入掩模，可以例如使用照相制版用的光致抗蝕劑或硅氧化膜。

予以說明，阱區(qū)3、源區(qū)4及阱接觸區(qū)5的形成順序并不限定于上述的順序。

另外，就該離子注入而言，可以用單一的注入能量來進(jìn)行，也可以使注入能量階段性地、例如從高能量向低能量變化而進(jìn)行。

另外，作為被離子注入的第1導(dǎo)電型雜質(zhì)，使用氮、磷，作為第2導(dǎo)電型雜質(zhì)，使用鋁、硼，離子注入時(shí)的注入離子的注入面密度(劑量)優(yōu)選在1×10¹³cm^-2～1×10¹⁶cm^-2的范圍內(nèi)，注入能量優(yōu)選在10keV～10MeV的范圍內(nèi)。

例如，阱區(qū)3、源區(qū)4及阱接觸區(qū)5的雜質(zhì)濃度優(yōu)選分別在1×10¹⁷cm^-3～1×10¹⁹cm^-3、1×10¹⁸cm^-3～1×10²⁰cm^-3及1×10¹⁹cm^-3～1×10²¹cm^-3的范圍內(nèi)。

另外，阱區(qū)3、源區(qū)4及阱接觸區(qū)5的深度優(yōu)選分別在0.5～3μm、0.2～1μm及0.2μm～1μm的范圍內(nèi)。

予以說明，在上述離子注入時(shí)，將SiC外延襯底的溫度設(shè)定在10℃～1000℃的范圍內(nèi)來進(jìn)行。由此，得到能夠使離子注入時(shí)產(chǎn)生的結(jié)晶缺陷(注入缺陷)在某種程度上恢復(fù)的效果。

接著，對于SiC外延襯底10的SiC支承襯底1側(cè)的主面(第2主面)進(jìn)行離子注入，如圖5中所示那樣，在SiC支承襯底1的主面整個(gè)面形成離子注入?yún)^(qū)域6。該離子注入可以用單一的注入能量來進(jìn)行，也可以使注入能量階段性地、例如從高能量到低能量變化而進(jìn)行。

另外，該離子注入時(shí)的注入離子的注入面密度(劑量)優(yōu)選在1×10¹³cm^-2～1×10¹⁶cm^-2的范圍內(nèi)，注入能量優(yōu)選在10keV～10MeV的范圍內(nèi)。通過在這樣的條件下進(jìn)行離子注入，在離子注入?yún)^(qū)域6中，被注入的元素的濃度與SiC支承襯底1內(nèi)的其他區(qū)域相比，成為高1位數(shù)以上的濃度。

予以說明，在上述離子注入時(shí)，將SiC外延襯底的溫度設(shè)定在10℃～1000℃的范圍內(nèi)來進(jìn)行。由此，得到能夠使離子注入時(shí)產(chǎn)生的結(jié)晶缺陷(注入缺陷)在某種程度上恢復(fù)的效果。

另外，離子注入?yún)^(qū)域6的厚度優(yōu)選在0.1μm～10μm的范圍內(nèi)，作為用于該離子注入的元素，優(yōu)選地，可列舉碳、硅、氫、氦、氬等的對于SiC成為非活性的非摻雜劑的元素，也可使用鋁、硼、磷、氮等的摻雜劑。

即，對于第1導(dǎo)電型(n型)的SiC支承襯底1，也可以使用成為相同導(dǎo)電型的元素、例如磷、氮等的n型摻雜劑，這種情況下，可以使離子注入?yún)^(qū)域6的雜質(zhì)濃度為與SiC支承襯底1的雜質(zhì)濃度同等或其以上。由此，能夠使在SiC外延襯底10的第2主面上形成金屬電極時(shí)的接觸電阻減小。

另一方面，對于第1導(dǎo)電型(n型)的SiC支承襯底1，也可以使用成為相反的導(dǎo)電型(p型)的元素、例如鋁、硼等的p型摻雜劑，這種情況下，可以使離子注入?yún)^(qū)域6的雜質(zhì)濃度為與SiC支承襯底1的雜質(zhì)濃度同等或其以上。由此，能夠?qū)㈦x子注入?yún)^(qū)域6作為SiC-IGBT(Insulated Gate Bipolar Transistor)的集電層。在采用該構(gòu)成的情況下，不是得到SiC-MOSFET而是得到SiC-IGBT，成為制造SiC-IGBT的情況下有效的構(gòu)成。

一般地如果將離子注入結(jié)晶體，則由于雜質(zhì)原子的填充效應(yīng)(詰め込み効果)和照射缺陷生成，注入層進(jìn)行體積膨脹。由于體積膨脹被約束于襯底，結(jié)果對于離子注入面平行地誘發(fā)壓縮應(yīng)力。該現(xiàn)象與注入離子的種類無關(guān)，如果注入摻雜劑，則一并得到導(dǎo)電型控制、接觸電阻減小的效果，但如果單純地以抑制襯底的翹曲為目的，則優(yōu)選注入非摻雜劑。

最后，通過進(jìn)行對于SiC外延襯底10的熱處理，使注入離子活化，得到圖1中所示的SiC-MOSFET100。其中，SiC外延襯底10的加熱溫度優(yōu)選在1000℃～2000℃的范圍內(nèi)，更優(yōu)選設(shè)為1400℃～1800℃的范圍內(nèi)。

這樣，實(shí)施了用于阱區(qū)3、源區(qū)4及阱接觸區(qū)5等的雜質(zhì)區(qū)域形成的向SiC外延襯底10的第1主面的離子注入、和用于控制SiC外延襯底10的翹曲的向第2主面的離子注入后，實(shí)施SiC外延襯底10的熱處理(活化退火)，因此SiC外延襯底10的翹曲受到抑制而得到大致平坦的SiC外延襯底10。

另外，就用于控制翹曲的離子注入而言，由于對于與SiC外延襯底10的第1主面的相反側(cè)的第2主面實(shí)施，因此可以不考慮對SiC外延襯底10的第1主面的半導(dǎo)體元件形成條件(例如，離子注入條件)、SiC外延生長層2的厚度、雜質(zhì)濃度地選擇用于控制翹曲的最佳的注入條件。因此，由于SiC支承襯底與SiC外延生長層的晶格不匹配而產(chǎn)生的SiC外延襯底的翹曲受到抑制，同時(shí)由形成構(gòu)成半導(dǎo)體元件的雜質(zhì)區(qū)域的工序所產(chǎn)生的SiC外延襯底的翹曲受到抑制。

其結(jié)果，得到大致平坦的SiC外延襯底10，因此即使后面進(jìn)行熱處理而施加熱沖擊，SiC外延襯底10也不破裂，能夠穩(wěn)定地制造SiC半導(dǎo)體裝置。

予以說明，就圖3中所示的SiC外延襯底10而言，SiC支承襯底1與SiC外延生長層2直接相接，但可以如圖6中所示那樣形成在SiC支承襯底1與SiC外延生長層2之間設(shè)置了第1導(dǎo)電型的緩沖層BF的SiC外延襯底11。就緩沖層而言，為將在外延層與襯底之間的載流子濃度的差異進(jìn)行緩和的層，將厚度設(shè)定為0.5～10μm(500nm～10000nm)左右。

(變形例1)

作為離子注入?yún)^(qū)域6的離子注入元素也可使用鎳等的金屬。這種情況下，通過進(jìn)行對于SiC外延襯底10的1000℃～2000℃的范圍內(nèi)、更優(yōu)選地1400℃～1800℃的范圍內(nèi)的熱處理，使雜質(zhì)區(qū)域的注入離子活化，同時(shí)離子注入?yún)^(qū)域6成為硅化鎳層16。

在圖7中示出在SiC支承襯底1的配設(shè)了SiC外延生長層2的側(cè)的相反側(cè)的主面形成硅化鎳層16的SiC-MOSFET100A。

通過這樣設(shè)置硅化鎳層16，SiC外延襯底10的翹曲受到抑制，同時(shí)使在SiC外延襯底10的第2主面上形成金屬電極時(shí)的與金屬電極的接觸電阻減小。

另外，作為離子注入元素，也可以使用鍺等IV族元素。這種情況下，由于在離子注入?yún)^(qū)域6中帶隙與SiC相比變窄，因此能夠使SiC外延襯底10的第2主面與金屬電極的接觸電阻減小。

(變形例2)

以上說明的實(shí)施方式1中，作為在SiC外延襯底10的第2主面整個(gè)面形成離子注入?yún)^(qū)域6的實(shí)施方式進(jìn)行了說明，但該離子注入可經(jīng)由注入掩模來選擇性地進(jìn)行。作為注入掩模，可以使用例如照相制版用的光致抗蝕劑或硅氧化膜。

在圖8中，作為選擇性的離子注入的一例，示出有在第2主面形成離子注入?yún)^(qū)域6以使得俯視形狀成為環(huán)狀的構(gòu)成。

即，圖8中示出從第2主面?zhèn)扔^看晶片狀態(tài)的SiC外延襯底10的俯視圖，在SiC支承襯底1以環(huán)狀形成有離子注入?yún)^(qū)域6。

另外，可如圖9中所示那樣在第2主面形成離子注入?yún)^(qū)域6以使得俯視形狀成為格子狀。

即，圖9中示出了從第2主面?zhèn)扔^看晶片狀態(tài)的SiC外延襯底10的俯視圖，在SiC支承襯底1以格子狀形成有離子注入?yún)^(qū)域6。

通過這樣選擇性地形成離子注入?yún)^(qū)域6以使得俯視形狀成為幾何學(xué)形狀，在進(jìn)行了離子注入的區(qū)域和沒有進(jìn)行離子注入的區(qū)域在壓縮應(yīng)力上產(chǎn)生差、能夠控制SiC外延襯底10的翹曲。離子注入?yún)^(qū)域6的俯視形狀可根據(jù)由對第1主面的離子注入所產(chǎn)生的翹曲的狀態(tài)來決定。

予以說明，如圖8及圖9中所示那樣，在晶片狀態(tài)的SiC外延襯底10的側(cè)面，設(shè)置作為表示結(jié)晶的方位的標(biāo)記的定向平面OF1及OF2，兩者以成為彼此成90°的角度的位置關(guān)系的方式設(shè)置。

即，SiC外延襯底10具有與(11-20)方向平行的定向平面OF1、和與(11-20)方向交叉、并且長度與定向平面OF1不同的定向平面OF2。

通過利用這樣的定向平面OF1及OF2，能夠確定在選擇性地形成離子注入?yún)^(qū)域6時(shí)的方向性、能夠形成可以更有效地防止SiC外延襯底10的翹曲的俯視形狀的離子注入?yún)^(qū)域6。予以說明，離子注入?yún)^(qū)域6的俯視形狀并不限定于上述形狀，可以為更復(fù)雜的幾何學(xué)形狀。

予以說明，在選擇性地形成離子注入?yún)^(qū)域6的情況下，只是SiC外延襯底10的翹曲的抑制成為目的，在用非摻雜劑形成了離子注入?yún)^(qū)域6的情況下還是在用摻雜劑形成了離子注入?yún)^(qū)域6的情況下，都優(yōu)選在實(shí)施了活化退火后將離子注入?yún)^(qū)域6全部除去。

(變形例3)

在以上說明的實(shí)施方式1中，作為使離子注入?yún)^(qū)域6的雜質(zhì)濃度在SiC外延襯底10的第2主面整個(gè)面均勻的實(shí)施方式進(jìn)行了說明，但也可使離子注入?yún)^(qū)域6的雜質(zhì)濃度在第2主面內(nèi)不同。

例如，在SiC外延襯底10的半徑為R的情況下，將SiC外延襯底10的距中心的距離設(shè)為r(r(R)，例如在將r＝0～0.5R的區(qū)域設(shè)為“內(nèi)周區(qū)域”、將其以外的區(qū)域設(shè)為“外周區(qū)域”的情況下，可以在外周區(qū)域使雜質(zhì)濃度比較高、在內(nèi)周區(qū)域使雜質(zhì)濃度比較低，或者相反地，可以在外周區(qū)域使雜質(zhì)濃度比較低、在內(nèi)周區(qū)域使雜質(zhì)濃度比較高。

由此，在內(nèi)周區(qū)域與外周區(qū)域在壓縮應(yīng)力方面產(chǎn)生差，能夠控制SiC外延襯底10的翹曲。予以說明，就在外周區(qū)域使雜質(zhì)濃度高或者低而言，可根據(jù)由對第1主面的離子注入所產(chǎn)生的翹曲的狀態(tài)來決定。

另外，在實(shí)施方式1中，作為使離子注入?yún)^(qū)域6的深度在SiC外延襯底的第2主面整個(gè)面均勻的實(shí)施方式進(jìn)行了說明，但也可以使離子注入?yún)^(qū)域6的深度在SiC外延襯底的第2主面整個(gè)面不同。

例如，可以在SiC外延襯底10的外周區(qū)域使離子注入?yún)^(qū)域6的深度比較深、在內(nèi)周區(qū)域使離子注入?yún)^(qū)域6的深度比較淺，或者相反地，可以在外周區(qū)域使離子注入?yún)^(qū)域6的深度比較淺、在內(nèi)周區(qū)域使離子注入?yún)^(qū)域6的深度比較深。

由此，在內(nèi)周區(qū)域與外周區(qū)域在壓縮應(yīng)力方面產(chǎn)生差，能夠控制SiC外延襯底10的翹曲。予以說明，就在外周區(qū)域使離子注入?yún)^(qū)域6的深度淺或者深而言，可根據(jù)由對第1主面的離子注入所產(chǎn)生的翹曲的狀態(tài)來決定。

(效果)

對于使用以上說明了的實(shí)施方式1的半導(dǎo)體裝置的制造方法而進(jìn)行了控制3英寸SiC外延襯底的翹曲的實(shí)驗(yàn)時(shí)的、晶片狀態(tài)的SiC外延襯底11(圖6)的形狀變化，使用圖10～圖12來進(jìn)行說明。

在進(jìn)行本實(shí)驗(yàn)時(shí)，作為SiC外延襯底11，使SiC支承襯底1的雜質(zhì)濃度為1×10¹⁹cm^-3，使SiC外延生長層2的雜質(zhì)濃度為5×10¹⁴cm^-3。另外，SiC外延生長層2的厚度為142μm。

予以說明，就SiC支承襯底1與SiC外延生長層2之間的緩沖層BF而言，使雜質(zhì)濃度為1×10¹⁸cm^-3，使厚度為1μm。SiC支承襯底1、SiC外延生長層2、緩沖層BF的導(dǎo)電型全部使用了n型的導(dǎo)電型。

將SiC外延襯底11的晶片形狀示于圖10中。如圖10中所示那樣，SiC外延襯底11相對于Si原子面成為凸形狀，SORI為9.3μm。

其中，所謂“SORI”，為非吸附狀態(tài)的晶片中的晶片表面的最優(yōu)擬合基準(zhǔn)面(ベストフィット基準(zhǔn)面)(通過最小二乘法所算出了的面)與晶片表面的距離的最大值與最小值之差。然后，對于SiC外延襯底11的第1主面，進(jìn)行用于半導(dǎo)體元件形成的離子注入。在用于該半導(dǎo)體元件形成的離子注入中，使用鋁作為p型雜質(zhì)，使用氮作為n型雜質(zhì)。

將進(jìn)行了用于半導(dǎo)體元件形成的離子注入后的晶片形狀示于圖11中。如圖11中所示，就進(jìn)行了用于半導(dǎo)體元件形成的離子注入后的晶片形狀而言，相對于Si原子面的突出變得更為顯著，SORI增大到27.4μm。認(rèn)為：通過進(jìn)行離子注入，SORI増大起因于由離子注入所產(chǎn)生的壓縮應(yīng)力。

然后，對于SiC外延襯底11的第2主面整個(gè)面，形成用于控制SiC外延襯底11的翹曲的離子注入?yún)^(qū)域6。作為該離子注入的元素，使用碳。另外，使該離子注入時(shí)的注入面密度為5×10¹⁵cm^-2，使SiC外延襯底11的溫度為600℃。

將形成了離子注入?yún)^(qū)域6后的晶片形狀示于圖12中。如圖12中所示那樣，就形成了離子注入?yún)^(qū)域6后的晶片形狀而言，相對于Si原子面形成凸形狀，但SORI減小到8.7μm。認(rèn)為：這起因于由在SiC外延襯底11的第2主面整個(gè)面形成的離子注入?yún)^(qū)域6所產(chǎn)生的壓縮應(yīng)力。

然后，為了注入離子的活化，對于圖12中所示的SiC外延襯底11，在非活性氣氛中進(jìn)行了1700℃的熱處理，但SiC外延襯底11的斷裂沒有得到確認(rèn)。

另一方面，為了比較，在對于圖11中所示的SiC外延襯底11不進(jìn)行用于控制SiC外延襯底11的翹曲的離子注入地進(jìn)行了同樣的熱處理的情況下，在SiC外延襯底11發(fā)生斷裂。

由以上的實(shí)驗(yàn)結(jié)果證實(shí)：為了在SiC外延襯底沒有斷裂地穩(wěn)定地制造SiC半導(dǎo)體裝置，通過對與形成半導(dǎo)體元件的主面相反側(cè)的主面實(shí)施用于控制翹曲的離子注入而得到平坦的SiC外延襯底是有效的。予以說明，認(rèn)為：如果SORI在0μm～10μm的范圍內(nèi)，能夠防止在熱循環(huán)中SiC外延襯底斷裂。

(實(shí)施方式2)

在上述的實(shí)施方式1的半導(dǎo)體裝置的制造方法中，使用了在第1導(dǎo)電型的SiC支承襯底1上配設(shè)了第1導(dǎo)電型的SiC外延生長層2的SiC外延襯底10，但在本發(fā)明涉及的實(shí)施方式2的半導(dǎo)體裝置的制造方法中，如圖13中所示那樣，使用了在SiC外延襯底10中的SiC外延生長層2上進(jìn)一步配設(shè)了第1導(dǎo)電型的追加SiC外延生長層7的SiC外延襯底10A。

就追加SiC外延生長層7的雜質(zhì)濃度而言，優(yōu)選比SiC支承襯底1的雜質(zhì)濃度低、并且比SiC外延生長層2的雜質(zhì)濃度高。追加SiC外延生長層7的雜質(zhì)濃度的范圍例如優(yōu)選在1×10¹⁶cm^-3～1×10¹⁸cm^-3。

另外，追加SiC外延生長層7的深度的范圍優(yōu)選在0.5μm～5μm。

然后，對于SiC外延襯底10A的追加SiC外延生長層7側(cè)的主面(第1主面)，進(jìn)行用于半導(dǎo)體元件形成的選擇性的離子注入，另外，對于SiC外延襯底10A的SiC支承襯底1側(cè)的主面(第2主面)進(jìn)行用于襯底的翹曲控制的離子注入，實(shí)施用于雜質(zhì)的活化的熱處理，對于這些制造工序，由于與實(shí)施方式1同樣，因此省略說明。

根據(jù)以上說明的實(shí)施方式2涉及的半導(dǎo)體裝置的制造方法，由于對SiC外延襯底10A的第2主面實(shí)施了用于控制SiC外延襯底10A的翹曲的離子注入，因此即使進(jìn)行了用于半導(dǎo)體元件形成的離子注入后，也得到大致平坦的SiC外延襯底10A，即使之后進(jìn)行熱處理而施加熱沖擊，SiC外延襯底10A也不斷裂，能夠穩(wěn)定地制造SiC半導(dǎo)體裝置。

予以說明，通過設(shè)置SiC外延生長層7，能夠使JFET(結(jié)型FET)電阻減小。即，在制作IGBT等的開關(guān)半導(dǎo)體元件的情況下，對于SiC外延襯底的第1主面，分離地形成例如p型的阱區(qū)，在超高耐壓(耐壓為10kV以上)的半導(dǎo)體裝置中，由于將漂移層(SiC外延生長層)的雜質(zhì)濃度設(shè)定得低，因此被阱區(qū)夾持了的區(qū)域(JFET區(qū)域)的電阻顯著地增加。因此，通過形成雜質(zhì)濃度比漂移層高的層(追加SiC外延生長層)、在該層內(nèi)形成阱區(qū)，能夠謀求JFET電阻的減小。另外，就追加SiC外延生長層而言，由于雜質(zhì)濃度比漂移層高，因此產(chǎn)生拉伸應(yīng)力，也有助于SiC外延襯底的翹曲的減輕。

另外，就圖13中所示的SiC外延襯底10A而言，SiC支承襯底1與SiC外延生長層2直接接觸、SiC外延生長層2與追加SiC外延生長層7直接接觸，但可以如圖14中所示那樣制成在SiC支承襯底1與SiC外延生長層2之間設(shè)置了第1導(dǎo)電型的緩沖層BF1、在SiC外延生長層2與追加SiC外延生長層7之間設(shè)置了第1導(dǎo)電型的緩沖層BF2的SiC外延襯底11A。就緩沖層而言，為將由在外延層與襯底之間的載流子濃度的差異所引起的晶格不匹配進(jìn)行緩和的層，將厚度設(shè)定為0.5～10μm(500nm～10000nm)左右。

(實(shí)施方式3)

在上述的實(shí)施方式1的半導(dǎo)體裝置的制造方法中，使用了在第1導(dǎo)電型的SiC支承襯底1上配設(shè)了第1導(dǎo)電型的SiC外延生長層2的SiC外延襯底10，但在本發(fā)明涉及的實(shí)施方式3的半導(dǎo)體裝置的制造方法中，如圖15中所示那樣，使用在第2導(dǎo)電型的SiC支承襯底8上配設(shè)了第1導(dǎo)電型的SiC外延生長層2的SiC外延襯底10B。

SiC支承襯底8的雜質(zhì)濃度的范圍優(yōu)選在1×10¹⁷cm^-3～1×10²¹cm^-3，能夠得到以SiC支承襯底8為集電層的SiC-IGBT。

然后，對于SiC外延襯底10B的SiC外延生長層2側(cè)的主面(第1主面)，進(jìn)行用于半導(dǎo)體元件形成的選擇性的離子注入，另外，對于SiC外延襯底10A的SiC支承襯底1側(cè)的主面(第2主面)進(jìn)行用于襯底的翹曲控制的離子注入，實(shí)施用于雜質(zhì)的活化的熱處理，對于這些制造工序，由于與實(shí)施方式1同樣，因此省略說明。

根據(jù)以上說明了的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法，由于對SiC外延襯底10B的第2主面實(shí)施了用于控制SiC外延襯底10B的翹曲的離子注入，因此即使在進(jìn)行了用于半導(dǎo)體元件形成的離子注入后，也得到大致平坦的SiC外延襯底10B，即使之后進(jìn)行熱處理而施加熱沖擊，SiC外延襯底10B也不斷裂，能夠穩(wěn)定地制造SiC半導(dǎo)體裝置。

予以說明，即使在本實(shí)施方式3中，可以與實(shí)施方式2同樣地在SiC外延生長層2上進(jìn)一步形成第1導(dǎo)電型的追加SiC外延生長層7。

另外，在圖15中所示的SiC外延襯底10B中，SiC支承襯底8與SiC外延生長層2直接接觸，但也可如圖16中所示那樣形成在SiC支承襯底8與SiC外延生長層2之間設(shè)置了第2導(dǎo)電型的緩沖層BF3和第1導(dǎo)電型的緩沖層BF4的SiC外延襯底11B。就緩沖層而言，為將由在外延層與襯底之間的載流子濃度的差異所引起的晶格不匹配進(jìn)行緩和的層，將厚度設(shè)定為0.5～10μm(500nm～10000nm)左右。

(實(shí)施方式4)

在上述的實(shí)施方式1的半導(dǎo)體裝置的制造方法中，使用了在第1導(dǎo)電型的SiC支承襯底1上配設(shè)了第1導(dǎo)電型的SiC外延生長層2的SiC外延襯底10，但在本發(fā)明涉及的實(shí)施方式4的半導(dǎo)體裝置的制造方法中，如圖17中所示那樣，使用只由第1導(dǎo)電型的SiC外延生長層2所構(gòu)成的SiC外延襯底10C。

就SiC外延襯底10C而言，通過對于圖3中所示的SiC外延襯底10、通過機(jī)械的或化學(xué)的或其他方法將SiC支承襯底1除去而得到。這樣得到的只由外延生長層構(gòu)成的SiC外延襯底10C稱為“自支撐襯底(自立襯底)”，準(zhǔn)備自支撐襯底的工序也稱為準(zhǔn)備SiC外延襯底的工序。

就SiC外延襯底10C而言，由于為自支撐襯底，因此沒有產(chǎn)生對于SiC外延生長層2的壓縮應(yīng)力。因此，與圖3、圖13及圖15中各自所示的SiC外延襯底10、10A及10B相比，SiC外延襯底10C的翹曲小。

然后，對于SiC外延襯底10C的一個(gè)主面(第1主面)，進(jìn)行用于半導(dǎo)體元件形成的選擇性的離子注入，另外，對于SiC外延襯底10C的另一主面(第2主面)，進(jìn)行用于襯底的翹曲控制的離子注入，實(shí)施用于雜質(zhì)的活化的熱處理，對于這些制造工序，由于與實(shí)施方式1同樣，因此省略說明。予以說明，在用于襯底的翹曲控制的離子注入?yún)^(qū)域，被注入的元素的濃度與SiC外延生長層2內(nèi)的其他區(qū)域相比成為高1位數(shù)以上的濃度。

另外，在形成用于襯底的翹曲控制的離子注入?yún)^(qū)域時(shí)，在使該離子注入中使用的元素為碳的情況下，至少在注入了碳的區(qū)域，載流子陷阱的密度與SiC外延生長層2內(nèi)的其他區(qū)域相比變得低1位數(shù)以上。在以下對其原理進(jìn)行說明。

作為SiC結(jié)晶中的成為壽命控制體(ライフタイムキラー)的電活性的缺陷(載流子陷阱)，目前為止已查明了碳空穴。在SiC結(jié)晶中將碳進(jìn)行離子注入，在注入了碳的區(qū)域追加導(dǎo)入晶格間碳原子，進(jìn)而將SiC結(jié)晶加熱，由此被追加導(dǎo)入了的晶格間碳原子擴(kuò)散到深部、使SiC結(jié)晶中的載流子陷阱在電氣上非活性化。因此，至少在將碳進(jìn)行了離子注入的區(qū)域，載流子陷阱的密度與SiC外延生長層2內(nèi)的其他區(qū)域相比變得低1位數(shù)以上。

根據(jù)以上說明的實(shí)施方式4涉及的半導(dǎo)體裝置的制造方法，由于對SiC外延襯底11C的第2主面實(shí)施有用于控制SiC外延襯底10C的翹曲的離子注入，因此即使在進(jìn)行了用于半導(dǎo)體元件形成的離子注入后，也得到大致平坦的SiC外延襯底10C，即使之后進(jìn)行熱處理而施加熱沖擊，SiC外延襯底10C也不斷裂，能夠穩(wěn)定地制造SiC半導(dǎo)體裝置。

這樣，實(shí)施方式4的制造方法與專利文獻(xiàn)2中公開的方法明顯不同，在熱處理時(shí)不存在支承襯底1，對于半導(dǎo)體襯底(SiC外延襯底)本身實(shí)施熱處理。

另外，對于SiC外延襯底10C，也能夠制作SiC-MOSFET、SiC-IGBT的任意的半導(dǎo)體裝置。

予以說明，在本實(shí)施方式3中，也可與實(shí)施方式2同樣地在SiC外延生長層2上進(jìn)一步形成第1導(dǎo)電型的追加SiC外延生長層7。

(實(shí)施方式5)

在上述的實(shí)施方式1的半導(dǎo)體裝置的制造方法中，使用在SiC外延襯底10中的SiC外延生長層2上進(jìn)一步配設(shè)了第1導(dǎo)電型的追加SiC外延生長層7的SiC外延襯底10A，但在本發(fā)明涉及的實(shí)施方式5的半導(dǎo)體裝置的制造方法中，如圖18中所示那樣，使用在SiC外延襯底10中的SiC外延生長層2上進(jìn)一步配設(shè)了第2導(dǎo)電型的追加SiC外延生長層9的SiC外延襯底10D。

追加SiC外延生長層9的雜質(zhì)濃度優(yōu)選比SiC外延生長層2的雜質(zhì)濃度高。追加SiC外延生長層9的雜質(zhì)濃度的范圍例如優(yōu)選在1×10¹⁶cm^-3～1×10²¹cm^-3內(nèi)。

另外，追加SiC外延生長層9的深度的范圍優(yōu)選在0.5μm～300μm內(nèi)。

接著，通過對于SiC外延襯底10D，通過機(jī)械的或化學(xué)的或其他方法將SiC支承襯底1除去，由此如圖19中所示那樣形成具有追加SiC外延生長層9和SiC外延生長層2的SiC外延襯底10E。

在SiC外延襯底10E中，第1主面為SiC外延生長層2的主面，第2主面為追加SiC外延生長層9的主面。

然后，對于SiC外延襯底10E的第1主面，進(jìn)行用于半導(dǎo)體元件形成的選擇性的離子注入，另外，對于SiC外延襯底10E的第2主面，進(jìn)行用于襯底的翹曲控制的離子注入，實(shí)施用于雜質(zhì)的活化的熱處理，對于這些制造工序，由于與實(shí)施方式1同樣，因此省略說明。

根據(jù)以上說明了的實(shí)施方式5涉及的半導(dǎo)體裝置的制造方法，由于對SiC外延襯底10E的第2主面實(shí)施有用于控制SiC外延襯底10E的翹曲的離子注入，因此即使在進(jìn)行了用于半導(dǎo)體元件形成的離子注入后，也得到大致平坦的SiC外延襯底10E，即使之后進(jìn)行熱處理而施加熱沖擊，SiC外延襯底10E也不斷裂，能夠穩(wěn)定地制造SiC半導(dǎo)體裝置。

予以說明，就追加SiC外延生長層9而言，由于為與漂移層(SiC外延生長層2)相反的導(dǎo)電型，因此能夠形成為對漂移層供給少數(shù)載流子的集電層，能夠得到SiC-IGBT。就追加SiC外延生長層9而言，由于與漂移層相比雜質(zhì)濃度高，因此產(chǎn)生拉伸應(yīng)力，也有助于SiC外延襯底的翹曲的減小。

另外，在圖19中所示的SiC外延襯底10E中，追加SiC外延生長層9與SiC外延生長層2直接接觸，但也可如圖20中所示那樣形成在追加SiC外延生長層9與SiC外延生長層2之間設(shè)置了第2導(dǎo)電型的緩沖層BF5和第1導(dǎo)電型的緩沖層BF6的SiC外延襯底11E。就緩沖層而言，為將由在外延層與襯底之間的載流子濃度的差異所引起的晶格不匹配進(jìn)行緩和的層，將厚度設(shè)定為0.5～10μm(500nm～10000nm)左右。

(實(shí)施方式6)

在上述的實(shí)施方式4的半導(dǎo)體裝置的制造方法中，使用通過采用機(jī)械的或化學(xué)的或其他方法將SiC支承襯底1除去而得到的SiC外延襯底，但在本發(fā)明涉及的實(shí)施方式6的半導(dǎo)體裝置的制造方法中，如圖21中所示那樣，使用通過機(jī)械的或化學(xué)的或其他方法將SiC支承襯底1的一部分除去、與圖3中所示的SiC外延襯底10相比使SiC支承襯底的厚度變薄的SiC外延襯底10F。

即，就本發(fā)明涉及的實(shí)施方式6的半導(dǎo)體裝置的制造方法而言，除了上述的實(shí)施方式1的半導(dǎo)體裝置的制造方法以外，還具備從第2主面將SiC支承襯底1的一部分除去的工序。予以說明，在該工序中，使SiC支承襯底1的厚度與SiC外延襯底10相比為20％～70％左右的厚度。例如，在SiC外延襯底10的SiC支承襯底1的厚度為350μm的情況下，使SiC外延襯底10F的SiC支承襯底1的厚度成為70μm～250μm。通過這樣變薄，在制作SiC-MOSFET或SiC-IGBT的情況下得到能夠減小導(dǎo)通電阻、熱阻、同時(shí)SiC支承襯底1的導(dǎo)通電阻、熱阻的波動(dòng)變小這樣的效果。

從第2主面將SiC支承襯底1的一部分除去的工序?qū)?yīng)于例如半導(dǎo)體裝置的薄板化。在實(shí)施了薄板化的SiC外延襯底10F中，由于在將SiC支承襯底1除去了的面所形成的加工改性層所引起的應(yīng)力，產(chǎn)生大的翹曲。

對于產(chǎn)生了這樣大的翹曲的SiC外延襯底10F，對將SiC支承襯底1除去了的面進(jìn)行用于翹曲控制的離子注入。由此，由在將SiC支承襯底1除去了的面所形成的加工改性層所引起的應(yīng)力得到緩和，與SiC外延襯底10F相比，翹曲變小。

根據(jù)以上說明的實(shí)施方式6涉及的半導(dǎo)體裝置的制造方法，由于能夠通過對將SiC支承襯底1除去了的面所實(shí)施的離子注入來將從第2主面將SiC支承襯底1的一部分除去而產(chǎn)生的SiC外延襯底10F的翹曲進(jìn)行控制，因此得到大致平坦的SiC外延襯底。因此，SiC外延襯底不斷裂，能夠穩(wěn)定地制造SiC半導(dǎo)體裝置。

另外，對于SiC外延襯底10F，也能夠制作SiC-MOSFET、SiCIGBT的任意的半導(dǎo)體裝置。

予以說明，在本實(shí)施方式6中，也與實(shí)施方式2同樣地，可在SiC外延生長層2上進(jìn)一步形成第1導(dǎo)電型的追加SiC外延生長層7。

(變形例)

在以上說明了的實(shí)施方式1～6中，阱區(qū)3、源區(qū)4、阱接觸區(qū)5使用離子注入處理而形成，但也可使用外延生長及蝕刻技術(shù)來形成它們的一部分或全部。

例如，也可以將漂移層的一部分蝕刻后、使與漂移層相反導(dǎo)電型的層進(jìn)行外延生長、通過化學(xué)機(jī)械研磨(CMP)等將不要的外延生長層除去，由此形成上述的雜質(zhì)區(qū)域。作為具有通過外延生長而形成的雜質(zhì)區(qū)域的半導(dǎo)體裝置，可列舉IEMOS(Implantation and Epitaxial MOSFET)。

(其他的適用例)

另外，在以上說明了的實(shí)施方式1～6中，以SiC-MOSFET或SiC-IGBT的制造方法為例進(jìn)行了說明，但本發(fā)明也可以適用于SBD(肖特基勢壘二極管、Schottky Barrier Diode)、PiN(P-intrinsic-N)二極管、JFET(結(jié)型FET、Junction FET)、可控硅、GTO(柵極可關(guān)斷晶閘管、Gate Turn-Off Thyristor)、BJT(雙極結(jié)型晶體管、Bipolar Junction Transistor)等的SiC半導(dǎo)體元件的制造。

另外，SiC的晶型、導(dǎo)電型、各層的具體的厚度、雜質(zhì)區(qū)域的深度及雜質(zhì)濃度等優(yōu)選的數(shù)值范圍是本領(lǐng)域技術(shù)人員熟知的，本發(fā)明的實(shí)施方式1～5中所述的這些數(shù)值可以適當(dāng)?shù)馗淖儭?/p>

對本發(fā)明詳細(xì)地進(jìn)行了說明，但上述的說明在所有的方面都為例示，本發(fā)明并不限定于此?？衫斫饪稍跊]有偏離本發(fā)明的范圍的情況下設(shè)想尚未例示的無數(shù)的變形例。

另外，本發(fā)明在該發(fā)明的范圍內(nèi)可以將各實(shí)施方式自由地組合，或者將各實(shí)施方式酌情地變形、省略。

符號的說明

1，8SiC支承襯底、2SiC外延生長層、6離子注入?yún)^(qū)域、7，9追加SiC外延生長層。