專利名稱：動態(tài)隨機(jī)存取存儲器件中的場效應(yīng)晶體管和存儲單元的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件，特別涉及包括多個存儲單元的動態(tài)隨機(jī)存取存儲器件，各存儲單元包括用于改善無錯信息存儲性能的MOS場效應(yīng)晶體管和電容器的單元。
背景技術(shù)：
參照

圖1A和1B來描述一種典型的常規(guī)動態(tài)隨機(jī)存取存儲器件。圖1A是展示常規(guī)動態(tài)隨機(jī)存取存儲器件的局部平面圖。圖1B是沿圖1A中B-B線所取的展示常規(guī)動態(tài)隨機(jī)存取存儲器件的局部縱向剖面圖。
如圖1A和1B所示，在p型半導(dǎo)體襯底1上形成常規(guī)動態(tài)隨機(jī)存取存儲器件。在p型半導(dǎo)體襯底1上選擇地形成場氧化膜。限定出在其上形成存儲單元的存儲單元區(qū)，該存儲單元包括MOS場效應(yīng)晶體管和存儲電容器。在p型半導(dǎo)體襯底1表面上形成柵氧化膜4。相互平行地設(shè)置多個字線，所說字線在各存儲單元區(qū)域和場氧化膜2上延伸。設(shè)置于存儲單元區(qū)域之上的字線用作柵極3。在p型半導(dǎo)體襯底1的上部，用對準(zhǔn)技術(shù)，以柵極3和場氧化膜2作掩膜選擇形成n+型源/漏區(qū)1S和1D。在柵氧化膜4、場氧化膜2和柵極3上整個形成層間絕緣膜5。在層間絕緣層5中形成接觸孔9，并設(shè)置在n+型漏區(qū)1D上。選擇形成存儲電極6，它在接觸孔9中延伸并在中間絕緣層5上環(huán)繞接觸孔9，以使存儲電極6與n+型漏區(qū)1D接觸。在存儲電極6的頂部表面和側(cè)壁上選擇地配置電容性介質(zhì)膜7。在電容性介質(zhì)膜7和層間絕緣膜5上整個地形成容性電極8。在場氧化膜2上形成接觸孔15。相互平行地但與字線3垂直地設(shè)置數(shù)字線14。數(shù)字線14通過接觸孔15連接至n+型源區(qū)1S。存儲電容器包括存儲電極6、電容性介質(zhì)膜7和容性電極8。
在連至n+型源區(qū)1S的數(shù)字線14上傳送數(shù)字信號，然后將數(shù)字信號傳送至n+型源區(qū)1S。若柵極3接收高電平信號，則MOS場效應(yīng)晶體管為ON狀態(tài)。結(jié)果，將數(shù)字信號從n+型源區(qū)1S傳送至通過接觸孔9連在存儲電極6上的n+型漏區(qū)1D。然后將數(shù)字信號傳送至存儲極6，從而完成寫入操作。因此，給柵極3加低電平信號，使MOS場效應(yīng)晶體管轉(zhuǎn)為OFF狀態(tài)，在電容器中存儲按數(shù)字信號偏置的信息。存儲數(shù)字?jǐn)?shù)據(jù)的存儲時間根據(jù)存儲電容器性能確定。所以，要求每100ms實(shí)行頻率寫入操作來保持?jǐn)?shù)據(jù)。
這種短的數(shù)據(jù)存儲時間的原因在于存儲在存儲電極6中的電荷通過n+型漏區(qū)1D泄漏至n型源區(qū)或至半導(dǎo)體襯底1以及電荷通過電容性介質(zhì)膜7泄漏至容性電極8。上述泄漏的原因在于這樣的事實(shí)如果存儲電極6中存儲高電平數(shù)字信號，那么就將反偏供給p型半導(dǎo)體襯底1與漏區(qū)1D之間的p-n結(jié)，形成空間電荷區(qū)。如果空間電荷區(qū)延伸至可能形成的晶體缺陷處，例如由形成場氧化膜2時所受應(yīng)力而形成缺陷，或者，如果空間電荷區(qū)延伸至界面狀態(tài)。此外，如果電容性介質(zhì)膜7有薄的部分，隧道電流就可流過電容性介質(zhì)膜7的薄部分而進(jìn)入容性電極8。
如上所述，由漏電流和存儲的電荷量限定數(shù)據(jù)存儲時間。這意味著大容量的存儲電容器允許存儲電容器具有長的數(shù)據(jù)存儲時間。為確保存儲電容器的大容量，需要大面積的電容性介質(zhì)膜7。
另一方面，已不斷要求按比例縮小動態(tài)隨機(jī)存取存儲器件。這意味著也要求按比例縮小存儲單元。這意味著還要求減小存儲電容器的面積。當(dāng)考慮到也要求減小存儲電容器的面積時，對存儲電容器中數(shù)據(jù)存儲時間就有一些限制。并且，按比例縮小存儲單元會引起內(nèi)部電場增加。增加的電場可引起泄漏可能性增加。所以，按比例縮小可導(dǎo)致數(shù)字存儲時間的縮短。
為了解決上述問題，提出了設(shè)計減少泄漏以保持足夠長的數(shù)據(jù)在存儲單元中的存儲時間的其它存儲單元結(jié)構(gòu)，以使數(shù)字重寫操作的頻率周期較長。下面將參照圖2A和2B描述在隨機(jī)存取存儲器件中所配置的另一種存儲單元結(jié)構(gòu)。圖2A是展示在隨機(jī)存取存儲器件中所配置的另一種常規(guī)存儲單元結(jié)構(gòu)的局部平面圖。圖2B是沿圖2A中C-C線所取的、展示配置于隨機(jī)存取存儲器件中的另一種常規(guī)存儲單元結(jié)構(gòu)的局部縱向剖面圖。
該另一種常規(guī)存儲單元具有絕緣體結(jié)構(gòu)上的硅。在p型半導(dǎo)體襯底1的表面上選擇形成場氧化膜2，來限定被場氧化膜2所包圍的存儲單元區(qū)域。在p型半導(dǎo)體襯底1的存儲單元區(qū)域上形成絕緣膜10。在絕緣膜10之上形成多晶硅膜11。在多晶硅膜11之上形成柵氧化膜。在柵氧化膜之上選擇形成柵極3。用自對準(zhǔn)技術(shù)，以柵極3作掩模將n型雜質(zhì)離子注入多晶硅膜11中，從而形成n+型源和漏區(qū)11S和11D。結(jié)果多晶硅膜11包括n+源和漏11S和11D以及在柵氧化膜之下、n+型源和漏區(qū)11S和11D之間的溝道區(qū)。在n+型源區(qū)11S和漏區(qū)11D、柵極3和場氧化膜2之上整個形成層間絕緣層5。電容性接觸孔9形成于層間絕緣層5中并設(shè)置于n+型漏區(qū)11D之上。選擇形成存儲電極6，它在接觸孔9中延伸并在層間絕緣層5上環(huán)繞接觸孔9，以使存儲電極6與n+型漏區(qū)11D接觸。在存儲電極6的頂部表面和側(cè)壁上選擇地配置電容性介質(zhì)膜7。在電容性介質(zhì)膜7和層間絕緣膜5之上整個地形成容性電極8。在場氧化膜2之上形成接觸孔15。相互平行地但與用作柵極3的字線垂直地設(shè)置數(shù)字線14。數(shù)字線14通過接觸孔15連至n+型源區(qū)11S。存儲電容器包括存儲電極6、電容性介質(zhì)膜7和容性電極8。
在連至n+型源區(qū)11S的數(shù)字線14上傳送數(shù)字信號，然后將數(shù)字信號傳送至n+型源區(qū)11S。若柵極3接收高電平信號。則場效應(yīng)晶體管為ON狀態(tài)。結(jié)果，數(shù)字信號從n+型源區(qū)11S經(jīng)隧道區(qū)傳送至n+型漏區(qū)11D，n+型漏區(qū)11D通過接觸孔9連至存儲電極6。然后數(shù)字信號被傳送至存儲電極6，從而完成寫入操作。此后，供給柵極3低電平信號，將場效應(yīng)晶體管轉(zhuǎn)換為OFF狀態(tài)以在電容器中存儲依據(jù)數(shù)字信號偏置的信息。存儲數(shù)字?jǐn)?shù)據(jù)的存儲時間受存儲電容器性能的限制。如上所述，縮短數(shù)據(jù)存儲時間的理由之一在于從漏區(qū)11D泄漏至p型半導(dǎo)體襯底1的電流。這種絕緣存儲單元結(jié)構(gòu)上的硅中，薄氧化膜10使漏區(qū)11D與p型半導(dǎo)體襯底1隔離，由于該原因，薄氧化膜10防止電流從漏區(qū)11D泄漏至p型半導(dǎo)體襯底1。這種漏電流的防止使存儲單元電容器具有增加的數(shù)據(jù)存儲時間。
此外，即使因噪聲或輻射使少數(shù)載流子注入半導(dǎo)體襯底1，但該薄氧化膜能防止由于少數(shù)載流子具有與存儲的多數(shù)載流子相反的極性而中和存儲于漏區(qū)11D中的多數(shù)載流子。也就是說，防止少數(shù)載流子與多數(shù)載流子的中和能夠防止存儲于存儲電容器中的數(shù)據(jù)的中斷，由此可防止任何軟錯誤。
可是，上述絕緣存儲單元結(jié)構(gòu)上的硅伴有下列問題。如上所述，在多晶硅膜11中形成源區(qū)11S和漏區(qū)11D，由于該原因而破壞晶體管的亞閾值區(qū)。也就是說，當(dāng)柵極3為低電平時，漏電流的泄漏可流經(jīng)柵極3下的溝道區(qū)至源區(qū)。這種漏電流的泄漏縮短了數(shù)據(jù)存儲時間。該漏電流的泄漏也可由許多界面狀態(tài)引起。即與形成單晶硅硅膜來代替多晶硅膜時的情形相比，多晶硅膜有許多晶粒，它可損壞多晶硅膜與氧化膜之間的界面。多晶硅中所含的晶粒由于受生長多晶硅膜的生長溫度的較大影響，其尺寸大小不同。多晶硅膜中所含晶粒尺寸的變化引起晶體管性能的顯著改變。盡管提出在生長多晶硅膜之后用激光退火來使多晶硅再結(jié)晶，但沒能獲得令人滿意的結(jié)果。
并且，在圖1A和1B所示的存儲單元中，給半導(dǎo)體襯底加偏壓，使半導(dǎo)體襯底的電勢變負(fù)，從而改善亞閾值性能和抑制漏電流?？墒牵趫D2A和2B所示的存儲單元中，氧化膜使半導(dǎo)體初襯與多晶硅膜的漏區(qū)隔離，由于該原因，不可能加偏壓給襯底和改善亞閾值性能。
假定存儲電容器的容量為25fF，在3V電壓下寫入數(shù)據(jù)，并且在存儲載流子減少至一半時出現(xiàn)錯誤，那么，為確保存儲時間為10秒，其最大泄漏電流Icr由下式給出Icr＝(3×25/2)/10＝3.8fA在上述情況下，已要求研制一種用于動態(tài)隨機(jī)存取存儲器件的存儲單元結(jié)構(gòu)中的MOS場效應(yīng)晶體管，該MOS場效應(yīng)晶體管有適于減小泄漏電流、具有較長的數(shù)據(jù)存儲時間以及防止軟錯誤的結(jié)構(gòu)。
發(fā)明目的因此，本發(fā)明的目的在于提供一種包含在動態(tài)隨機(jī)存取存儲器件的存儲單元中的改進(jìn)的MOS場效應(yīng)晶體管，該MOS場效應(yīng)晶體管具有能克服上述缺陷的結(jié)構(gòu)。
本發(fā)明的再一個目的在于提供一種包含在動態(tài)隨機(jī)存取存儲器件中的存儲單元中的被改進(jìn)的MOS場效應(yīng)晶體管，該MOS場效應(yīng)晶體管具有適于減小泄漏電流的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種包含在動態(tài)隨機(jī)存取存儲器件中的存儲單元中的改進(jìn)的MOS場效應(yīng)晶體管，該MOS場效應(yīng)晶體管具有適于使數(shù)據(jù)存儲時間較長的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種包含在動態(tài)隨機(jī)存取存儲器件的存儲單元中的改進(jìn)的MOS場效應(yīng)晶體管，該MOS場效應(yīng)晶體管具有適于防止軟錯誤的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種在動態(tài)隨機(jī)存取存儲器件中的改進(jìn)的存儲單元，它具有能克服上述缺陷的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種在動態(tài)隨機(jī)存取存儲器件中的改進(jìn)的存儲單元，它具有適于減小泄漏電流的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種在動態(tài)隨機(jī)存取存儲器件中的改進(jìn)的存儲單元，它具有適于使數(shù)據(jù)存儲時間較長的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種在動態(tài)隨機(jī)存取存儲器件中的改進(jìn)的存儲單元，它具有適于防止軟錯誤的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種制造包含在動態(tài)隨機(jī)存取存儲器件的存儲單元中的改進(jìn)的MOS場效應(yīng)晶體管的新方法，其中該MOS場效應(yīng)晶體管具有能克服上述缺陷的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種制造包含在動態(tài)隨機(jī)存取存儲器件的存儲單元中的改進(jìn)的MOS場效應(yīng)晶體管的新方法，其中該MOS場效應(yīng)晶體管具有適于減小泄漏電流的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種制造包含在動態(tài)隨機(jī)存取存儲器件的存儲單元中的改進(jìn)的MOS場效應(yīng)晶體管的新方法，其中該MOS場效應(yīng)晶體管具有適于使數(shù)據(jù)存儲時間較長的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種制造包含在動態(tài)隨機(jī)存取存儲器件的存儲單元中的改進(jìn)的MOS場效應(yīng)晶體管的新方法，其中該MOS場效應(yīng)晶體管具有適于防止軟錯誤的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種制造在動態(tài)隨機(jī)存取存儲器件中的改進(jìn)的存儲單元的新方法，該存儲單元具有能克服上述缺陷的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種制造在動態(tài)隨機(jī)的存取存儲器件中的改進(jìn)的存儲單元的新方法，該存儲單元具有適于減小泄漏電流的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種制造在動態(tài)隨機(jī)存取存儲器件中的改進(jìn)的存儲單元的新方法，該存儲單元具有適于使數(shù)據(jù)存儲時間較長的結(jié)構(gòu)。
本發(fā)明的又一個目的在于提供一種制造在動態(tài)隨機(jī)存取存儲器件中的改進(jìn)的存儲單元的新方法，該存儲單元具有適于防止軟錯誤的結(jié)構(gòu)。
根據(jù)下述將明了本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)。
發(fā)明方案概述本發(fā)明提供一種包括下列部分的場效應(yīng)晶體管。在半導(dǎo)體襯度上配置絕緣膜。該絕緣膜有設(shè)置于半導(dǎo)體襯底的預(yù)定區(qū)域上的開口。在絕緣膜之上設(shè)置第一多晶硅膜。與第一多晶硅膜相接觸地設(shè)置第二多晶硅膜。第二多晶硅膜在絕緣膜開口的內(nèi)壁上和在半導(dǎo)體襯底的預(yù)定區(qū)域的周邊部分上延伸，使第一多晶硅膜通過第二多晶硅膜連至半導(dǎo)體襯底的預(yù)定區(qū)域中的周邊部分。選擇地設(shè)置柵絕緣膜，它在半導(dǎo)體襯底除周邊部分之外的預(yù)定區(qū)域上延伸，并在第二多晶硅膜和圍繞第二多晶硅膜的部分第一多晶硅膜上延伸。在柵絕緣膜上設(shè)置柵極來限定在柵絕緣膜下的復(fù)合溝道區(qū)，以便復(fù)合溝道區(qū)延伸過柵絕緣膜下的第一和第二多晶硅膜以及柵絕緣膜下的半導(dǎo)體襯底。在除柵絕緣膜下的部分之外的第一多晶硅膜中選擇地設(shè)置源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)通過復(fù)合溝道區(qū)相連。
本發(fā)明還提供一種存儲單元結(jié)構(gòu)，它包括下列部分。在半導(dǎo)體襯底上選擇形成場氧化膜，限定半導(dǎo)體襯度的存儲單元區(qū)域。在半導(dǎo)體襯底的存儲單元區(qū)域上設(shè)置絕緣膜，其中該絕緣膜具有設(shè)在半導(dǎo)體襯底的存儲單元區(qū)域中的預(yù)定區(qū)域上的開口。在絕緣膜上設(shè)置第一多晶硅膜。與第一多晶硅膜相接觸地設(shè)置第二多晶硅膜。它在絕緣膜開口的內(nèi)壁上和在半導(dǎo)體襯底的預(yù)定區(qū)域的周邊部分上延伸，從而第一多晶硅膜通過第二多晶硅膜連至半導(dǎo)體襯底的預(yù)定區(qū)域中的周邊部分。選擇地設(shè)置柵絕緣膜，它在半導(dǎo)體襯底的除周邊部分的預(yù)定區(qū)域上延伸，并在第二多晶硅膜和圍繞第二多晶硅膜的那部分第一多晶硅膜上延伸。在柵絕緣膜上設(shè)置柵極來限定在柵絕緣膜下的復(fù)合溝道區(qū)，以便復(fù)合溝道區(qū)延伸過柵絕緣膜下的第一和第二多晶硅膜以及柵絕緣膜下的半導(dǎo)體襯底。在除柵絕緣膜下的部分之外的第一多晶硅膜中選擇地設(shè)置源區(qū)和漏區(qū)，使源區(qū)和漏區(qū)通過復(fù)合溝道區(qū)相連。在場氧化膜、源區(qū)漏區(qū)和柵極上設(shè)置層間絕緣層，該層間絕緣層具有設(shè)置于漏區(qū)上的接觸孔。選擇地設(shè)置存儲電極，它在圍繞接觸孔的層間絕緣層上延伸并在接觸孔內(nèi)延伸，以使存儲電極與漏區(qū)相連。電容性介質(zhì)膜在存儲電極和存儲極的側(cè)壁上延伸。至少在整個電容性介質(zhì)膜區(qū)上設(shè)置容性電極。
本發(fā)明還提供一種包括下列步驟的制造場效晶體管的方法，在半導(dǎo)體襯底上形成絕緣膜。在絕緣膜上形成第一多晶硅膜。在絕緣膜和第一多晶硅膜中形成開口，以使半導(dǎo)體襯底的預(yù)定區(qū)域暴露于開口處。選擇形成第二多晶硅膜，它與第一多晶硅膜相接觸，并在絕緣膜開口的內(nèi)壁上和在半導(dǎo)體襯底的預(yù)定區(qū)域的周邊部分上延伸，從而第一多晶硅膜通過第二多晶硅膜連至半導(dǎo)體襯底的預(yù)定區(qū)域中的周邊部分。選擇形成柵絕緣膜，它在半導(dǎo)體襯底除周邊部分之外的預(yù)定區(qū)域上延伸，并在第二多晶硅膜和圍繞第二多晶硅膜的那部分第一多晶硅膜上延伸。在柵絕緣膜上形成柵極，限定柵絕緣膜下的復(fù)合溝道區(qū)，使復(fù)合溝道區(qū)延伸過柵絕緣膜下的第一和第二多晶硅膜以及柵絕緣膜下的半導(dǎo)體襯底。在除柵絕緣膜下的部分之外的第一多晶硅膜中選擇形成源區(qū)和漏區(qū)，使源、漏區(qū)通過復(fù)合溝道區(qū)相連。
本發(fā)明還提供一種制造包括下列步驟的制造存儲單元的方法。在半導(dǎo)體襯底上選擇形成場氧化膜和氧化膜，限定半導(dǎo)體襯底的存儲單元區(qū)域。在絕緣膜上形成第一多晶硅膜。在絕緣膜和第一多晶硅膜上形成開口，使半導(dǎo)體襯底的預(yù)定區(qū)域暴露于開口處。與第一多晶硅膜相接觸地選擇形成第二多晶硅膜，它在絕緣膜開口的內(nèi)壁上和在半導(dǎo)體襯底的預(yù)定區(qū)域的周邊部分上延伸，從而第一多晶硅膜通過第二多晶硅膜連至半導(dǎo)體襯底的預(yù)定區(qū)域中的周邊部分。選擇形成柵絕緣膜，它在半導(dǎo)體襯底除周邊部分之外的預(yù)定區(qū)域上延伸，并在第二多晶硅膜和圍繞第二多晶硅膜的那部分第一多晶硅膜上延伸。在柵絕緣膜上形成柵極，限定柵絕緣膜下的復(fù)合溝道區(qū)，使復(fù)合溝道區(qū)延伸過柵絕緣膜下的第一和第二多晶硅膜以及柵絕緣膜下的半導(dǎo)體襯底。在除柵絕緣膜下的部分之外的第一多晶硅膜中選擇形成源區(qū)和漏區(qū)，使源、漏區(qū)通過復(fù)合溝道相連。在場氧化膜、源區(qū)漏區(qū)和柵極上形成層間絕緣層。在層間絕緣層中形成接觸孔，以便將接觸孔設(shè)置于漏區(qū)上。選擇形成存儲電極，它在圍繞接觸孔的層間絕緣層上延伸并在接觸孔內(nèi)延伸，以使存儲電極與漏區(qū)相連。電容性介質(zhì)膜在存儲電極和存儲電極的側(cè)壁上延伸。至少在整個電容性介質(zhì)膜區(qū)上設(shè)置容性電極。
下面將參照附圖詳細(xì)描述本發(fā)明最佳實(shí)施例。
附圖簡述圖1A是展示常規(guī)動態(tài)隨機(jī)存取存儲器件的局部平面圖。
圖1B是展示常規(guī)動態(tài)隨機(jī)存取存儲器件、沿圖1A中B-B線所取的局部縱向剖面圖。
圖2A是展示配置于隨機(jī)存取存儲器件中的另一種常規(guī)存儲單元的局部平面圖。
圖2B是沿圖2A中C-C線所取的、展示配置于隨機(jī)存取存儲器件中的另一種常規(guī)存儲單元的局部縱向剖面圖。
圖3A是展示改進(jìn)的本發(fā)明最佳實(shí)施例中的動態(tài)隨機(jī)存取存儲器件的局部縱向剖面圖。
圖3B是展示本發(fā)明最佳實(shí)施例中常規(guī)動態(tài)隨機(jī)存取存儲器件的局部平面圖。
圖4A-4H是展示包括在制造本發(fā)明最佳實(shí)施例中改進(jìn)的動態(tài)隨機(jī)存取存儲器件的方法里的改進(jìn)的動態(tài)隨機(jī)存取存儲器件的局部縱向剖面圖。
優(yōu)選實(shí)施例敘述下面參照圖3A、3B和4A-4H詳細(xì)描述本發(fā)明的最佳實(shí)施例。在p型半導(dǎo)體襯底1上形成存儲單元。在p型半導(dǎo)體襯底1上選擇形成場氧化膜2，限定p型半導(dǎo)體襯底1上的存儲單元區(qū)域。在p型半導(dǎo)體襯底1的存儲單元區(qū)域上設(shè)置絕緣膜10。在p型半導(dǎo)體襯底1的存儲單元區(qū)域中的預(yù)定區(qū)域上的絕緣膜10中形成開口。在除開口以外的絕緣膜10上設(shè)置第一多晶硅膜11。在p型半導(dǎo)體襯底1的預(yù)定區(qū)域的周邊部分上選擇地設(shè)置第二多晶硅膜12，其中第二多晶硅膜12與絕緣膜10的側(cè)壁和第一多晶硅膜11相接觸。選擇地設(shè)置柵絕緣膜4，它在半導(dǎo)體襯底1除其周邊部分上的部分之外的預(yù)定區(qū)域上延伸，并在第二多晶硅膜12和圍繞第二多晶硅膜12的那部分第一多晶硅膜11上延伸。在柵絕緣膜4上設(shè)置柵極3，限定柵絕緣膜4下的復(fù)合溝道區(qū)，使復(fù)合溝道區(qū)延伸過柵絕緣膜4下的第一多晶硅膜11和第二多晶硅膜12以及柵絕緣膜4下的半導(dǎo)體襯底1。在除柵絕緣膜4下之外的第一多晶硅膜11中選擇地設(shè)置源區(qū)11S和漏區(qū)11D，使源、漏區(qū)11S、11D通過復(fù)合溝道區(qū)相連。在場氧化膜2、源、漏區(qū)11S、11D和柵極3上設(shè)置層間絕緣層5，該層間絕緣層5有設(shè)置于漏區(qū)11D上的接觸孔9。選擇地設(shè)置存儲電極6，它在圍繞接觸孔9的層間絕緣層5上延伸并在接觸孔9內(nèi)延伸，以使存儲電極6與漏區(qū)11D相接觸。電容性介質(zhì)膜7在存儲電極6和存儲電極6的側(cè)壁上延伸。在整個電容性介質(zhì)膜7區(qū)域上和層間絕緣層5上設(shè)置容性電極8。在場氧化膜2上形成接觸孔15。相互平行但與用作柵極3的字線相垂直地設(shè)置數(shù)字線14。數(shù)字線14通過接觸孔15連至n+型源區(qū)11S。存儲電容包括存儲電極6、電容性介質(zhì)膜7和容性電極8。
第一多晶硅膜11通過第二多晶硅膜12連至p型半導(dǎo)體襯底1，場效應(yīng)晶體管的溝道區(qū)通過柵絕緣膜4下的第一和第二多晶硅膜11、12以及柵絕緣膜4下的半導(dǎo)體襯底1延伸。這意味著上述場效應(yīng)晶體管可以被認(rèn)為是包括一系列多晶硅場效應(yīng)晶體管和MOS場效應(yīng)晶體管的結(jié)合的復(fù)合晶體管。上述復(fù)合晶體管具有多晶硅場效應(yīng)晶體管和MOS場效應(yīng)晶體管的優(yōu)點(diǎn)，但又相互補(bǔ)償兩者的缺點(diǎn)。也就是說，在設(shè)置于氧化膜10上的第一多晶硅膜11的上部區(qū)域中形成漏區(qū)11D，通過第二多晶硅膜12將漏區(qū)11D連至p型半導(dǎo)體襯底1。只要柵極3的電位為低電平，在漏區(qū)11D與襯底1之間就不能形成電流溝道。因而，當(dāng)柵極3有低電平電位時，就沒有從漏區(qū)11D流經(jīng)第二多晶硅膜12至襯底1的泄漏電流。這意味著可防止存儲于漏電極11D的電荷經(jīng)第一和第二多晶硅膜11、12泄漏至襯底1。這種對從漏區(qū)11D泄漏至襯底1的泄漏電流的防止允許存儲電容器具有足夠長的數(shù)據(jù)存儲時間。多晶硅膜11與相鄰的存儲單元分離，由此在相鄰兩存儲單元之間沒有漏電流。使第一多晶硅膜11與半導(dǎo)體襯底1隔離的氧化膜的存在可防止出現(xiàn)軟錯誤，即使由于噪聲或輻射將少數(shù)載流子注入了半導(dǎo)體襯底1中。
即使由于多晶硅場效應(yīng)晶體管區(qū)域的亞閾值性能被降低而使泄漏電流流過第一和第二多晶硅膜11、12，但由于MOS場效應(yīng)晶體管區(qū)域中沒有溝道區(qū)而可切斷這種泄漏電流。由于源、漏區(qū)11S、11D通過第一、第二多晶硅膜11、12連至半導(dǎo)體襯底1，因而可以對半導(dǎo)體襯底1施加反向偏壓。這種反向偏壓的應(yīng)用可改善MOS場效應(yīng)晶體管區(qū)域的亞閾值性能。這還難以減小多晶硅場效應(yīng)晶體管區(qū)域的亞閾值性能的變化。由于可將MOS場效應(yīng)晶體管看作與多晶硅場效應(yīng)晶體管區(qū)域是串聯(lián)連接，若設(shè)置閾值電壓Vth比MOS場效應(yīng)晶體管區(qū)域的該值低得多，那么復(fù)合場效應(yīng)晶體管的閾值電壓基本上由MOS場效應(yīng)晶體管區(qū)域的閾值電壓決定。這意味著若設(shè)置比MOS場效應(yīng)晶體管區(qū)域低得多的閾值電壓Vth，則可以顯著地減小復(fù)合場效應(yīng)晶體管閾值電壓的變化。
上述多晶硅場效應(yīng)晶體管和與多晶硅場效應(yīng)晶體管串聯(lián)連接的MOS場效應(yīng)晶體管的復(fù)合晶體管結(jié)構(gòu)不僅可用于迭層式電容器存儲單元，而且還可用于其它各種類型的存儲單元。
可如下述制造上述的復(fù)合場效應(yīng)晶體管。
參照圖4A，在p型半導(dǎo)體襯底1上整個地形成氧化膜10。通過局部硅氧化在半導(dǎo)體襯底1上選擇形成場氧化膜2，限定存儲單元區(qū)域。
參照圖4B，整個地生長第一多晶硅膜11，接著用光刻法對其選擇蝕刻，僅在存儲單元區(qū)域上留下第一多晶硅膜11。
參照圖4C，選擇蝕刻氧化膜10和第一多晶硅膜11，在預(yù)定區(qū)域上形成開口13。
參照圖4D，整個地形成第二多晶硅膜12，它在保留的第一多晶硅膜11和場氧化膜12以及開口13上延伸。
參照圖4E，各向同性地蝕刻第二多晶硅膜12，僅在開口13內(nèi)壁上留下第二多晶硅膜12，因而第二多晶硅膜12與第一多晶硅膜11的側(cè)壁接觸，并在p型半導(dǎo)體襯底1上。將雜質(zhì)離子注入p型半導(dǎo)體襯底1露出的表面，控制MOS晶體管區(qū)域的閾值電壓。氧化襯底表面來形成柵氧化膜。
參照圖4F，在襯底上整個地形成第三多晶硅膜3，使第三多晶硅膜3在柵氧化膜4和場氧化膜2上延伸。
參照圖4G，用光刻法選擇腐蝕第三多晶硅膜3和柵氧化膜4，形成柵極3和柵氧化膜4。
參照圖4H，用柵極3作掩模，將諸如As之類的n型雜質(zhì)離子注入第一多晶硅膜11中，在隨后的熱處理中，激活注入的雜質(zhì)，從而形成源區(qū)11S和漏區(qū)11D。
接著，參照圖3A，用光刻法形成層間絕緣層5和接觸孔9。在襯底上整個地形成第四多晶硅膜6，使第四多晶硅膜6層間絕緣層5上和接觸孔9內(nèi)延伸。使第四多晶硅膜6構(gòu)圖，形成存儲電極6，在隨后對第四多晶硅膜6進(jìn)行的氧化中，形成電容性介質(zhì)膜7。在襯底上整個地形成導(dǎo)電膜，以在隨后的構(gòu)圖中形成容性電極8，從而完成存儲單元的制造過程。
盡管本領(lǐng)域的普通技術(shù)人員會明了本發(fā)明的改進(jìn)，但應(yīng)理解，所示的實(shí)施例和參照附圖所作的說明并不能限制本發(fā)明。因此，權(quán)利要求將覆蓋本發(fā)明的任何變形，所有的修改和變形都將落入本發(fā)明的實(shí)質(zhì)和范圍中。
權(quán)利要求
1.一種制造場效應(yīng)晶體管的方法，包括下列步驟在半導(dǎo)體襯底上形成絕緣膜；在所述絕緣膜上形成第一多晶硅膜；在所述絕緣膜和所述第一多晶硅膜中形成開口，使所述半導(dǎo)體襯底的預(yù)定區(qū)域露出于開口處；選擇形成第二多晶硅膜，它與所述第一多晶硅膜相接觸，并在所述絕緣膜的所述開口的內(nèi)壁上和所述半導(dǎo)體襯底的所述預(yù)定區(qū)域的周邊部分上延伸，使所述第一多晶硅膜通過所述第二多晶硅膜連至所述半導(dǎo)體襯底的所述預(yù)定區(qū)域中的所述周邊部分；選擇形成柵絕緣膜，它在所述半導(dǎo)體襯底除所述周邊部分之外的所述預(yù)定區(qū)域上延伸，并在所述第二多晶硅膜和圍繞所述第二多晶硅膜的那部分所述第一多晶硅膜上延伸；在所述柵絕緣膜上形成柵極，在所述柵絕緣膜下限定復(fù)合溝道區(qū)，使所述復(fù)合溝道區(qū)通過所述柵絕緣膜下的所述第一和第二多晶硅膜以及所述柵絕緣膜下的所述半導(dǎo)體襯底延伸；和在除所述柵絕緣膜下部分之外的第一多晶硅膜中選擇形成源區(qū)和漏區(qū)，使所述源區(qū)和漏區(qū)通過所述復(fù)合溝道區(qū)相連。
2.一種制造存儲單元的方法，包括下列步驟在所述半導(dǎo)體襯底上選擇形成場氧化膜和絕緣膜，限定所述半導(dǎo)體襯底的存儲單元區(qū)域；在所述絕緣膜上形成第一多晶硅膜；在所述絕緣膜和所述第一多晶硅膜上形成開口，使所述半導(dǎo)體襯底的預(yù)定區(qū)域露出于所述開口處；與所述第一多晶硅膜相接觸地選擇形成第二多晶硅膜，它在所述絕緣膜的所述開口的內(nèi)壁上和在所述半導(dǎo)體襯底的所述預(yù)定區(qū)域的周邊部分上延伸，使所述第一多晶硅膜通過所述第二多晶硅膜連至所述半導(dǎo)體襯底的所述預(yù)定區(qū)域中的所述周邊部分上；選擇形成柵絕緣膜，它在所述半導(dǎo)體襯底除所述周邊部分之外的所述預(yù)定區(qū)域上延伸，并在所述第二多晶硅膜和圍繞所述第二多晶硅膜的那部分所述第一多晶硅膜上延伸；在所述柵絕緣膜上形成柵極，在所述絕緣膜下限定復(fù)合溝道區(qū)，使所述復(fù)合溝道區(qū)通過所述柵絕緣膜下的所述第一和第二多晶硅膜以及所述柵絕緣膜下的所述半導(dǎo)體襯底延伸；在除所述柵絕緣膜下的部分之外的所述第一多晶硅膜中選擇形成源區(qū)和漏區(qū)，使所述源區(qū)和漏區(qū)通過所述復(fù)合溝道區(qū)相連；在所述場氧化膜、所述源區(qū)、漏區(qū)和所述柵極上形成層間絕緣層；在所述層間絕緣層中形成接觸孔，所述接觸孔設(shè)置于所述漏區(qū)上；選擇形成存儲電極，它在繞所述接觸孔的所述層間絕緣層上延伸，并在所述接觸孔內(nèi)延伸，使所述存儲極與所述漏區(qū)相接觸；形成電容性介質(zhì)膜，它在所述存儲電極和所述存儲極的側(cè)壁上延伸；和至少在所述電容性介質(zhì)膜的整個區(qū)域上形成容性電極。
全文摘要
本發(fā)明提供一種制造場效應(yīng)晶體管的方法。在半導(dǎo)體襯底上配置絕緣膜,該絕緣膜有設(shè)置于半導(dǎo)體襯底的預(yù)定區(qū)域上的開口,在絕緣膜之上設(shè)置第一多晶硅膜。與第一多晶硅膜相接觸地設(shè)置第二多晶硅膜。選擇地設(shè)置柵絕緣膜,它在半導(dǎo)體襯底的預(yù)定區(qū)域上延伸,并在第二多晶硅膜和圍繞第二多晶硅膜的那部分第一多晶硅膜上延伸。在柵絕緣膜上設(shè)置柵極,在柵絕緣膜下限定復(fù)合溝道區(qū),使其延伸過柵絕緣膜下的第一和第二多晶硅膜以及柵絕緣膜下的半導(dǎo)體襯底。在第一多晶硅膜中選擇地設(shè)置源區(qū)和漏區(qū),使源區(qū)和漏區(qū)通過復(fù)合溝道區(qū)相連。
文檔編號H01L29/786GK1384536SQ01125249
公開日2002年12月11日 申請日期1996年10月14日 優(yōu)先權(quán)日1995年10月14日
發(fā)明者成田薰 申請人:日本電氣株式會社