本發(fā)明屬于非易失性存儲(chǔ)器技術(shù)領(lǐng)域，涉及一種可以降低非易失性存儲(chǔ)元件的寫操作電壓的存儲(chǔ)元件及其制造方法。

背景技術(shù)：

針對(duì)非易失性半導(dǎo)體存儲(chǔ)器件的低功耗及高密度應(yīng)用目標(biāo)，已經(jīng)有多種研究展開，包括從材料上、器件結(jié)構(gòu)上、制造方法上及外圍電路設(shè)計(jì)上進(jìn)行了一系列的探索。

閃存是存儲(chǔ)的數(shù)據(jù)即使在斷電之后也可得到保留的非易失存儲(chǔ)的代表。閃存具有非易失性，與易失存儲(chǔ)器不同。但是，閃存具有低集成度和需要大電壓操作的缺點(diǎn)。

現(xiàn)在已經(jīng)對(duì)非易失存儲(chǔ)器進(jìn)行了許多研究，這些非易失存儲(chǔ)器包括磁隨機(jī)存儲(chǔ)器(MRAM)、鐵電隨機(jī)存取存儲(chǔ)器(FRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)和電阻隨機(jī)存取存儲(chǔ)器(RRAM)。

如果操作存儲(chǔ)單元所需要的電壓值減小，那么外圍電路的晶體管的尺寸便可以縮小，由此可以提高單位面積上存儲(chǔ)單元的集成個(gè)數(shù)。

隨著存儲(chǔ)器件尺寸的進(jìn)一步微縮化，存儲(chǔ)單元之間的器件參數(shù)及電學(xué)參數(shù)的波動(dòng)加劇，這一問(wèn)題會(huì)導(dǎo)致存儲(chǔ)陣列的可靠性降低。降低寫操作電壓可以在一定程度上提高陣列的可靠性。特別的，對(duì)于電阻隨機(jī)存取存儲(chǔ)器而言，施加初始擊穿電壓所形成的導(dǎo)電細(xì)絲在存儲(chǔ)介質(zhì)層中是隨機(jī)產(chǎn)生的，隨著器件尺寸的縮小，導(dǎo)電細(xì)絲產(chǎn)生的位置靠近器件邊緣的刻蝕損傷區(qū)域的可能性會(huì)增大，刻蝕損傷區(qū)域形成導(dǎo)電細(xì)絲的尺寸會(huì)較大，流經(jīng)的電流也會(huì)較大，這將不利于低功耗的要求。因此，若導(dǎo)電細(xì)絲的可以固定地產(chǎn)生在器件單元的中心位置，這將能夠抑制各個(gè)器件單元之間的初始擊穿電壓的大小及其偏差，也可提高存儲(chǔ)陣列的可靠性。

Zhiqiang Wei等人的美國(guó)專利號(hào)為US 2013,0112936A1、題為“Resistance change element and manufacturing method therefor”的專利中提出了一種器件結(jié)構(gòu)設(shè)計(jì)，如圖14所示。可以使得電場(chǎng)在固定的位置聚集，使得初始擊穿發(fā)生在固定針狀部電極的位置，對(duì)于電阻變化型 的存儲(chǔ)元件而言，可以控制發(fā)生電阻變化現(xiàn)象的細(xì)絲區(qū)域(filament)的發(fā)生部位。由此，能夠抑制各個(gè)元件的初始擊穿電壓、動(dòng)作時(shí)的電阻值的偏差。結(jié)果，能夠削減作為偏差對(duì)策而需要對(duì)電阻變化元件的設(shè)計(jì)尺寸添加的余量，所以能夠?qū)崿F(xiàn)存儲(chǔ)裝置的細(xì)微化、大容量化。

Takumi Mikawa等人的美國(guó)專利號(hào)為US 2014,0061573A1、題為“Nonvolatile memory element,Nonvolatile memory device,and methods of manufacturing the same”的專利中提出了一種器件結(jié)構(gòu)設(shè)計(jì)，如圖15所示，可以使得導(dǎo)電細(xì)絲形成在不同的兩層阻變介質(zhì)層所形成的臺(tái)階部位，并且這一臺(tái)階部位處于存儲(chǔ)元件的中心位置。并且臺(tái)階部位的高阻值的存儲(chǔ)介質(zhì)膜厚減小，可以減小形成導(dǎo)電細(xì)絲的初始擊穿電壓。并且導(dǎo)電細(xì)絲產(chǎn)生的部位固定，可以減小存儲(chǔ)元件之間的初始擊穿電壓的偏差。當(dāng)存儲(chǔ)元件的尺寸縮小時(shí)，中心部位受到邊緣的影響很小，可以減小不同存儲(chǔ)元件之間電阻值的偏差，可提高可靠性，能夠?qū)崿F(xiàn)存儲(chǔ)裝置的細(xì)微化、大容量化。

可以發(fā)現(xiàn)，已經(jīng)提出的非易失性存儲(chǔ)元件的結(jié)構(gòu)設(shè)計(jì)，基本上是通過(guò)固定導(dǎo)電細(xì)絲發(fā)生的位置來(lái)減小寫操作電壓及寫操作電壓的偏差，實(shí)現(xiàn)存儲(chǔ)裝置的細(xì)微化、大容量化。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，提供一種具有新的存儲(chǔ)元件結(jié)構(gòu)的非易失性存儲(chǔ)元件。

為實(shí)現(xiàn)以上目的或者其他目的，本發(fā)明提供以下技術(shù)方案。

按照本發(fā)明的一方面，提供一種非易失性存儲(chǔ)元件，其包括：

第一電極和第二電極，以及置于第一電極和第二電極之間的存儲(chǔ)介質(zhì)層。其中第一電極是倒錐形，其錐角為α，60°≤α≤80°。存儲(chǔ)介質(zhì)層，包括第一部分和第二部分，其中所述第一部分貼附在倒錐狀第一電極的外側(cè)面上，所述第二部分與所述倒錐狀第一電極的外側(cè)面非平行設(shè)置以至于與所述第一部分的下端連接并形成夾角。第二電極形成在所述存儲(chǔ)介質(zhì)層的第一部分與第二部分之間形成的所述夾角的內(nèi)側(cè)。

在之前所述的實(shí)施例中，所述存儲(chǔ)介質(zhì)層可以是可變電阻材料，包括如金屬氧化物的可變電阻材料，例如選自AlOx,WOx,HfOx,TaOx,TiOx,SiO2,ZnOx,NiOx,GeSbyTex中的一種材料或幾種材料的組合。。

在之前所述實(shí)施例中，所述第一電極材料可以由選自Pt,Ag,Cu,TaN,TiN,Al,W或其合金中的一種材料形成。

在之前所述實(shí)施例中，所述第二電極材料可以由選自Pt,Ag,Cu,TaN,TiN,Al,W或其合金中的一種材料形成。

本發(fā)明不僅能夠作為這樣的電阻變化元件實(shí)現(xiàn)，還能夠作為用來(lái)制造這樣的電阻變化元件的制造方法實(shí)現(xiàn)。

按照本發(fā)明的一方面，提供一種非易失性存儲(chǔ)元件的制造方法，其包括：

在第一介質(zhì)層中形成倒錐狀第一電極；

對(duì)第一介質(zhì)層進(jìn)行選擇刻蝕以使所述倒錐狀第一電極的較大的上端部分外露形成柱臺(tái)結(jié)構(gòu)；

淀積保形覆蓋于該柱臺(tái)結(jié)構(gòu)和第一介質(zhì)層上的存儲(chǔ)介質(zhì)層，從而使所述存儲(chǔ)介質(zhì)層至少包括貼附在倒錐狀第一電極的外側(cè)面上的第一部分和與所述倒錐狀第一電極的外側(cè)面非平行設(shè)置的第二部分，所述第一部分與所述第二部分連接并形成夾角；在所述存儲(chǔ)介質(zhì)層的第一部分與第二部分之間形成的所述夾角的內(nèi)側(cè)形成第二電極。

淀積第二電極材料層；對(duì)所述第二電極材料層進(jìn)行化學(xué)機(jī)械研磨直至所述柱臺(tái)結(jié)構(gòu)的上表面外露。

該非易失性存儲(chǔ)元件的制造方法與CMOS電路的后端結(jié)構(gòu)制備工藝相集成；

本發(fā)明的非易失性存儲(chǔ)元件通過(guò)在第一電極和第二電極之間形成存儲(chǔ)介質(zhì)層的夾角結(jié)構(gòu)，寫操作電壓得到降低且均勻，制備簡(jiǎn)單、成本低，并且方便與標(biāo)準(zhǔn)CMOS工藝兼容。

附圖說(shuō)明

從結(jié)合附圖的以下詳細(xì)說(shuō)明中，將會(huì)使本發(fā)明的上述和其他目的及優(yōu)點(diǎn)更加完整清楚，其中，相同或相似的要素采用相同的標(biāo)號(hào)表示。

圖1是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的剖視圖。

圖2A是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的電場(chǎng)聚集效果的模擬仿真所采用的簡(jiǎn)化結(jié)構(gòu)。

圖2B是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的電場(chǎng)聚集效果的模擬仿真所采用的簡(jiǎn)化參數(shù)。

圖3是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的電場(chǎng)聚集效果的模擬結(jié)果。

圖4A是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的電場(chǎng)聚集效果的模擬結(jié)果。

圖4B是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的電場(chǎng)聚集效果的模擬結(jié)果。

圖5A是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的電場(chǎng)聚集效果的模擬結(jié)果。

圖5B是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的電場(chǎng)聚集效果的模擬結(jié)果。

圖6是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的制造方法的工序的剖視圖。

圖7是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的制造方法的工序的剖視圖。

圖8是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的制造方法的工序的剖視圖。

圖9是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的制造方法的工序的剖視圖。

圖10是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的制造方法的工序的剖視圖。

圖11是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的制造方法的工序的剖視圖。

圖12是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的制造方法的工序的俯視圖。

圖13是按照本發(fā)明一實(shí)施例的非易失性存儲(chǔ)元件的結(jié)構(gòu)的制造方法的工序的俯視圖。

圖14是現(xiàn)有技術(shù)的非易失性存儲(chǔ)元件剖視圖。

圖15是現(xiàn)有技術(shù)的非易失性存儲(chǔ)元件剖視圖。

具體實(shí)施方式

下面介紹的是本發(fā)明的多個(gè)可能實(shí)施例中的一些，旨在提供對(duì)本發(fā)明的基本了解，并不旨在確認(rèn)本發(fā)明的關(guān)鍵或決定性的要素或限定所要保護(hù)的范圍。容易理解，根據(jù)本發(fā)明的技術(shù)方案，在不變更本發(fā)明的實(shí) 質(zhì)精神下，本領(lǐng)域的一般技術(shù)人員可以提出可相互替換的其他實(shí)現(xiàn)方式。因此，以下具體實(shí)施方式以及附圖僅是對(duì)本發(fā)明的技術(shù)方案的示例性說(shuō)明，而不應(yīng)當(dāng)視為本發(fā)明的全部或者視為對(duì)本發(fā)明技術(shù)方案的限定或限制。

下面的描述中，為描述的清楚和簡(jiǎn)明，并沒(méi)有對(duì)圖中所示的所有多個(gè)部件進(jìn)行詳細(xì)描述。附圖中示出了多個(gè)部件為本領(lǐng)域普通技術(shù)人員提供本發(fā)明的完全能夠?qū)崿F(xiàn)的公開內(nèi)容。對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，許多部件的操作都是熟悉而且明顯的。

圖1表示通過(guò)該實(shí)驗(yàn)制作的一個(gè)非易失性存儲(chǔ)元件200的截面。非易失性存儲(chǔ)元件200是在第一介質(zhì)層20中嵌入第一電極21、存儲(chǔ)介質(zhì)層22、第二電極23構(gòu)成，之后在其上形成下一層金屬互連線26、金屬互連通孔27。參照?qǐng)D1，第一電極21的形狀為倒錐形，錐角由工藝制備條件決定，可以形成60°到80°之間的夾角。第一電極可以是Pt,Ag,Cu,TaN,TiN,Al,W等金屬中的一種或幾種的合金。存儲(chǔ)介質(zhì)層22分為兩個(gè)部分，分別為貼附在第一電極21倒錐狀外側(cè)面的第一部分22a，以及與第一電極21倒錐狀外側(cè)面非平行的第二部分22b。存儲(chǔ)介質(zhì)材料22可以是電阻變化類型的材料，例如氧化鋁(AlOx),氧化鎢(WOx),氧化鉿(HfOx),氧化鉭(TaOx),氧化鈦(TiOx),氧化硅(SiO2),氧化鋅(ZnOx),氧化鎳(NiOx)中的一種材料或幾種材料的組合。22a和22b的材料成分是相同的，沉積存儲(chǔ)介質(zhì)材料22時(shí)采用的工藝淀積方式具有保形性覆蓋特點(diǎn)，22a和22b部分的厚度是相同的。其中22a與22b構(gòu)成了夾角24。第一電極21的材料因存儲(chǔ)介質(zhì)的不同而有所選擇。例如，當(dāng)存儲(chǔ)介質(zhì)22是AlOx時(shí)，第一電極21可以采用TaN、TiN、Al、W等金屬；而當(dāng)存儲(chǔ)介質(zhì)22為SiO2時(shí)，第一電極21可以采用Ag、Cu等活波金屬。存儲(chǔ)介質(zhì)22的材料也可以是鍺銻碲合金(GeSbyTex)相變材料。當(dāng)存儲(chǔ)介質(zhì)22為GST相變材料時(shí)，第一電極金屬可以選擇TiN、W、TiAlN、TiW等材料。存儲(chǔ)介質(zhì)22的厚度也因材料的不同而可以選擇不同厚度值。特別的，對(duì)于電阻變化存儲(chǔ)材料而言，存儲(chǔ)介質(zhì)22的厚度在10nm到100nm之間。第二電極23淀積在22a的外側(cè)和22b以及22的上方。第二電極23選自Pt,Ag,Cu,TaN,TiN,Al,W等金屬的一種或者幾種的合金。第二電極23的厚度無(wú)特殊要求，最少大于10nm。第二電極的上方為互連金屬26。互連金屬26可以與第二電極材料相同 也可以不同。對(duì)于Al互連體系，互連金屬26可以是Al。對(duì)于Cu互連體系，互連金屬26可以是Cu。在互連金屬26的上方為第(N+1)層金屬互連通孔27。上述所有金屬都是通過(guò)第一介質(zhì)20來(lái)進(jìn)行隔離。第一介質(zhì)20是層間絕緣介質(zhì)，例如由等離子TEOS、或者對(duì)于布線間的寄生電容的降低有效的含氟氧化物(例如FSG)或者low-k材料構(gòu)成。

通過(guò)做成如圖1所示的結(jié)構(gòu)，當(dāng)?shù)谝浑姌O21和第二電極22分別施加偏置編程信號(hào)時(shí)，存儲(chǔ)介質(zhì)層22中的電場(chǎng)強(qiáng)度的分布是非均勻的。在尖角24位置處，將會(huì)有電場(chǎng)聚集效果。對(duì)于電阻變化存儲(chǔ)材料而言，導(dǎo)電細(xì)絲會(huì)在電場(chǎng)強(qiáng)度最大的位置形成。對(duì)于相變存儲(chǔ)器而言，由于此處的尖角結(jié)構(gòu)，電流密度最大，加熱效果顯著，因此可以降低相變存儲(chǔ)器的寫編程電壓。

為了驗(yàn)證電場(chǎng)強(qiáng)度在尖角位置處的聚集效果，圖2～圖5是采用COMSOL多物理場(chǎng)模擬軟件對(duì)該非易失性存儲(chǔ)元件進(jìn)行靜電場(chǎng)環(huán)境下的電場(chǎng)強(qiáng)度分布計(jì)算。對(duì)于該非易失性存儲(chǔ)元件200而言，第一電極21為倒錐形狀，存儲(chǔ)介質(zhì)22和第二電極23均勻環(huán)繞淀積在倒錐狀結(jié)構(gòu)的側(cè)面及周圍區(qū)域。因此整個(gè)結(jié)構(gòu)為旋轉(zhuǎn)軸對(duì)稱結(jié)構(gòu)。選擇一個(gè)剖面進(jìn)行電場(chǎng)強(qiáng)度的模擬，這個(gè)平面上的模擬結(jié)果在立體結(jié)構(gòu)中可以推廣開來(lái)。

圖2A是非易失性存儲(chǔ)元件200的剖面簡(jiǎn)化示意圖，將第一電極設(shè)置為上電極，上電極施加偏置編程信號(hào)；將第二電極設(shè)置為下電極，下電極接地。圖2A是圖1的第一電極21、存儲(chǔ)介質(zhì)層22a以及第二電極23所在區(qū)域的簡(jiǎn)化圖形，將圖2A順時(shí)針旋轉(zhuǎn)30°，即可得到圖1的部分圖形。圖2B是在COMSOL軟件中對(duì)圖2A所示的結(jié)構(gòu)的幾何劃分圖，其橫坐標(biāo)和縱坐標(biāo)的單位均為納米。其中將存儲(chǔ)介質(zhì)22的厚度設(shè)置為30nm，這對(duì)于電阻變化型的存儲(chǔ)介質(zhì)而言是合理的，將存儲(chǔ)介質(zhì)22的相對(duì)介電常數(shù)設(shè)置為6.0，這對(duì)于幾種廣泛研究的電阻變化存儲(chǔ)材料，如AlOx、TaOx材料而言，也是合理。圖2B中橫坐標(biāo)中0～300nm、縱坐標(biāo)中0～700nm的區(qū)域?yàn)榈诙姌O區(qū)域，橫坐標(biāo)為300nm～330nm、縱坐標(biāo)為300nm～400nm的區(qū)域?yàn)殡娮枳兓橘|(zhì)區(qū)域，橫坐標(biāo)為330nm～600nm,縱坐標(biāo)從300nm～700nm的梯形區(qū)域?yàn)榈谝浑姌O區(qū)域。其中第一電極和第二電極之間的夾角為70°，即圖2B中第二電極區(qū)域的直角梯形的非直角銳角為70°。尖角結(jié)構(gòu)24設(shè)置為70°，這對(duì)工藝制造而言，是合理的。在進(jìn)行電場(chǎng)模擬計(jì)算時(shí)，其中上電極施加編程電壓5V，下電極接地， 設(shè)置為0V。這一電壓的設(shè)置對(duì)于電阻變化類型的非易失性存儲(chǔ)元件而言，是合理的。

圖3顯示了靜電場(chǎng)模擬的結(jié)果。該結(jié)果顯示電場(chǎng)強(qiáng)度在存儲(chǔ)介質(zhì)22中的分布是不均勻的。我們將存儲(chǔ)介質(zhì)22a和22b中夾角之外的部分稱之為三明治結(jié)構(gòu)部分，將夾角24所在的位置稱之為尖角結(jié)構(gòu)部分。對(duì)于簡(jiǎn)化的平面結(jié)構(gòu)而言，尖角處的面積近似于點(diǎn)，此處電場(chǎng)強(qiáng)度趨近于無(wú)窮大。同樣對(duì)于簡(jiǎn)化的立體結(jié)構(gòu)而言，尖角處位置的面積近似于線，此處電場(chǎng)強(qiáng)度也趨近于無(wú)窮大。但對(duì)于實(shí)際中制造的器件而言，尖角處是有實(shí)際面積的，并且此處的面積較存儲(chǔ)介質(zhì)中其他部位的面積小。如圖3所示，在三明治結(jié)構(gòu)處，電場(chǎng)強(qiáng)度分布均勻，在圖中顯示為灰度值均一。在下尖角24位置處，電場(chǎng)強(qiáng)度急劇增大，在圖中表示為灰度值在尖角24位置處變大，如圖中坐標(biāo)為(330,300)處所示，該點(diǎn)周圍的顏色比其他位置的顏色深。為了進(jìn)一步分析三明治結(jié)構(gòu)處及尖角24位置處的電場(chǎng)強(qiáng)度變化，我們進(jìn)行了更進(jìn)一步的分析，如圖4和圖5所示。

圖4顯示了三明治位置處的電場(chǎng)強(qiáng)度模擬結(jié)果。圖4A顯示了我們截取圖2B中的縱坐標(biāo)值為500nm的位置進(jìn)行電場(chǎng)強(qiáng)度計(jì)算，如圖4A中的灰色直線所示。圖4B顯示了圖4A所選擇的灰色直線位置處的電場(chǎng)強(qiáng)度分布。結(jié)果顯示，在存儲(chǔ)介質(zhì)層22a中，電場(chǎng)強(qiáng)度均勻分布，值大約為1.5*10⁸V/m。

圖5顯示了尖角24位置處的電場(chǎng)強(qiáng)度模擬結(jié)果。圖5A顯示了我們截取圖2B中的縱坐標(biāo)值為300nm的位置進(jìn)行電場(chǎng)強(qiáng)度計(jì)算，如圖5A中的灰色直線所示。圖5B顯示了圖5A所選擇的灰色直線位置處的電場(chǎng)強(qiáng)度分布。結(jié)果顯示，在存儲(chǔ)介質(zhì)層22a和22b的夾角位置處，電場(chǎng)強(qiáng)度的分布非線性，從第一電極向第二電極方向，電場(chǎng)強(qiáng)度由1.5*10⁸V/m逐漸增大，在靠近第二電極位置處出現(xiàn)極大值。在簡(jiǎn)化情況下極大值位置處電場(chǎng)強(qiáng)度為無(wú)窮大，雖然這對(duì)于實(shí)際情況不適用，但從該模擬結(jié)果仍可以看出電場(chǎng)逐漸增大的變化過(guò)程。于是我們得出結(jié)論，在該非易失性存儲(chǔ)元件200的存儲(chǔ)介質(zhì)22中的尖角24位置處，相比于存儲(chǔ)介質(zhì)22中的其他位置，電場(chǎng)強(qiáng)度較大，起到了聚集的效果。

以下，參照附圖對(duì)本發(fā)明所提出的非易失性存儲(chǔ)元件的制造方法進(jìn)行說(shuō)明。

圖6至圖11是表示本發(fā)明的非易失性存儲(chǔ)元件200的主要部分的 制造方法剖視圖，該制造方法與標(biāo)準(zhǔn)CMOS邏輯制造工藝兼容。

首先，如圖6所示，31是截?cái)嗍疽鈭D標(biāo)，31的左側(cè)為存儲(chǔ)陣列部分，31的右側(cè)為邏輯部分。對(duì)于邏輯部分而言，金屬通孔30可以是與底層晶體管連接的接觸金屬，也可以是連接第N層和第(N+1)層金屬互連線的通孔金屬。對(duì)于存儲(chǔ)陣列而言，21是第一電極。金屬通孔30和第一電極20的外圍為第一介質(zhì)20，第一介質(zhì)20是層間絕緣介質(zhì)，例如由等離子TEOS、或者對(duì)于布線間的寄生電容的降低有效的含氟氧化物(例如FSG)或者low-k材料構(gòu)成。

首先針對(duì)存儲(chǔ)陣列部分進(jìn)行介紹。第一電極21的制造過(guò)程是，先沉積第一介質(zhì)層20，在第一介質(zhì)層20上用光刻的方法刻蝕出第一電極21的孔洞，這一刻蝕采用干法刻蝕。采用一定的工藝條件，使得刻蝕出的孔洞為倒錐形，并且上底面的面積大于下底面面積。之后采用濺射或其他沉積方法填充第一電極21金屬材料，填充完畢后，采用化學(xué)機(jī)械拋光方法進(jìn)行拋光處理，得到如圖6所示的結(jié)構(gòu)。針對(duì)邏輯部分，其接觸金屬30的制備方法與存儲(chǔ)器部分的第一電極21的制備方法基本類似且同時(shí)制備形成，但對(duì)接觸金屬30的形狀無(wú)特殊要求。

接著，如圖7所示，采用一塊掩模板，用光刻膠25將邏輯部分遮擋，而只將31左側(cè)的存儲(chǔ)陣列部分進(jìn)行濕法刻蝕。將整個(gè)硅片置于DHF溶液或者BHF溶液中，刻蝕掉一定厚度的第一介質(zhì)層20?？涛g厚度取決于非易失性存儲(chǔ)元件的存儲(chǔ)介質(zhì)層22的厚度，并且要保證一定厚度的第二電極23的厚度。例如若要求第二電極23的厚度最小為20nm，而存儲(chǔ)介質(zhì)層22的厚度為20nm，那么采用濕法刻蝕掉的厚度要保證大于40nm。通過(guò)該步驟之后得到的結(jié)構(gòu)如圖7所示，第一電極21的倒錐狀會(huì)有一部分具有特定厚度的圓臺(tái)暴露在第一介質(zhì)層20的外側(cè)。至此，31的左側(cè)的存儲(chǔ)器部分的俯視圖如圖12所示，倒錐形的第一電極21有序排列，第一介質(zhì)20填充在間隙中。

接著，如圖8所示，沉積存儲(chǔ)介質(zhì)層22。存儲(chǔ)介質(zhì)層22的沉積方法因存儲(chǔ)介質(zhì)不同而各異，例如采用濺射方法、原子層沉積技術(shù)等多種方法。本發(fā)明的非易失存儲(chǔ)元件要求其存儲(chǔ)介質(zhì)層22的沉積技術(shù)，必須要保證存儲(chǔ)介質(zhì)層22的覆蓋具有良好的保形性。即每一位置處的覆蓋厚度均勻。

接著，如圖9所示，在淀積完存儲(chǔ)介質(zhì)22之后，淀積第二電極23 金屬材料。沉積的厚度至少要覆蓋第一電極的上表面。之后采用化學(xué)機(jī)械拋光的方法將硅片拋光，直至漏出第一電極21的上表面。對(duì)于邏輯部分，去除第二電極23和存儲(chǔ)介質(zhì)層22，采用化學(xué)機(jī)械拋光方法，配合使用干法刻蝕，直至漏出第一電極21的上表面及第一介質(zhì)層20。不能有第二電極23和存儲(chǔ)介質(zhì)22的殘留。得到如圖9所示的結(jié)構(gòu)。至此，存儲(chǔ)陣列部分的俯視圖如圖13所示。

接著，如圖10所示，對(duì)于31左側(cè)的存儲(chǔ)陣列部分，先用干法刻蝕定義存儲(chǔ)單元，將不同的存儲(chǔ)單元之間進(jìn)行隔離刻蝕。存儲(chǔ)單元的大小也在這一步驟中進(jìn)行定義。此步驟需要采用掩模板及進(jìn)行光刻工藝。單個(gè)存儲(chǔ)單元必須包含第一電極21、存儲(chǔ)介質(zhì)層22以及第二電極23，所述單個(gè)存儲(chǔ)單元所包含的第一電極的尺寸可以是第一電極的完整的橫截面，也可以是第一電極的部分橫截面；所述存儲(chǔ)單元所包含的存儲(chǔ)介質(zhì)層22可以包含第一電極整個(gè)外側(cè)面的22a和部分22b，也可以是包含第一電極的部分外側(cè)面的22a和部分22b；所述存儲(chǔ)單元包含的第二電極23的面積可以環(huán)繞第一電極的整個(gè)外側(cè)面，也可以環(huán)繞部分第一電極的外側(cè)面。所述存儲(chǔ)單元的橫截面形狀可以是圓形也可以是方形。在將所定義的存儲(chǔ)單元的區(qū)域的以外區(qū)域刻蝕掉之后，淀積第一介質(zhì)層20。淀積的第一介質(zhì)層20的厚度要大于以下兩個(gè)尺寸之和。第一個(gè)尺寸是上一步刻蝕所產(chǎn)生的孔洞的深度；第二個(gè)尺寸是下一層金屬互連線26的高度。淀積第一介質(zhì)層20完畢之后，對(duì)整個(gè)硅片采用化學(xué)機(jī)械拋光方法進(jìn)行拋光，得到如圖10所示的結(jié)構(gòu)。

接著如圖11所示。進(jìn)行第N層金屬互連線沉積和定義,以及形成第(N+1)層金屬通孔。以銅互連制造工藝為例進(jìn)行說(shuō)明，在上一步的第一介質(zhì)層20上進(jìn)行光刻，刻蝕出第N層金屬互連線的形狀后，采用電鍍法沉積Cu互連線26。沉積完畢之后，進(jìn)行拋光處理。之后沉積第一介質(zhì)層20，厚度應(yīng)大于第(N+1)層金屬通孔的高度，之后采用光刻工藝進(jìn)行第(N+1)層金屬通孔及第(N+1)層金屬互連線的定義刻蝕，刻蝕完畢后，采用電鍍法沉積Cu金屬，之后采用化學(xué)機(jī)械拋光法進(jìn)行拋光處理。至此，非易失性存儲(chǔ)元件200與標(biāo)準(zhǔn)邏輯工藝的兼容制造流程已經(jīng)完畢。之后的邏輯部分與存儲(chǔ)陣列部分的制造流程完全相同。形成圖11的結(jié)構(gòu)也可使用鋁互連體系的互連制造方法。

本發(fā)明實(shí)施例的非易失性存儲(chǔ)元件中，存儲(chǔ)介質(zhì)層可以環(huán)形包圍在 倒錐形第一電極的側(cè)面，并且第一電極與第二電極之間會(huì)自然形成一個(gè)尖角結(jié)構(gòu)。當(dāng)?shù)谝缓偷诙姌O分別施加編程電壓時(shí)，存儲(chǔ)介質(zhì)層中靠近第二電極的尖角處的電場(chǎng)強(qiáng)度是最大的，比三明治結(jié)構(gòu)處的電場(chǎng)強(qiáng)度大。這個(gè)尖角結(jié)構(gòu)的存在使得該處電場(chǎng)強(qiáng)度聚集，導(dǎo)電通路在此處形成，可以固定電阻變化發(fā)生的位置，并且可以降低存儲(chǔ)單元的操作電壓，有利于細(xì)微化和大容量化。

以上例子主要說(shuō)明了本發(fā)明的非易失性存儲(chǔ)元件的結(jié)構(gòu)及制造方法。盡管只對(duì)其中一些本發(fā)明的實(shí)施方式進(jìn)行了描述，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)了解，本發(fā)明可以在不偏離其主旨與范圍內(nèi)以許多其他的形式實(shí)施。因此，所展示的例子與實(shí)施方式被視為示意性的而非限制性的，在不脫離如所附各權(quán)利要求所定義的本發(fā)明精神及范圍的情況下，本發(fā)明可能涵蓋各種的修改與替換。

符號(hào)說(shuō)明：

200：本發(fā)明提出的非易失性存儲(chǔ)元件；

20，104：第一介質(zhì)層；

21，107：第一電極金屬層；

22a,22b：存儲(chǔ)介質(zhì)層；

23,105：第二電極金屬層；

24：尖角結(jié)構(gòu)；

25：光刻膠；

26：第1層金屬布線層或第N層金屬布線層；

27：邏輯部分的第1個(gè)金屬通孔或第(N+1)個(gè)金屬通孔；

30：邏輯部分的接觸金屬或第N個(gè)通孔金屬；

31：截?cái)嗍疽鈭D標(biāo)；

100，10：電阻變化元件；

101：襯底；

102：密接層；

103：導(dǎo)電層；

106：電阻變化層。