本發(fā)明涉及一種編程efuse電路結構，尤其涉及一種適用于非易失性存儲器的、基于電流驅動的編程efuse電路結構。

背景技術：

圖1是傳統(tǒng)編程efuse的電路結構，由電壓調制器(voltageregulator)、位線選擇器(ysel)、r_ruse(多晶硅電阻，polyresistor)和wlsel(1.2v的nmos器件)構成。

其中，r_fuse(多晶硅電阻，polyresistor)和wlsel(1.2v的nmos器件)構成efuse元件。r_fuse在熔斷之前的電阻值為100ohm-300ohm。熔斷之后的電阻值為3kohm。結構中的wlsel大小是1.8um/0.1um，主要有兩個目的，一是字線選擇，一是限制編程電流。

該結構使用電壓調制器輸出一個vp電壓，通過ysel(位線選擇器)傳輸到efuse元件上，通常電壓在2.5v左右，efuse需要的編程電流大約為1ma～3ma。

上述傳統(tǒng)編程efuse的電路結構存在如下問題：

1、由于結構使用電壓驅動的efuse元件，因此必須要使用wlsel進行限流。

2、由于wlsel的限流，會極大地損失系統(tǒng)的效率，同時wlsel尺寸也會比較大，導致efuse元件面積很大。

3、vp電壓調制器設計工作會比較難，同時vp的變化也會對編程電流的控制產生偏差量，影響編程性能。

技術實現(xiàn)要素：

本發(fā)明要解決的技術問題是提供一種適用于非易失性存儲器的，編程性能好，efuse元件面積小，且系統(tǒng)效率高的編程efuse電路結構。

為了解決上述技術問題，本發(fā)明的技術方案是提供一種適用于非易失性存儲器的編程efuse電路結構，其特征在于：包括電流源、位線選擇器ysel和efuse元件，電流源連接位線選擇器ysel，位線選擇器ysel連接efuse元件。

優(yōu)選地，所述efuse元件由多晶硅電阻r_fuse和nmos器件wlsel連接構成；所述位線選擇器ysel連接多晶硅電阻r_fuse一端，多晶硅電阻r_fuse另一端連接nmos器件wlsel。

優(yōu)選地，所述電流源直接驅動多晶硅電阻r_fuse，獲取精準的編程電流；編程過程中，nmos器件wlsel不需要對編程電流進行限制。

優(yōu)選地，編程過程中，所述nmos器件wlsel僅作為字線選擇功能，工作在線性區(qū)。

相比現(xiàn)有技術，本發(fā)明提供的適用于非易失性存儲器的編程efuse電路結構具有如下有益效果：

1、使用電流源驅動代替電壓驅動，可以獲得精準的編程電流，提高編程性能。

2、電流源驅動不再需要對編程電流進行限制，使得wlsel可以工作在線性區(qū)，從而減小wlsel尺寸，進而減小efuse元件面積。

3、該電路的應用不需要高電壓。

附圖說明

圖1為傳統(tǒng)編程efuse的電路結構；

圖2為本實施例提供的適用于非易失性存儲器的編程efuse電路結構示意圖。

具體實施方式

下面結合具體實施例，進一步闡述本發(fā)明。應理解，這些實施例僅用于說明本發(fā)明而不用于限制本發(fā)明的范圍。此外應理解，在閱讀了本發(fā)明講授的內容之后，本領域技術人員可以對本發(fā)明作各種改動或修改，這些等價形式同樣落于

本技術：
所附權利要求書所限定的范圍。

圖2為本實施例提供的適用于非易失性存儲器的編程efuse電路結構示意圖，所述的適用于非易失性存儲器的編程efuse電路結構由電流源、帶有小面積wlsel器件的最佳尺寸的efuse元件、位線選擇器ysel等組成。

電流源連接位線選擇器ysel，位線選擇器ysel連接efuse元件。

efuse元件由r_fuse(多晶硅電阻，polyresistor)和wlsel(nmos器件)連接構成。位線選擇器ysel連接r_fuse一端，r_fuse另一端連接wlsel。

本實施例提供的適用于非易失性存儲器的編程efuse電路結構，使用電流源直接驅動r_fuse，代替?zhèn)鹘y(tǒng)的電壓調制器，能夠獲取很精準的編程電流，同時還能改進efuse良率。同時，使用電流驅動r_fuse，編程過程中，wlsel不需要對編程電流進行限制，從而減小了wesel器件尺寸。

wlsel僅作為字線選擇功能，工作在線性區(qū)，可以將wlsel的尺寸從傳統(tǒng)的18.1um/0.1um減小到18um/0.05um，進而使efuse元件面積更小。

綜上，本實施例提供的編程efuse電路結構具有如下優(yōu)點：

首先，使用電流源驅動代替電壓驅動，可以獲得精準的編程電流，提高編程性能。

其次，電流源驅動不再需要對編程電流進行限制，使得wlsel可以工作在線性區(qū)，從而減小wlsel尺寸，進而減小efuse元件面積。

最后，該電路的應用不需要高電壓。因為，在3ma編程電流下，能設計vd電壓小于0.3v，加上r-fuse上的0.9v(300ohm*3ma)，vdd值可以小于0.3v+0.9v+0.1v(過驅動電壓)＝1.3v，對于整個應用電路來說，高電壓不需要。

技術特征：

技術總結
本發(fā)明提供了一種適用于非易失性存儲器的編程EFUSE電路結構，電流源連接位線選擇器YSEL，位線選擇器YSEL連接EFUSE元件。EFUSE元件由多晶硅電阻R_FUSE和NMOS器件WLSEL連接構成；位線選擇器YSEL連接多晶硅電阻R_FUSE一端，多晶硅電阻R_FUSE另一端連接NMOS器件WLSEL。電流源直接驅動多晶硅電阻R_FUSE，獲取精準的編程電流；編程過程中，NMOS器件WLSEL僅作為字線選擇功能，工作在線性區(qū)，不需要對編程電流進行限制。本發(fā)明提供的電路結構適用于非易失性存儲器，編程性能好，EFUSE元件面積小，且應用不需要高電壓，系統(tǒng)效率高。

技術研發(fā)人員：郭家榮
受保護的技術使用者：上海電機學院
技術研發(fā)日：2017.05.08
技術公布日：2017.09.29