本發(fā)明實施例涉及半導(dǎo)體領(lǐng)域，尤其涉及一種提高vdmos器件擊穿電壓的方法。

背景技術(shù)：

垂直雙擴散金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(verticaldouble-diffusedmetaloxidesemiconductor，簡稱vdmos)的最重要性能就是阻斷高壓，器件經(jīng)過設(shè)計可以在pn結(jié)，金屬-半導(dǎo)體接觸，mos界面的耗盡層上承受高壓，隨著外加電壓的增大，耗盡層電場強度也會增大，最終超過材料極限出現(xiàn)雪崩擊穿。在器件邊緣耗盡區(qū)電場曲率增大，會導(dǎo)致電場強度比管芯內(nèi)部大，在電壓升高的過程中管芯邊緣會早于管芯內(nèi)部出現(xiàn)雪崩擊穿，為了最大化器件的性能，需要在器件邊緣設(shè)計分壓結(jié)構(gòu)，減少有源區(qū)(元胞區(qū))邊緣pn結(jié)的曲率，使耗盡層橫向延伸，增強水平方向的耐壓能力，使器件的邊緣和內(nèi)部同時發(fā)生擊穿。

結(jié)終端擴展技術(shù)是實現(xiàn)分壓結(jié)構(gòu)的技術(shù)之一,如圖1所示，在n型襯底11上生長n型外延層12，在n型外延層12的表面按一定的間距注入p型離子生成一定間隔的p型注入?yún)^(qū)14，分壓區(qū)域17有效分擔(dān)了有源區(qū)16的反向電壓，提高了有源區(qū)16的表面擊穿電壓，但是p型注入?yún)^(qū)14形成的耗盡層邊界13會在電場最高區(qū)域15收斂，導(dǎo)致電場最高區(qū)域15的電場強度較大而容易被擊穿。

為了緩解電場最高區(qū)域15的電場強度，提高電場最高區(qū)域15的擊穿電壓，如圖2所示，在圖1的基礎(chǔ)上，在分壓區(qū)域17和劃片道18中間設(shè)置截止環(huán)19，具體為在距離有源區(qū)16最遠的p型注入?yún)^(qū)14的外側(cè)形成n型注入?yún)^(qū)20，改變原有p型注入?yún)^(qū)14周圍等勢線的曲率半徑，所有等勢線就不會同時指向一個點，緩解了電場最高區(qū)域15的電場強度，同時提高了電場最高區(qū)域15的擊穿電壓，但是引入截止環(huán)19后提高了器件的制作成本。因此， 現(xiàn)有技術(shù)中缺少一種既能提高vdmos器件擊穿電壓，且降低器件制作成本的方法。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供一種的提高vdmos器件擊穿電壓的方法，以提高vdmos的開關(guān)特性。

本發(fā)明實施例的一個方面是提供一種提高vdmos器件擊穿電壓的方法，包括：

在n型襯底的表面上依次生長n型外延層和氧化層；

依次制作有源區(qū)和分壓區(qū)，所述分壓區(qū)是以所述有源區(qū)為中心圓的圓環(huán)，所述分壓區(qū)包括多個p型注入?yún)^(qū)；

在所述分壓區(qū)內(nèi)距離所述有源區(qū)最遠的p型注入?yún)^(qū)的外側(cè)注入bf2離子形成重摻雜p+淺結(jié)，所述重摻雜p+淺結(jié)的寬度是所述p型注入?yún)^(qū)寬度的二倍。

本發(fā)明實施例提供的提高vdmos器件擊穿電壓的方法，通過在分壓區(qū)內(nèi)距離有源區(qū)最遠的p型注入?yún)^(qū)的外側(cè)注入bf2離子形成重摻雜p+淺結(jié)，使得接近vdmos表面的耗盡層邊界變得平緩，緩解了電場的表面曲率效應(yīng)，提高了vdmos表面的擊穿電壓，同時省略了截止環(huán)，降低了vdmos的制作成本。

附圖說明

圖1為現(xiàn)有技術(shù)中vdmos的剖面示意圖；

圖2為現(xiàn)有技術(shù)中vdmos的剖面示意圖；

圖3為本發(fā)明實施例提供的提高vdmos器件擊穿電壓的方法流程圖；

圖4為執(zhí)行本發(fā)明實施例制作過程中vdmos的剖面示意圖；

圖5為執(zhí)行本發(fā)明實施例制作過程中vdmos的剖面示意圖；

圖6為執(zhí)行本發(fā)明實施例方法過程中vdmos的俯視圖；

圖7為執(zhí)行本發(fā)明實施例制作過程中vdmos的剖面示意圖；

圖8為本發(fā)明另一實施例提供的提高vdmos器件擊穿電壓的方法流程圖；

圖9為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖；

圖10為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖；

圖11為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖；

圖12為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖；

圖13為本發(fā)明另一實施例提供的提高vdmos器件擊穿電壓的方法流程圖；

圖14為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖；

圖15為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖；

圖16為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖；

圖17為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖；

圖18為執(zhí)行本發(fā)明另一實施例制作過程中vdmos的剖面示意圖。

具體實施方式

圖1為本發(fā)明實施例提供的提高vdmos器件擊穿電壓的方法流程圖。為了對本實施例中的方法進行清楚系統(tǒng)的描述，本發(fā)明實施例涉及到的vdmos的剖面示意圖為vdmos完整剖面的一半對應(yīng)的結(jié)構(gòu)示意圖。圖2、圖3、圖4、圖5、圖7為執(zhí)行本發(fā)明實施例方法過程中vdmos的剖面示意圖，圖6為執(zhí)行本發(fā)明實施例方法過程中vdmos的俯視圖，如圖1所示，所述方法包括：

步驟s101、在n型襯底的表面上依次生長n型外延層和氧化層；

在n型襯底的表面上依次生長n型外延層和氧化層，執(zhí)行步驟s101后的vdmos的剖面示意圖如圖4所示，其中，n型襯底用11表示，n型外延層用12表示，氧化層用30表示。

步驟s102、依次制作有源區(qū)和分壓區(qū)，所述分壓區(qū)是以所述有源區(qū)為中心圓的圓環(huán)，所述分壓區(qū)包括多個p型注入?yún)^(qū)；

通過現(xiàn)有的工藝制作有源區(qū)和分壓區(qū)，具體的制作過程將在下面的實施例進行解釋，所述分壓區(qū)是以所述有源區(qū)為中心圓的圓環(huán)，所述分壓區(qū)包括多個p型注入?yún)^(qū)，執(zhí)行步驟s102后的vdmos的剖面示意圖如圖5所示，其中，有源區(qū)用16表示，分壓區(qū)用17表示，劃片道用18表示，p型注入?yún)^(qū)用14表示，p型注入?yún)^(qū)14形成的耗盡層邊界用13表示。

如圖6所示為vdmos的俯視圖，其中，有源區(qū)16位于中心，分壓區(qū)17為有源區(qū)16周圍的圓環(huán)區(qū)域，劃片道18為分壓區(qū)17周圍的圓環(huán)區(qū)域。

步驟s103、在所述分壓區(qū)內(nèi)距離所述有源區(qū)最遠的p型注入?yún)^(qū)的外側(cè)注入bf2離子形成重摻雜p+淺結(jié)，所述重摻雜p+淺結(jié)的寬度是所述p型注入?yún)^(qū)寬度的二倍；

在如圖5的基礎(chǔ)上，在分壓區(qū)17內(nèi)距離有源區(qū)16最遠的p型注入?yún)^(qū)14的外側(cè)注入bf2離子形成重摻雜p+淺結(jié)，所述重摻雜p+淺結(jié)的寬度是所述p型注入?yún)^(qū)寬度的二倍，執(zhí)行步驟s103后的vdmos的剖面示意圖如圖7所示，p型注入?yún)^(qū)用14表示，重摻雜p+淺結(jié)用31表示，重摻雜p+淺結(jié)31的寬度是p型注入?yún)^(qū)14的二倍，也可以是二倍左右，p型注入?yún)^(qū)14和重摻雜p+淺結(jié)31形成的耗盡層邊界用13表示，如圖7所示的耗盡層邊界13，接近vdmos表面的耗盡層邊界變得平緩，緩解了電場的表面曲率效應(yīng)，提高了vdmos表面的擊穿電壓，同時省略了截止環(huán)，降低了vdmos的制作成本。

優(yōu)選的，所述重摻雜p+淺結(jié)和距離所述有源區(qū)最遠的p型注入?yún)^(qū)的外側(cè)邊緣連接。如圖7所示，重摻雜p+淺結(jié)31和距離所述有源區(qū)最遠的p型注入?yún)^(qū)14的外側(cè)邊緣連接。

優(yōu)選的，在本發(fā)明實施例中，注入bf2離子的能量是環(huán)區(qū)注入能量的一半，注入bf2離子的劑量與環(huán)區(qū)注入的劑量相同。環(huán)區(qū)注入是形成p型注入?yún)^(qū)的一個步驟，后續(xù)實施例將說明環(huán)區(qū)注入的過程。

本發(fā)明實施例通過在分壓區(qū)內(nèi)距離有源區(qū)最遠的p型注入?yún)^(qū)的外側(cè)注入bf2離子形成重摻雜p+淺結(jié)，使得接近vdmos表面的耗盡層邊界變得平緩，緩解了電場的表面曲率效應(yīng)，提高了vdmos表面的擊穿電壓，同時省略了截止環(huán)，降低了vdmos的制作成本。

圖8為本發(fā)明另一實施例提供的提高vdmos器件擊穿電壓的方法流程圖。為了對本實施例中的方法進行清楚系統(tǒng)的描述，圖9-12為執(zhí)行本發(fā)明實施例方法過程中vdmos的剖面示意圖，本發(fā)明實施例具體說明上述步驟s102中制作有源區(qū)的具體方法，如圖8所示，所述方法包括：

步驟s201、在所述氧化層上表面的預(yù)定區(qū)域鋪設(shè)光刻膠，未鋪設(shè)光刻膠的區(qū)域為圓形區(qū)域；

在圖4的基礎(chǔ)上，在氧化層30上表面的預(yù)定區(qū)域鋪設(shè)光刻膠，執(zhí)行步驟s201后的vdmos的剖面示意圖如圖9所示，鋪設(shè)的光刻膠用32表示，未鋪設(shè)光刻膠的區(qū)域用33表示，對應(yīng)于圖6是在分壓區(qū)17和劃片道18的上表 面鋪設(shè)光刻膠，未鋪設(shè)光刻膠的區(qū)域為有源區(qū)16。

步驟s202、采用濕法腐蝕去除未鋪設(shè)光刻膠區(qū)域的氧化層以露出所述未鋪設(shè)光刻膠區(qū)域下方的n型外延層；

在圖9的基礎(chǔ)上，采用濕法腐蝕去除未鋪設(shè)光刻膠區(qū)域33的氧化層30，以露出未鋪設(shè)光刻膠區(qū)域33下方的n型外延層12，執(zhí)行步驟s202后的vdmos的剖面示意圖如圖10所示。

步驟s203、去除所述光刻膠以露出所述預(yù)定區(qū)域的氧化層；

在圖10的基礎(chǔ)上，去除光刻膠32以露出預(yù)定區(qū)域的氧化層30，執(zhí)行步驟s203后的vdmos的剖面示意圖如圖11所示。

步驟s204、在露出的n型外延層上表面做jfet注入形成jfet區(qū)，所述jfet區(qū)和所述jfet區(qū)下方的n型外延層、n型襯底構(gòu)成所述有源區(qū)。

在圖11的基礎(chǔ)上，在露出的n型外延層12的上表面做結(jié)型場效應(yīng)晶體管(junctionfield-effecttransistor，簡稱jfet)注入形成jfet區(qū)，執(zhí)行步驟s204后的vdmos的剖面示意圖如圖12所示，jfet區(qū)用34表示，則jfet區(qū)34、jfet區(qū)34下方的n型外延層12和n型襯底11構(gòu)成所述有源區(qū)16。

優(yōu)選的，注入jfet的能量為50kev-150kev，注入劑量為12次方。注入jfet的目的是降低vdmos的jfet電阻。

本發(fā)明實施例具體詳述了制作有源區(qū)的工藝步驟。

圖13為本發(fā)明另一實施例提供的提高vdmos器件擊穿電壓的方法流程圖。為了對本實施例中的方法進行清楚系統(tǒng)的描述，圖14-18為執(zhí)行本發(fā)明實施例方法過程中vdmos的剖面示意圖，本發(fā)明實施例具體說明上述步驟s102中制作分壓區(qū)的具體方法，如圖13所示，所述方法包括：

步驟s301、在所述jfet區(qū)的上表面鋪設(shè)光刻膠；

在圖12的基礎(chǔ)上，在jfet區(qū)34的上表面鋪設(shè)光刻膠，執(zhí)行步驟s301后的vdmos的剖面示意圖如圖14所示，鋪設(shè)的光刻膠用35表示。

步驟s302、在所述預(yù)定區(qū)域的氧化層上表面的多個環(huán)形區(qū)域鋪設(shè)光刻膠，所述多個環(huán)形區(qū)域以所述有源區(qū)為中心，所述多個環(huán)形區(qū)域的寬度沿著有源區(qū)中心向外的方向依次遞增，且相鄰環(huán)形區(qū)域之間的孔隙寬度相等；

在圖14的基礎(chǔ)上，在預(yù)定區(qū)域的氧化層30的上表面的多個環(huán)形區(qū)域鋪設(shè)光刻膠，執(zhí)行步驟s302后的vdmos的剖面示意圖如圖15所示，多個環(huán) 形區(qū)域(未示出)上鋪設(shè)有光刻膠37，且沿著有源區(qū)16中心向外的方向光刻膠37的寬度依次遞增，相鄰光刻膠37之間的孔隙36寬度相等。

步驟s303、采用濕法腐蝕去除未鋪設(shè)光刻膠區(qū)域的氧化層以露出所述未鋪設(shè)光刻膠區(qū)域下方的n型外延層；

在圖15的基礎(chǔ)上，采用濕法腐蝕去除未鋪設(shè)光刻膠區(qū)域即孔隙36的氧化層30以露出未鋪設(shè)光刻膠區(qū)域36下方的n型外延層12，執(zhí)行步驟s303后的vdmos的剖面示意圖如圖16所示。

步驟s304、在露出的n型外延層上表面做環(huán)區(qū)注入；

在圖16的基礎(chǔ)上，在露出的n型外延層12上表面做環(huán)區(qū)注入，具體為在露出的n型外延層12上表面注入p型離子，執(zhí)行步驟s304后的vdmos的剖面示意圖如圖17所示，注入的p型離子用38表示。

步驟s305、去除所述光刻膠，并對環(huán)區(qū)注入的區(qū)域進行環(huán)區(qū)驅(qū)入處理形成p型注入?yún)^(qū)。

在圖17的基礎(chǔ)上去除光刻膠35和37，對環(huán)區(qū)注入的區(qū)域進行環(huán)區(qū)驅(qū)入處理形成p型注入?yún)^(qū)14，執(zhí)行步驟s305后的vdmos的剖面示意圖如圖18所示。去除圖18所述的氧化層30即為圖5所示的結(jié)構(gòu)。

優(yōu)選的，所述環(huán)區(qū)注入的能量為50kev-150kev，注入劑量為15次方。

優(yōu)選的，所述環(huán)區(qū)驅(qū)入用于激活注入離子和硅形成共價鍵，使所述注入離子在高溫下向所述n型外延層內(nèi)部擴散，以使所述n型外延層內(nèi)形成一個p型的ring結(jié)。

本發(fā)明實施例具體詳述了制作分壓區(qū)的工藝步驟。

綜上所述，通過在分壓區(qū)內(nèi)距離有源區(qū)最遠的p型注入?yún)^(qū)的外側(cè)注入bf2離子形成重摻雜p+淺結(jié)，使得接近vdmos表面的耗盡層邊界變得平緩，緩解了電場的表面曲率效應(yīng)，提高了vdmos表面的擊穿電壓，同時省略了截止環(huán)，降低了vdmos的制作成本。

在本發(fā)明所提供的幾個實施例中，應(yīng)該理解到，所揭露的裝置和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或 直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡(luò)單元上。可以根據(jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。

另外，在本發(fā)明各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。上述集成的單元既可以采用硬件的形式實現(xiàn)，也可以采用硬件加軟件功能單元的形式實現(xiàn)。

上述以軟件功能單元的形式實現(xiàn)的集成的單元，可以存儲在一個計算機可讀取存儲介質(zhì)中。上述軟件功能單元存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)或處理器(processor)執(zhí)行本發(fā)明各個實施例所述方法的部分步驟。而前述的存儲介質(zhì)包括：u盤、移動硬盤、只讀存儲器(read-onlymemory，rom)、隨機存取存儲器(randomaccessmemory，ram)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

本領(lǐng)域技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，僅以上述各功能模塊的劃分進行舉例說明，實際應(yīng)用中，可以根據(jù)需要而將上述功能分配由不同的功能模塊完成，即將裝置的內(nèi)部結(jié)構(gòu)劃分成不同的功能模塊，以完成以上描述的全部或者部分功能。上述描述的裝置的具體工作過程，可以參考前述方法實施例中的對應(yīng)過程，在此不再贅述。

最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。