本申請要求2015年12月22日提交的意大利申請No.102015000086807的優(yōu)先權(quán)，該申請通過引用合并于此。
技術(shù)領(lǐng)域：
本發(fā)明的實施例提供了一種包括非易失性存儲器單元的用于生成電壓基準(zhǔn)的設(shè)備。
背景技術(shù)：
：電壓調(diào)節(jié)器(VREG)在現(xiàn)代電子裝置起著非常重要的作用。幾乎所有的系統(tǒng)，不論其類型(模擬、數(shù)字或混合)是否所需要電源。復(fù)雜系統(tǒng)的電源電壓的規(guī)范關(guān)于諸如電壓的精度水平、電流生成能力、動態(tài)響應(yīng)等的許多因素變得非常嚴(yán)格。這些規(guī)范必須由適當(dāng)?shù)腣REG設(shè)備來滿足。穩(wěn)定電壓的絕對值主要取決于電壓生成器(VREF)的內(nèi)部基準(zhǔn)。目前開發(fā)和銷售的大多數(shù)器件是基于帶隙基準(zhǔn)(BGR)原理。這種方法目前在大范圍的電壓調(diào)節(jié)器中使用。帶隙實現(xiàn)相對簡單，實際上可以應(yīng)用于任何技術(shù)，并且電氣參數(shù)都能夠滿足大多數(shù)的電流要求。另一方面，如果幾個電氣參數(shù)被推到了極點，則帶隙實現(xiàn)可能對于具有特別嚴(yán)格要求的一些應(yīng)用不再應(yīng)用令人滿意，并且因此不再能夠使用。如今，為了正確操作，所有電子產(chǎn)品都需要至少一個基準(zhǔn)電壓。基準(zhǔn)電壓的值可以是標(biāo)準(zhǔn)值或自定義值，并且通常在后一種情況下，這些值可以在生產(chǎn)階段被定義或以其他方式在產(chǎn)品的使用期間被“編程”和現(xiàn)場選擇。因此，基準(zhǔn)電壓生成器是存在于所有電路中的基本塊，包括完全模擬電路和具有混合信號的電路，如模擬到數(shù)字轉(zhuǎn)換器和數(shù)字到模擬轉(zhuǎn)換器、DC-DC轉(zhuǎn)換器、調(diào)節(jié)器、線性低壓差(LDO)電壓調(diào)節(jié)器以及電壓比較器中的電流基準(zhǔn)和比較電壓。新的應(yīng)用，諸如可穿戴應(yīng)用，例如智能手表或其他設(shè)備，通常需要非常低的功率供應(yīng)。如上所述的，最廣泛使用和有效的基準(zhǔn)生成器之一是所謂的帶隙基準(zhǔn)。其命名來自下述事實：在輸出處供應(yīng)的電壓與所使用的半導(dǎo)體的零度開爾文(通常使用硅，其在室溫下具有1.12eV伏特的帶隙)的值成正比。帶隙電路所基于的原理，特別是對于液晶振蕩器(LCO)，可能沒有滿足超低功率系統(tǒng)的要求。具體地，基準(zhǔn)電壓的值取決于用于獲得設(shè)備的半導(dǎo)體，而這根據(jù)溫度顯著變化。在已知解決方案的各種實施例中，基準(zhǔn)電壓通過將兩個電壓相加、用相對于彼此的溫度系數(shù)適當(dāng)加權(quán)來獲得。例如，在帶隙生成器中，具有負(fù)溫度系數(shù)(CTAT——與絕對溫度成互補)的電壓通過正向偏置的二極管來獲得，而具有正溫度系數(shù)(PTAT-與絕對溫度成比例)的電壓從具有不同區(qū)域比率的兩個二極管之間的電壓差獲得。此外，緩沖操作通常有必要用于增加驅(qū)動能力或用于獲得不同的電壓(例如，高于帶隙值Vbg的值)，并且高的電阻值(千兆歐數(shù)量級)是必要的，以便于獲得精確的微調(diào)電壓(超低電流比例)。然而，使用超低電流產(chǎn)生了許多缺點，諸如泄漏、難以啟動狀態(tài)、帶隙的動態(tài)性。因此，在越來越多的應(yīng)用中，使用基于(嵌入式或低壓差)帶隙原理的電壓基準(zhǔn)無法考慮能耗和面積占用的限制。用于獲得剛剛已經(jīng)描述的經(jīng)典方式在圖1中示出，圖1示出了利用帶隙原理的基準(zhǔn)生成器的典型架構(gòu)。在本實施例中，代替上述二極管，使用兩個二極管連接的雙極晶體管Q1和Q2。基準(zhǔn)電壓在運算放大器的輸出上被獲取。雙極晶體管Q1和Q2經(jīng)由電阻R1、R2和R3被分別連接到反相引腳和正引腳。這些是被廣泛采用并且可以根據(jù)垂直或橫向雙極晶體管是否存在并且根據(jù)具體的設(shè)計/技術(shù)限制在“具體”解決方案中被變換或定制的解決方案。這些解決方案保證了在2％的區(qū)域中的精度水平和高于幾微安的電流消耗(如在多倫多大學(xué)電氣與計算機工程的K.Phang教授的論文“LowVoltage,LowPowerCMOSBandgapReferences”中的描述的)。在一些情況下，為了抵消過程分布，這也從電阻器的使用中得到，為了獲得精確的基準(zhǔn)電壓，校準(zhǔn)操作也可能是必要的，那么其必須在SoC(片上系統(tǒng))的啟動期間被存儲和上傳，以面積和額外的架構(gòu)復(fù)雜化為代價。此外，當(dāng)電流驅(qū)動的電容是必要的時，經(jīng)典帶隙實現(xiàn)可以需要下游緩沖器的添加，或者以其他方式添加在反相配置中的運算放大器以用于實現(xiàn)高于可由這樣的實現(xiàn)產(chǎn)生的帶隙電壓的電壓?？朔@些問題的解決方案因此引起顯著的額外面積占用，并且這成為用于諸如可穿戴設(shè)備的小尺寸設(shè)備的問題。此外，再次相對于經(jīng)典實現(xiàn)中，在這些解決方案中存在與使用諸如電阻器的無源組件相關(guān)聯(lián)的問題，并且需要在布局階段的特別注意。使用電阻器的需要引起了顯著的面積占用，這通常取決于設(shè)計技術(shù)中存在的設(shè)備。必須在布局階段產(chǎn)生以用于實現(xiàn)用于補償過程分布的匹配規(guī)則的特別注意產(chǎn)生了進(jìn)一步的面積占用，同時增加了設(shè)備的存儲。此外，對于電阻器，運算放大器的布局還注意對于差分對并且對于電流鏡的匹配的定位和實現(xiàn)。需要該注意以便于減少系統(tǒng)偏移和過程分布。例如，在0.1mm2的區(qū)域中的面積通常用于BCD(雙極-CMOS-DMOS)技術(shù)中的這些應(yīng)用。非常嚴(yán)格的參數(shù)的是靜態(tài)電流(IQ)，這表示調(diào)節(jié)器靜止時的消耗。市場上存在在無負(fù)載狀況下將靜態(tài)電流(IQ)的電平向下推至約500nA的各種產(chǎn)品。這以下述方式表示電壓調(diào)節(jié)器的整個電流消耗：該方式使得可以認(rèn)為調(diào)節(jié)器以大約100nA工作。能夠在該電平處提供基于帶隙原理的設(shè)備，滿足硅的合理面積和電氣參數(shù)。如果需要電壓調(diào)節(jié)器以僅20nA的總電流IQ工作，則問題出現(xiàn)。盡管在理論上，利用帶隙原理的設(shè)備可以以幾納安的偏置電流工作，但是其需要具有千兆歐姆數(shù)量級的值的電阻的事實使得該解決方案不可使用。而且，對寄生效應(yīng)的考慮(漏電流、寄生電容)使得基于帶隙原理的這些設(shè)備是禁止的，并且必須考慮其他原理。在市場上目前存在用于克服上述限制的多種解決方案。在消耗減少方面，最有趣的是基于包含在非易失性存儲器單元中的電壓基準(zhǔn)。啟示可以從用于將數(shù)字信息存儲在電可編程/可擦除非易失性存儲器單元(EEPROM)的現(xiàn)有原理得到。數(shù)字信息可以以電荷的形式被存儲在存儲單元中。因此，模擬信息也可以以類似的方式被存儲。上述想法已經(jīng)被采納。例如，公司Intersil在其的產(chǎn)品中使用生成基準(zhǔn)電壓的存儲器單元(參見例如，在URLhttp://www.intersil.com/en/products/data-converters/voltage-references.html處標(biāo)題為電壓基準(zhǔn)的文檔提供)。本身中的存儲器單元已經(jīng)由Xicor公司在2003生產(chǎn)和制造，并且在浮置-柵極-模擬(FGA)單元的名稱下是已知的，并且描述于http://www.businesswire.com/news/home/20030422005199/en/Xicor-Announces-Precision-Voltage-Reference-Technology-Breakthrough。圖2示出了模擬非易失性存儲單元，即，由公司Xicor銷售的FGA單元的原理圖。單元使用在兩個電容器之間產(chǎn)生的浮置端子，即，外部電容器CE和MOSFET的柵極到源極電容器。存儲在單元中的電壓可以經(jīng)由利用用于供應(yīng)或移除電荷的隧穿效應(yīng)的兩個設(shè)備進(jìn)行編程。模擬單元的一個關(guān)鍵因素是其用于保持電荷(電壓)的容量，其必須在最壞情況的條件下持續(xù)貫穿設(shè)備的整個壽命。為此，在浮置柵極端子周圍的所有組件的泄漏必須被最小化。例如，在圖3中圖示了替代帶隙的實現(xiàn)的可能的實施例。圖3示出了基于非易失性存儲器(NVM)單元的電壓基準(zhǔn)的原理圖。例如，在Harrison等人的以本申請的名稱提交的美國專利號7,859,911B2中、IEEE電路與系統(tǒng)匯刊II：模擬和數(shù)字信號處理第48卷2001年1月第1號第4-11頁的ACMOSProgrammableAnalogMemory-CellArrayUsingFloating-GateCircuits、以及在Microchip,MCP1701演示板用戶指南,2012,20頁中描述了以上其他解決方案。技術(shù)實現(xiàn)要素：本公開涉及一種新的解決方案，用于提供用于生成基準(zhǔn)電壓的電子設(shè)備，這還發(fā)現(xiàn)了在復(fù)雜系統(tǒng)中的各種應(yīng)用。在各種實施例中，本公開關(guān)于用于生成用于具有減少的面積的超低功率系統(tǒng)的電壓基準(zhǔn)的應(yīng)用。該解決方案可以用于例如嵌入式電壓基準(zhǔn)并且用于獲得用于高性能低壓差(LDO)設(shè)備的差分輸入的主要級。本發(fā)明的實施使得能夠獲得能夠生成精確的電壓基準(zhǔn)的設(shè)備，克服面積的占用和對溫度的顯著依賴性的問題。在具體實施例中，解決方案涉及一種用于生成基準(zhǔn)電壓的設(shè)備，包括第一非易失性存儲器單元，其包括控制柵極晶體管和讀取晶體管?？刂茤艠O晶體管包括柵極端子、主體以及第一導(dǎo)電端子和第二導(dǎo)電端子，其中第一和第二導(dǎo)電端子被耦合在一起以形成控制柵極端子。此外，讀取晶體管包括被連接到所述控制柵極晶體管的柵極端子以形成浮置柵極端子的柵極端子(Gcg)、主體、第三導(dǎo)電端子和第四導(dǎo)電端子。該設(shè)備還包括第二等效存儲器單元。優(yōu)選地，第一非易失性存儲器單元的源極端子和第二等效存儲器單元的源極端子被連接在一起。最后，基準(zhǔn)電壓在浮置柵極端子上被獲取，并且通過存儲器單元的導(dǎo)電端子的供電狀況來確定。模擬NVM單元使得能夠產(chǎn)生呈現(xiàn)良好電氣性能的電子設(shè)備。具體地，通過傳統(tǒng)解決方案(帶隙基準(zhǔn))無法被推到特定限制以下的電流消耗可以通過NVM單元的應(yīng)用而被顯著減少。已經(jīng)使用上述單元獲得了具有20nA的最小電流消耗的電壓調(diào)節(jié)器。該設(shè)備的總效率可與傳統(tǒng)設(shè)備相比，但是在不存在施加負(fù)載的狀況下，僅實現(xiàn)20nA的電流消耗。單元有其他優(yōu)點，即能夠?qū)⒋鎯Φ碾妷壕幊虨槠谕闹挡⑶疫€能夠擦除單元。權(quán)利要求形成如本文提供的一個或多個實施例的說明書的組成部分。附圖說明現(xiàn)在參考附圖僅通過非限制性示例的方式來描述一個或多個實施例，在附圖中：圖1示出了帶隙電壓生成電路；圖2示出了模擬的非易失性存儲器單元，由Xicor公司制造的FGA單元；圖3示出了基于存儲器單元的電壓生成設(shè)備；圖4示出了在雙多晶硅技術(shù)中的浮置柵極MOSFET；圖5示出了在單多晶硅技術(shù)中的低成本EEPROM存儲器單元；圖6示出了低壓差(LDO)設(shè)備的框圖；圖7示出了單多晶硅非易失性存儲器單元的實現(xiàn)；圖8A和8B示出了本文提出的解決方案的實施例；以及圖9和圖10示出了LDO設(shè)備的兩個實現(xiàn)。具體實施方式在隨后的描述中，圖示了一個或多個具體細(xì)節(jié)，其目的在于使得能夠深入理解通過示例的方式提供的各種實施例?？梢栽跊]有一個或多個上述特定細(xì)節(jié)的情況下、或者以其他方法、組件、材料等獲得實施例。在其他情況下，已知的結(jié)構(gòu)、材料或操作沒有具體呈現(xiàn)或描述，使得實施例的一些方面將不被混淆。在本說明書的框架中對“實施例”或“一個實施例”的引用意在指示關(guān)于實施例描述的具體配置、結(jié)構(gòu)或特征被包括在至少一個實施例中。因此，可能在本說明書中的一處或多處出現(xiàn)的諸如“在實施例中”或“在一個實施例中”的短語不必指一個和相同的實施例。此外，在一個或多個實施例中，具體配置、結(jié)構(gòu)或特征可以以任何適當(dāng)?shù)姆绞奖唤M合。本文使用的附圖標(biāo)記僅出于方便被提供，并且因此沒有限定保護(hù)范圍或?qū)嵤├姆秶?。模擬非易失性存儲器(NVM)單元的不同實現(xiàn)已經(jīng)被開發(fā)。單元已經(jīng)被開發(fā)具體用于在LDO電壓調(diào)節(jié)器中的應(yīng)用。當(dāng)然，該事實沒有將其應(yīng)用限制為其他類型的集成電路(IC)。此外，上述單元包含關(guān)于電壓基準(zhǔn)的提供的巨大潛力，并且在許多情況下，該解決方案可以替代傳統(tǒng)帶隙基準(zhǔn)(BGR)解決方案。本文描述的解決方案主要對其本身設(shè)置兩個主要目標(biāo)，即，LDO電壓調(diào)節(jié)器內(nèi)的單元集成以及使用單多晶硅層技術(shù)。后一目的暗示了使用低成本EEPROM解決方案，其中，代替如圖4所示的雙多晶硅技術(shù)，使用如圖5所示的單多晶硅技術(shù)。圖5中的浮置端子通過橫向結(jié)構(gòu)來產(chǎn)生，橫向結(jié)構(gòu)包含兩個相鄰的MOSFET，具有表示浮置柵極端子的短路柵極端子。兩個MOSFET的有源區(qū)域以非均勻的方式被共享。這產(chǎn)生了在串聯(lián)連接的兩個電容器上的電壓的不均勻分布。通過跨結(jié)構(gòu)施加高電壓，具有較小面積的電容器經(jīng)歷更高的電壓并且接近擊穿電壓，這產(chǎn)生福勒-諾德海姆隧穿效應(yīng)。這使得電荷通過浮置柵極的通道。在移除編程電壓之后，電荷仍截留了很長時間。通過以相反極性施加電壓，所存儲的電荷可以經(jīng)由相同的物理效應(yīng)(福勒-諾德海姆)被移除。影響電荷的保持的關(guān)鍵因素是氧化物隧道的厚度，如以下表1中提供的示例所示。表1-根據(jù)氧化物厚度的電荷保持的時間的示例氧化物厚度[nm]電荷20％損耗的時間4.54分鐘51天60.5至6年除了上述目標(biāo)，還存在對于LDO設(shè)備必須被滿足的其他電氣規(guī)范。因此，各種實施例設(shè)想在LDO誤差放大器的差分級中的非易失性存儲器單元的集成。主要示圖在圖6中呈現(xiàn)。因此，所存儲的電壓表現(xiàn)為差分級的偏移。兩種方法是可行的。偏移電壓被包含在單個MOSFET或不同級的兩個MOSFET中。因此，各種實施例是可能的，其中的一些基于單端實現(xiàn)，并且其中一些基于差分實現(xiàn)(參見圖9和圖10)。每個實施例提供了一些優(yōu)點，但是也產(chǎn)生缺點。具體地，單端版本在編程方面更易于管理，但是精度可能更差。另一方面，差分版本更難以編程，但是精度可能更高。因此，如已經(jīng)看到的，一個或多個實施例可以被設(shè)計為使用模擬NVM單元的創(chuàng)新集成作為具有類似于通過帶隙電路獲得的電壓基準(zhǔn)的特征的電壓基準(zhǔn)來生成基準(zhǔn)電壓Vref。與作為數(shù)字存儲器的單元的典型用途相比，新的使用范圍利用對電氣性質(zhì)的不同考慮。各種實施例提出了用于提供用于生成穩(wěn)定并且獨立于溫度的參考電壓的電子設(shè)備的解決方案。更具體地，下面的描述基于在NVM單元中存在的浮置柵極(FG)的原理。“浮置柵極”指在編程/擦除期間定義的電勢并且在時間上實際保持不變(獨立于溫度的方式)的節(jié)點或端子。在各種實施例中，存儲器單元成為反饋操作放大器的差分對的基本元件，在輸出處生成直接取決于FG端子上存在的電勢(即，與存儲在存儲器中的電壓成正比)的基準(zhǔn)電壓。因此，能夠?qū)㈥P(guān)于常規(guī)“數(shù)字”功能的新的“模擬”含義與存儲器元件相關(guān)聯(lián)。各種實施例基于單多晶硅FG類型的創(chuàng)新存儲器單元的使用，其可以使用標(biāo)準(zhǔn)CMOS工藝并且在不需要使用附加掩模的情況下被實現(xiàn)。因此，在單多晶硅技術(shù)中獲得上述存儲器單元。本文描述和使用的存儲器單元已經(jīng)形成了在2013年1月出版的No.IT0001397228(和對應(yīng)的美國專利No.8,693,256)標(biāo)題為“Memorydevicewithsingleselectiontransistor”的以本申請人的名義提交的發(fā)明的主題。上述存儲器單元已經(jīng)發(fā)現(xiàn)在EEPROM(電可擦可編程只讀存儲器)應(yīng)用中廣泛使用，因為如后者，該存儲器單元使得能夠以非常低的電流消耗水平來修改包含在其中的信息，使得能夠經(jīng)由福勒-諾德海姆隧穿現(xiàn)象使并行度高。隧穿是通過絕緣層導(dǎo)電的機制，并且基于該現(xiàn)象，電子的波動函數(shù)由此可以穿過勢壘。該機制具有所施加的電壓的顯著依賴性，但是基本上也取決于溫度。眾所周知，隧穿機制可以是直接或福勒-諾德海姆(FN)類型。福勒-諾德海姆現(xiàn)象包括通過三角形的勢壘的從半導(dǎo)體的金屬到導(dǎo)電帶的隧穿。各種實施例有利地使得能夠獲得精確的電壓基準(zhǔn)(例如，在±3％的區(qū)域中的精度，具有更高水平的精度的可能性)，用面積和消耗的節(jié)省(≤1μA)來補償過程分布。在各種實施例中，能夠通過使用非易失性存儲器單元作為運算放大器結(jié)構(gòu)的差分對來使得能夠利用產(chǎn)生浮置端子中的電勢，如圖8所示。提出了用于實現(xiàn)該新功能的兩個替代實施例，如下文更全面說明的。在兩個實施例中，參見圖7，通過經(jīng)由其各自的柵極端子將兩個NMOS晶體管，即NMOS1和NMOS2，連接在一起來獲得浮置柵極端子FG。因此，在兩個晶體管NMOS1和NMOS2的公共柵極節(jié)點上獲得浮置柵極端子FG。具體地，第一晶體管NMOS1是控制柵極晶體管MCG，而第二晶體管NMOS2是讀取晶體管Mread。因此，各個柵極由Gcg和Gread來指定。具體地，在第一晶體管MCG中，漏極端子Dcg和源極端子Scg被連接在一起并且限定控制柵極端子CG。第二晶體管Mread替代地具有三個導(dǎo)電端子，即，Dread、Sread和PWread。在晶體管MCG上施加用于修改在中間浮置柵極端子FG上的電壓的編程電壓。在各種實施例中，根據(jù)施加到中間浮置端子NW的電壓，并且基于存儲器單元的其他導(dǎo)電端子Dread、Sread和PWread的狀況，福勒-諾德海姆現(xiàn)象用于編程和擦除模擬非易失性存儲器單元NVMCE，能夠編程或擦除存儲器單元。如已經(jīng)先前所述，兩種不同的實施例是可能的。在第一實施例中，單元具有尺寸大于讀取晶體管Mread的控制柵極晶體管MCG(其用作用于電容地驅(qū)動浮置柵極端子FG的電容器)。該實施例可以被定義為“大的控制柵極”，只要在該情況下，控制柵極晶體管MCG的面積Acg是讀取晶體管Mread的面積Aread的六倍，即Acg＝Aread·6。在第二實施例中，單元具有尺寸小于讀取晶體管Mread的控制柵極晶體管MCG。該實施例可以被定義為“小的控制柵極”，并且在該情況下，控制柵極晶體管的面積是讀取晶體管Mread的面積Aread的六分之一，即Acg＝Aread/6。在文獻(xiàn)US8693256中描述了存儲器單元。該集成的幾何靈活性使應(yīng)用甚至更普遍，使得解決方案能夠適用于運算放大器的尺寸調(diào)整的不同要求。編程和擦除功能在下文中被描述并且表2中總結(jié)。表2突出了要被執(zhí)行用于使用創(chuàng)新存儲器單元的三種基本操作。表2-各種操作中的模擬非易失性存儲器單元NVMCE的驅(qū)動電勢的示例；以NMOS技術(shù)獲得的單元單元類型操作FGCGcgNWPWreadSreadDread大的控制柵極編程V↓正的高V正的高V000擦除V↑0正的高V正的高V正的高V正的高V操作保持0電源0源極電壓漏極電壓小的控制柵極編程V↓0正的高V正的高V正的高V正的高V擦除V↑正的高V正的高V0正的高V0操作保持0正的高V0源極電壓漏極電壓所提出的兩個實施例使得能夠用幾百納安的數(shù)量級的電流來偏置差分對，使得能夠以低于1毫安的消耗水平來產(chǎn)生基準(zhǔn)生成器。在表2中呈現(xiàn)了用于兩個實施例的(即用于大的控制柵極和用于小的控制柵極)模擬非易失性存儲器單元NVMCE的驅(qū)動電勢的示例。對于所考慮的每個操作，即，在表中指示的編程、擦除和操作是要施加到單個控制和導(dǎo)電端子的電勢，即CGcg、NW、PWread、Sread和Dread，也是浮置柵極端子FG上獲得反應(yīng)(V↓：電壓下降；V↑：電壓上升；保持：電壓保持不變)。具體地，可以如先所述經(jīng)由對端子CG和NW的外部接入或者通過集成高電壓生成器電路(電荷泵)來修改浮置柵極端子的電位。如前所述，圖7中所示的單元可以被集成并插入作為運算放大器的差分對，如圖8所示。圖8A示出了單端實施例，而圖8B示出了差分實施例。圖8示出了集成非易失性存儲器單元的兩種可能的實現(xiàn)。一個或多個實施例可以基于單端配置(圖8A)，其考慮使用一個非易失性存儲單元，或者基于差分配置(圖8B)，其考慮使用兩個非易失性存儲單元，如下文更全面解釋。在下文中，將不具體描述運算放大器關(guān)于偏置和補償部分的結(jié)構(gòu)，因為在本文提出的解決方案的初步分析中對這些特征不感興趣。所提出的存儲器單元是得到許多優(yōu)點的不同的物理和架構(gòu)集成。不同于文獻(xiàn)US8693256中描述的“數(shù)字”單元，本文使用的存儲單元獲取新的“模擬”含義。與已知解決方案相比，選擇器已經(jīng)被移除，假定其不再需要該具體應(yīng)用，并且來自浮柵的電子的注入和提取(福勒-諾德海姆現(xiàn)象)的機制被有利地使用，從而在沒有任何附加掩模的情況下從已經(jīng)可以FG技術(shù)提供的可靠性的所有考慮得到優(yōu)點。大小調(diào)整可以被呈現(xiàn)為可變的，以便于保持要在差分結(jié)構(gòu)的設(shè)計中采用的靈活度。在一個實施例中，如圖8A所示，解決方案考慮單個模擬單元NVMCE(單端方式)。該配置減少了所使用的面積，并且需要用于支持存儲器單元的編程/擦除的單個控制柵端子(CGcg)的可接入性。該解決方案可以通過鏡像差分對來實現(xiàn)，因此具有在反相分支上連接的成本有效的模擬單元NVMCE和在非反相分支上連接的等效單元EQ。在該情況下，等效單元EQ具有連接到等效單元的讀取晶體管Mread的浮置柵極的控制柵極端子CGread，并且因此無法儲存電荷(參見圖8A)。因此，用于生成基準(zhǔn)電壓Vref的設(shè)備包括運算放大器AO、第一非易失性存儲單元NVMCE，其包括控制柵極晶體管MCG和讀取晶體管MREAD?？刂茤艠O晶體管MCG包括柵極端子Gcg、主體以及第一導(dǎo)電端子Dcg和第二導(dǎo)電端子Scg，被連接在一起以形成控制柵極端子CGcg。替代地，讀取晶體管Mread包括連接到控制柵極晶體管的柵極端子Gcg以形成浮置柵極端子FG的柵極端子Gread、主體以及第三導(dǎo)電端子Dread和第四導(dǎo)電端子Sread。該設(shè)備還包括第二存儲器單元。在各種實施例(圖8A)中，第二單元是等效存儲器單元EQ，而在替代實施例(圖8B)中，第二小區(qū)也是非易失性存儲器單元NVMCE。在本文描述的設(shè)備中，第一非易失性存儲器單元NVMCE的源極端子SreadNVM和第二存儲單元的源極端子Sreadeq被連接在一起。此外，在運算放大器AO的反相分支上連接第一非易失性存儲器單元NVMCE的控制柵極端子CGcg，并且在非反相分支上連接第二等效存儲器單元EQ的控制柵極端子CGeq。最后，基準(zhǔn)電壓Vref在浮置柵極端子FG上被獲取并且通過兩個存儲單元NVMCE、EQ的導(dǎo)電端子CGcg、Sread和Dread的供電狀況來確定。在替代實施例中，如圖8B所示，該解決方案考慮使用兩個單元NVMCE(差分法)。在該實施例中，存在兩個操作和接入控制柵極端子CGcg和CGeq。該配置使得能夠在所配置的電勢的保持方面實現(xiàn)更好的性能，或以其他方式在給定的保持屬性的情況下使得能夠達(dá)到更高的輸出電壓。然而，該實施例需要在編程/擦除期間對兩個端子(兩個單元的控制柵極端子二者)的可接入性。在該實施例中，需要特別注意在反饋路徑上的單元的控制柵極端子CG的形成。在各種實施例中，能夠通過適當(dāng)?shù)嘏渲么鎯ζ鲉卧母≈脰艠O端子FG的電勢，使半導(dǎo)體獨立于帶隙電壓被使用，來定義輸出電壓Vref或VOUT。因此，所提出的實施例呈現(xiàn)出優(yōu)于正常實現(xiàn)的結(jié)構(gòu)優(yōu)點，這將在下文總結(jié)。作為第一優(yōu)點，浮置柵極端子上生成的電壓獨立于所使用的半導(dǎo)體的類型。此外，可以獲得消耗水平方面的減少以實現(xiàn)類似的性能。由于所用的結(jié)構(gòu)，獲得輸出電壓與溫度的良好獨立性。另一優(yōu)點通過減少無源和有源組件來表示，這因此伴隨了結(jié)構(gòu)中所固有的過程分布。通過減少所需組件的數(shù)目，還能夠減少用于類似性能的結(jié)構(gòu)的面積占用，該特征在穿戴設(shè)備中是非常積極的。此外，不需要特別注意用于消除要在模擬存儲器單元的編程/擦除期間固定補償?shù)南到y(tǒng)偏移的布局水平。與公知解決方案相比，用于驅(qū)動電流的下游緩沖器的引入因為是沒有必要的，因為運算放大器可以通過用于生成所需要的電流的適當(dāng)驅(qū)動能力來調(diào)整大小。通過本文描述的實施例，能夠在不需要用于實現(xiàn)增益結(jié)構(gòu)的級聯(lián)運算放大器和關(guān)聯(lián)電阻器的情況下，調(diào)整高于用已知帶隙解決方案調(diào)整的那些的電壓。因此，存在面積中的固有增益以及精度的增加。另外的優(yōu)點可以在結(jié)構(gòu)的固有可配置性中被識別，其不需要數(shù)字校準(zhǔn)而僅需要端子FG的電勢的配置，并且因此使得能夠獲得在設(shè)計階段被固定的輸出電壓VOUT，但是根據(jù)通過適當(dāng)編程算法的需要而針對每個芯片在現(xiàn)場定義。此外，根據(jù)設(shè)計約束和任務(wù)簡檔或其他設(shè)計選擇/要求，兩個不同的實施例是可能的。為了改善在浮置柵極上存在浮置模擬電勢的保持的方面，提出了將單元并聯(lián)劃分成各種元件，以便于減少由于現(xiàn)場缺陷的作用而導(dǎo)致來自復(fù)制柵極的電荷損耗的影響。事實上，如果這種現(xiàn)象是本地的，則通過該解決方案將僅具有對元件的影響，其中，已經(jīng)檢測到電荷的損耗，具有對所存儲的總電荷的較低影響。成本有效的模擬單元NVMCE還可以以PMOS版本實現(xiàn)，以用于生成相對于供電VIN(圖9和圖10)的雙重基準(zhǔn)。通過PMOS實現(xiàn)和通過NMOS實現(xiàn)二者，可以實現(xiàn)0V(表3)電壓。該解決方案在一些特定應(yīng)用/使用中引入目標(biāo)優(yōu)點，同時保留NMOS版本的以上列出的所有方面。所有前述考慮也適用于該實現(xiàn)。表3-以PMOS技術(shù)中獲得的單元的各種操作中的模擬非易失性存儲器單元NVMCE的驅(qū)動電勢；如前所述，本文描述的電壓調(diào)節(jié)器設(shè)備的主要應(yīng)用是在具有超低靜態(tài)電流的LDO調(diào)節(jié)器中。LDO調(diào)節(jié)器的開發(fā)的主要目的是為了實現(xiàn)20nA的靜態(tài)電流IQ。這是不能使得能夠使用復(fù)雜結(jié)構(gòu)的超低電流。該架構(gòu)必須還反映環(huán)路的穩(wěn)定性要求?；谶@些要求，已經(jīng)決定將級的數(shù)目設(shè)置為在兩個差分級加一個功率MOSFET。調(diào)節(jié)器的主視圖在圖4中圖示。包含模擬NVM單元的差分對基于具有浮置柵極的N溝道MOSFET。晶體管的極性已經(jīng)被選擇用于保證可以達(dá)到電源電壓(VIN)的電平的差分級的公共輸入電壓。由于20nA的電流IQ不能使得能夠使用任何電阻分壓器，所以存儲在內(nèi)部的電壓Vref的電平必須等于標(biāo)稱電平VOUT。為此，運算放大器AO以單位增益配置工作。已經(jīng)開發(fā)了LDO電路電壓調(diào)節(jié)器的兩個不同實現(xiàn)。首先，使用先前已經(jīng)描述的模擬NVM單元的單端配置。該圖在圖9中示出。存儲器單元由差分對(M9，M8)來表示。在該配置中，兩個MOSFET中的僅一個(左側(cè)的一個M9)保持編程的電荷/電壓。第二(右側(cè)的一個M8)具有以下述方式用控制柵極短路的浮置柵極端子：該方式使得無法存儲任何電荷/電壓；替代地，其以有源模式起作用，從輸出接收反饋信號。電氣地，該對用作標(biāo)準(zhǔn)差分對，但是具有特定編程偏移。該對被耦合到一組電流鏡(M1，M2，M3，M4，M12，M14，M15，M16)，其形成完全差分級。為了改善LDO的一些電氣特性，特別是壓差電壓(VDROP)，有必要最大化該級的輸出電壓的振蕩。為此，該結(jié)構(gòu)包含保證軌到軌輸出的四個分支。尾電流(ITail)的生成表示由于電平僅僅是9nA而導(dǎo)致的問題。該問題由生成器VGS/R基于自偏置技術(shù)來解決。該自偏置周期被包含在差分級的左側(cè)中。使用低側(cè)部的共源共柵電勢(M10，M11的柵極)并且通過M13的輔助，恒定電勢通過后續(xù)恒定偏置電流在電阻R3上被限定。電阻R3的值是幾十兆歐的。因為生成器ITail被自偏置，所以其具有兩個穩(wěn)定的操作點。在零電流處的操作點通過啟動電路X1來避免，其在啟動時段期間注入小的dc漏電流和較高的脈沖電流。因為放大器包含重要電荷存儲元件，但偏壓電流超低，所以啟動電路非常重要。實際上，連接在柵極和功率MOSFETM7的漏極之間的補償網(wǎng)絡(luò)X4形成有源積分器。為了保證在幾毫秒的間隔中的合理啟動時間，有必要在啟動時段中增加差分級的電流。在20nA的IQ的電平必須僅保證處于零負(fù)載(零負(fù)載電流ILOAD)。在增加負(fù)載的條件下，能夠增加電流消耗。這產(chǎn)生了兩個主要優(yōu)點：更好的動態(tài)性能和更容易的頻率補償。這是通過復(fù)制MOSFETM5和電流鏡M14，M12的自適應(yīng)偏置路徑來獲得的。復(fù)制的MOSFET反映當(dāng)前ILOAD。隨著電流ILOAD增加，總電流ITAIL增加。該電流間隔ITAIL的范圍從20nA至30μA。壓差狀況表示其中電流ILOAD可以是例如零但是功率MOSFETM7的電壓VGS可能最大的特定情況。從IQ的電平的觀點來看，這是關(guān)鍵的條件，因為在自適應(yīng)偏置路徑中的電流可能非常高。為了保持當(dāng)前IQ在控制之下，使用在偏置路徑中實現(xiàn)的電路X2。這使得能夠減少電流ICopy1的最大電平并且因此減少總電流IQ。保護(hù)調(diào)節(jié)器免受保護(hù)電路X3的過電流的影響。電流ILOAD的電平由MOSFETM6和電阻R2形成的副本分支來檢測。電流ICopy2是電流ILOAD的小的復(fù)制品(假設(shè)在R2上存在小的壓差)。對應(yīng)于電平ILOAD的R2上的壓差由過電流保護(hù)塊X3來處理，其中，將其與所包含的電壓偏移作比較。一旦已經(jīng)達(dá)到閾值，塊X3的輸出就開始限制功率MOSFETM7的電壓VGS，并且因此限制電流ILOAD的最大水平。如前所述，調(diào)節(jié)器以兩個增益級構(gòu)建。此外，其在高電容負(fù)載的條件下起作用。為了穩(wěn)定操作，必須與足夠的補償網(wǎng)絡(luò)集成。在圖中，補償網(wǎng)絡(luò)通過塊X4來表示。其基于米勒自適應(yīng)補償?shù)脑怼Ｆ湓诠β蔒OSFETM7的柵極和源極之間進(jìn)行工作。輸出極點的移動通過使由電流ILOAD引導(dǎo)的零點的位移來補償。考慮到差分對中使用的自適應(yīng)偏置技術(shù)中，功率MOSFET的柵極上的非主導(dǎo)極點也移動。所有這些事實有助于產(chǎn)生良好補償?shù)捻憫?yīng)系統(tǒng)。對于編程程序，使輸入VP在封裝級可接入。通常情況下，在使用中引腳將被連接到地。在封裝后編程中，將向引腳供應(yīng)高電壓編程脈沖。其必須能夠接收兩個極性的高電壓，使得能夠進(jìn)行編程/擦除的操作。該設(shè)備被設(shè)計為原理上以閉環(huán)(調(diào)節(jié))條件進(jìn)行工作，但是可能發(fā)生的是，電源電壓VIN可能下降，迫使回路進(jìn)入壓差模式。在該情況下，靜態(tài)電流可以在考慮自適應(yīng)偏置電流的情況下增加若干數(shù)量級的幅度。在該情況下，電流IQ的增加通過塊“壓差I(lǐng)Qctrl”X2來被保持在控制下。第二實施例(圖10)使用模擬NVM單元的差分版本。在該情況下，差分MOSFET的兩個浮置端子存儲某種編程電荷。為了支持浮置柵極MOSFETM9、M8的編程，其柵極端子被連接到設(shè)備的外部。引腳必須接受兩個極性中的高的編程電壓。在正常操作中，輸入VP在地面處，并且輸入VP/VFB用作用于電壓VOUT的檢測的反饋節(jié)點。差分對與電流鏡M3、M4耦合，這實現(xiàn)差分級。在該實現(xiàn)中，差分級比前一個更簡單。僅使用兩個分支。該級的輸出是具有在低分支中的小的限制的準(zhǔn)軌到軌。該行為通過編程變壓的特定組來獲得。MOSFETM9、M8內(nèi)編程的電壓是用于設(shè)備的適當(dāng)操作的基本。其不僅定義了電平VOUT，還有助于生成偏置電流ITail并且定義輸出電壓的振蕩。顯而易見的是，電流ITail僅由電阻器R3來定義。為了生成恒定偏置電流，有必要定義電阻器上的恒定電壓。這是通過對在左側(cè)設(shè)備M9中的大約1.2V的固定電壓電平的編程來獲得的。該電壓確保電阻器R3上的電壓將是(1.2V-VGS)，并且恒定電流將在差分級中流動。根據(jù)期望電平VOUT來編程右側(cè)MOSFETM8，如下：V_M8＝V_M9-VOUT其中，V_M9＝1.2V這導(dǎo)致了，為了獲得電壓VOUT>1.2V，晶體管M8必須以負(fù)電壓來被編程。該方法還使得能夠獲得在該級的輸出上的高振蕩。因為在差分級的公共源極中的電壓等于(1.2V-VGS)，所以功率MOSFETM7的柵極可以被降低到該電平。啟動電路X1更簡單。其僅用于在啟動時段期間注入較高的偏置電流。實際上，偏置生成結(jié)構(gòu)不是自偏壓的，使得不存在零操作點。在穩(wěn)態(tài)條件下，電流IStart為零。調(diào)節(jié)器的所有其他部件與先前的情況相同。在模擬NVM單元的差分實施例中存在各種優(yōu)點。具體地，因為差分對的兩個設(shè)備以相同的方式被使用，所以能夠獲得更大的精度。因此，共模效應(yīng)可以被消除。此外，包含兩個分支的差分級更簡單。另一方面，該結(jié)構(gòu)存在一些缺點。其更難以從編程的角度管理結(jié)構(gòu)。浮置柵極MOSFET的兩個柵極必須可從外部接入，并且必須接受處于兩個極性的高電壓。而且，反饋信號通過MOSFETM8(電容分壓器)的浮置柵極的事實產(chǎn)生特定復(fù)雜性。當(dāng)然，在不影響本發(fā)明的原理的情況下，結(jié)構(gòu)和實施例的細(xì)節(jié)可以例如相對于本文已經(jīng)描述和圖示的廣泛變化，而不因此偏離入所附權(quán)利要求限定的本發(fā)明的范圍。當(dāng)前第1頁1 2 3