本申請要求2015年12月23日提交的申請?zhí)枮?0-2015-0185172的韓國專利申請的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領(lǐng)域

本發(fā)明的示例性實施例涉及一種半導(dǎo)體設(shè)計技術(shù)，更具體地，涉及一種包括感測控制信號發(fā)生單元的半導(dǎo)體存儲器件。

背景技術(shù)：

半導(dǎo)體存儲器件基本上分為易失性存儲器件和非易失性存儲器件。

易失性存儲器件具有更快的讀取和寫入速度，但是在給該器件的電源斷開時儲存在其中的數(shù)據(jù)丟失。非易失性存儲器件具有較慢的讀取和寫入速度，但是在給該器件的電源被中斷時保持儲存在其中的數(shù)據(jù)。因此，非易失性存儲器件用來儲存無論電源接通還是斷開都需要保持的數(shù)據(jù)。非易失性存儲器件的示例包括只讀存儲器(ROM)、掩模ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃存儲器、相變隨機存取存儲器(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)和鐵電RAM(FRAM)。快閃存儲器廣泛使用，且分成NOR快閃存儲器和NAND快閃存儲器。

NAND快閃存儲器具有RAM的優(yōu)點(在于數(shù)據(jù)可以自由地編程和擦除)和ROM的優(yōu)點(在于即使電源被中斷儲存的數(shù)據(jù)仍可以被保持)?？扉W存儲器廣泛用作便攜式電子設(shè)備(諸如，例如數(shù)字相機、個人數(shù)字助手(PDA)和MP3播放器)的儲存介質(zhì)。

NAND快閃存儲器通常包括多個頁緩沖器，所述多個頁緩沖器經(jīng)由感測節(jié)點以一對一的方式耦接至多個位線。在編程操作期間，頁緩沖器能夠經(jīng)由感測節(jié)點來檢測對應(yīng)的位線的電壓。當(dāng)耦接至特定字線的存儲單元全部都要被編程時，編程許可電壓(例如，地電壓VSS)被施加給全部位線，從而感測節(jié)點的電壓被驅(qū)動至地電壓VSS。與此相反，當(dāng)編程禁止電壓(例如，核心電壓VCORE)被施加給全部位線時，感測節(jié)點的電壓被驅(qū)動至核心電壓VCORE。在這種情況下，由于全部位線的電壓同時改變，因此增大了半導(dǎo)體存儲器件的峰值電流。

技術(shù)實現(xiàn)要素：

各種實施例針對一種半導(dǎo)體存儲器件，即使在感測控制信號的輸出節(jié)點處總電容改變，用于控制頁緩沖器與位線之間耦接的感測控制信號上升，該半導(dǎo)體存儲器件仍能夠恒定地維持感測控制信號的上升斜率或上升時間。

此外，各種實施例針對一種半導(dǎo)體存儲器件及半導(dǎo)體存儲器件的操作方法，該半導(dǎo)體存儲器件能夠經(jīng)由具有經(jīng)補償?shù)腜VT變化的帶隙信號來產(chǎn)生感測控制信號。

在一個實施例中，一種半導(dǎo)體存儲器件可以包括：存儲塊，包括分別耦接到多個位線的多個單元串；頁緩沖器，響應(yīng)于感測控制信號而耦接到相應(yīng)位線，每個頁緩沖器適用于感測被傳送給感測節(jié)點的相應(yīng)位線的電壓；以及感測控制信號發(fā)生單元，適用于在編程操作期間將感測控制信號產(chǎn)生為以恒定斜率上升的斜坡信號。

在一個實施例中，一種感測控制信號發(fā)生電路可以包括：編程感測控制信號發(fā)生單元，適用于在編程操作期間無論數(shù)據(jù)模式如何都將感測控制信號產(chǎn)生為以特定斜率上升的斜坡信號；以及讀取感測控制信號發(fā)生單元，適用于在讀取操作期間將感測控制信號產(chǎn)生為水平信號。

在一個實施例中，一種產(chǎn)生感測控制信號的方法可以包括：在初始時段期間將斜坡節(jié)點預(yù)充電至參考電壓；在第一時間點處，選擇具有不同強度的偏壓中的一個或更多個，將選中的偏壓提供給斜坡節(jié)點，通過用選中的偏壓對內(nèi)部電容器充電來在斜坡節(jié)點處產(chǎn)生以特定斜率上升的斜坡信號，以及通過驅(qū)動斜坡節(jié)點同時將斜坡節(jié)點與感測控制節(jié)點分離來輸出斜坡信號作為感測控制節(jié)點處的感測控制信號；以及在第二時間點處，將感測控制節(jié)點額外地驅(qū)動至高電壓。

附圖說明

將參照附圖來描述本發(fā)明，其中：

圖1是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體存儲器件的框圖。

圖2是示出圖1中所示的存儲塊的單元串和頁緩沖器的配置的詳細(xì)電路圖。

圖3是圖2中所示的耦接單元的感測控制節(jié)點的總電容的電路圖。

圖4是根據(jù)本發(fā)明的一個實施例的圖2中所示的感測控制信號發(fā)生單元的電路圖。

圖5是圖示由圖4的編程感測控制信號發(fā)生單元產(chǎn)生的感測控制信號和響應(yīng)于該感測控制信號而產(chǎn)生的峰值電流的波形圖。

圖6是圖示根據(jù)感測控制節(jié)點的總電容的變化的傳統(tǒng)感測控制信號的斜率與本發(fā)明的感測控制信號的斜率之間的比較的波形圖。

圖7是根據(jù)本發(fā)明的另一實施例的圖2的感測控制信號發(fā)生單元的電路圖。

圖8是圖示包括圖1中所示的半導(dǎo)體存儲器件的存儲系統(tǒng)的框圖。

圖9是圖示根據(jù)本發(fā)明的一個實施例的圖8中所示的存儲系統(tǒng)的應(yīng)用示例的框圖。

圖10是圖示根據(jù)本發(fā)明的一個實施例的包括圖9中所示的存儲系統(tǒng)的計算系統(tǒng)的框圖。

具體實施方式

下面將參照附圖更詳細(xì)地描述各種實施例。然而，本發(fā)明可以以不同的形式來實施，而不應(yīng)當(dāng)被解釋為局限于本文中闡述的實施例。相反地，這些實施例被提供使得本公開將徹底且完整，且這些實施例將把本發(fā)明充分傳達(dá)給本領(lǐng)域技術(shù)人員。貫穿本公開，相同的附圖標(biāo)記在本發(fā)明的各種附圖和實施例中始終指代相同的部分。還要注意的是，在此說明書中，“連接/耦接”不僅指一個組件直接耦接至另一組件，還指一個組件經(jīng)由中間組件間接耦接至另一組件。將理解的是，雖然在本文中可以使用術(shù)語“第一”、“第二”、“第三”等來描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)當(dāng)受這些術(shù)語的限制。這些術(shù)語用來區(qū)分一個元件、組件、區(qū)域、層或部分與另一元件、組件、區(qū)域、層或部分。因此，在不脫離本發(fā)明的精神和范圍的情況下，下面描述的第一元件、組件、區(qū)域、層或部分可以稱作第二元件、組件、區(qū)域、層或部分。此外，還將理解得是，當(dāng)稱一個元件或?qū)釉趦蓚€元件或?qū)印爸g”時，其可以是這兩個元件或?qū)又g的唯一元件或?qū)?，或者還可以存在一個或更多個中間元件或?qū)印?/p>

還將理解的是，術(shù)語“包含”、“包含有”、“包括”和“包括有”在用于此說明書中時指定存在所陳述的特征、整體、操作、元件和/或組件，但不排除存在或添加一個或更多個其他特征、整體、操作、元件、組件和/或其組合。

本文中所使用的術(shù)語僅用于描述具體實施例的目的，而非意在限制本發(fā)明。除非另外限定，否則本文中使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本發(fā)明所屬領(lǐng)域技術(shù)人員通常所理解的意義相同的意義。還將理解的是，諸如通用詞典中所定義的那些術(shù)語應(yīng)當(dāng)被解釋為具有與其在相關(guān)領(lǐng)域的環(huán)境中的意思一致的意思，而將不以理想化或過于形式感的意義來解釋(除非本文中明確地如此定義)。

在下面的描述中，闡述了若干具體細(xì)節(jié)以提供對本發(fā)明的透徹理解。本發(fā)明可以在無這些具體細(xì)節(jié)的一些或全部的情況下實施。另一方面，未詳細(xì)描述公知的工藝結(jié)構(gòu)和/或工藝以避免不必要地混淆本發(fā)明。

在下文中，將參照附圖來詳細(xì)描述本發(fā)明的各種實施例。

現(xiàn)在參見圖1，根據(jù)本發(fā)明的一個實施例，提供了半導(dǎo)體存儲器件100。

根據(jù)圖1中所示的實施例，半導(dǎo)體存儲器件100可以包括存儲單元陣列110、地址解碼器120、讀取/寫入電路130、控制邏輯160、電壓發(fā)生單元150和數(shù)據(jù)輸入/輸出電路140。

存儲單元陣列110可以經(jīng)由字線WL1至WLn耦接到地址解碼器120，以及經(jīng)由位線BL1至BLm耦接到讀取/寫入電路130。存儲單元陣列110可以包括多個存儲塊BLK1至BLKz。多個存儲塊BLK1至BLKz可以包括多個存儲單元。這多個存儲單元可以沿行方向耦接到字線WL1至WLn，同時沿列方向耦接到位線BL1至BLm。這多個存儲單元中的每個可以作為單電平單元(SLC)或多電平單元(MLC)來工作。在一個實施例中，這多個存儲單元可以為非易失性存儲單元。

此外，存儲單元陣列110的多個存儲塊BLK1至BLKz中的每個可以包括耦接到相應(yīng)位線BL1至BLm的多個單元串。這多個單元串中的每個可以包括串聯(lián)耦接在每個位線與源極線之間的漏極選擇晶體管、多個存儲單元和源極選擇晶體管。之后詳細(xì)描述包括在存儲單元陣列110中的多個單元串。

地址解碼器120、讀取/寫入電路130、數(shù)據(jù)輸入/輸出電路140、電壓發(fā)生單元150和控制邏輯160可以作為用于驅(qū)動存儲單元陣列110的外圍電路來工作。地址解碼器120可以經(jīng)由字線WL1至WLn耦接到存儲單元陣列110。地址解碼器120可以在控制邏輯160的控制下工作。地址解碼器120可以接收外部地址ADDR。地址解碼器120可以通過將外部地址ADDR解碼來產(chǎn)生塊地址，并響應(yīng)于產(chǎn)生的塊地址來選擇存儲單元陣列110的多個存儲塊BLK1至BLKz之一。地址解碼器120可以通過將外部地址ADDR解碼來產(chǎn)生行地址，并響應(yīng)于產(chǎn)生的行地址來選擇字線WL1至WLn中的連接到所選存儲塊的一個字線。地址解碼器120可以包括塊解碼器、行解碼器和地址緩沖器。

讀取/寫入電路130可以經(jīng)由位線BL1至BLm耦接到存儲單元陣列110，以及經(jīng)由數(shù)據(jù)線DL耦接到數(shù)據(jù)輸入/輸出電路140。讀取/寫入電路130可以響應(yīng)于從控制邏輯160輸出的讀取/寫入控制信號PB_CTRL來工作。

在編程操作期間，讀取/寫入電路130可以將程序數(shù)據(jù)DATA從數(shù)據(jù)輸入/輸出電路140傳送給位線BL1至BLm。傳送的數(shù)據(jù)DATA被編程至耦接到選中字線的存儲單元中。在讀取操作期間，讀取/寫入電路130可以經(jīng)由位線BL1至BLm和數(shù)據(jù)線DL來將讀取數(shù)據(jù)DATA從選中字線的存儲單元傳送給數(shù)據(jù)輸入/輸出電路140。在擦除操作期間，讀取/寫入電路130可以使得位線BL1至BLm浮置。

讀取/寫入電路130可以包括多個頁緩沖器PB1至PBm，多個頁緩沖器PB1至PBm分別對應(yīng)于位線BL1至BLm，且經(jīng)由對應(yīng)的位線BL1至BLm耦接到儲存單元陣列110。多個頁緩沖器PB1至PBm可以分別包括多個鎖存器。

數(shù)據(jù)輸入/輸出電路140可以經(jīng)由數(shù)據(jù)線DL耦接至讀取/寫入電路130。數(shù)據(jù)輸入/輸出電路140可以在控制邏輯160的控制下工作。數(shù)據(jù)輸入/輸出電路140可以在存儲單元陣列110與外部之間傳送數(shù)據(jù)DATA。在編程操作期間，數(shù)據(jù)輸入/輸出電路140可以將程序數(shù)據(jù)DATA從外部傳送給讀取/寫入電路130。在讀取操作期間，數(shù)據(jù)輸入/輸出電路140可以將讀取數(shù)據(jù)DATA從讀取/寫入電路130傳送給外部。

電壓供應(yīng)單元150可以在控制邏輯160的控制下產(chǎn)生用于編程/讀取/擦除操作的操作電壓VRS。操作電壓VRS可以包括擦除電壓VERASE、編程電壓VPGM、讀取電壓VREAD、通過電壓VPASS、源極線電壓VDSL和VSSL、公共源極電壓VSL以及管柵電壓VPG。

控制邏輯160可以耦接到地址解碼器120、讀取/寫入電路130、數(shù)據(jù)輸入/輸出電路140和電壓供應(yīng)單元150?？刂七壿?60可以響應(yīng)于經(jīng)由半導(dǎo)體存儲器件100的輸入/輸出緩沖器(未示出)而提供的命令CMD來控制半導(dǎo)體存儲器件100的總體操作。

在本發(fā)明的一個實施例中，控制邏輯160可以包括用于產(chǎn)生感測控制信號PB_SENSE的感測控制信號發(fā)生單元162，感測控制信號PB_SENSE用于控制頁緩沖器PB1至PBm與相應(yīng)位線BL1至BLm之間的耦接。感測控制信號發(fā)生單元162可以產(chǎn)生感測控制信號PB_SENSE，感測控制信號PB_SENSE無論數(shù)據(jù)模式如何都以恒定斜率上升，即，具有恒定上升時間。

下面參照圖2來詳細(xì)描述根據(jù)本發(fā)明的一個實施例的頁緩沖器PB和感測控制信號發(fā)生單元162。

圖2是示出圖1中所示的存儲塊BLK的單元串210和頁緩沖器(PB)220的配置的詳細(xì)電路圖。圖3是圖2中所示的耦接單元222的感測控制節(jié)點PB_SO的總電容C_TOT的電路圖。

圖2代表性地示出了半導(dǎo)體存儲器件200中的經(jīng)由單個位線BL耦接到單個單元串210的單個頁緩沖器220。

半導(dǎo)體存儲器件200可以包括串聯(lián)耦接在源極線CSL與位線BL之間的單元串210、耦接到單元串210的位線BL以及頁緩沖器220。頁緩沖器220被配置成以一對一的方式對應(yīng)于位線BL以經(jīng)由感測節(jié)點SO來感測位線BL的電壓。半導(dǎo)體存儲器件200還可以包括用于產(chǎn)生感測控制信號PB_SENSE的感測控制信號發(fā)生單元240，感測控制信號PB_SENSE用于控制頁緩沖器220與位線BL之間的耦接。感測控制信號發(fā)生單元240可以具有與圖1中所示的控制邏輯160的感測控制信號發(fā)生單元162相同的配置。

單元串210具有這樣的串結(jié)構(gòu)：其中分別耦接到多個字線WL1至WLn的多個存儲單元MC1至MCn串聯(lián)耦接在耦接到源極選擇線SSL的源極選擇晶體管SST與耦接到漏極選擇線DSL的漏極選擇晶體管DST之間?？梢越?jīng)由多個字線WL1至WLn將各種電壓施加給多個存儲單元MC1至MCn的浮柵。存儲單元MC1至MCn中的每個可以使用用于儲存多比特數(shù)據(jù)的MLC來配置。在另一實施例中，存儲單元MC1至MCn中的每個可以使用用于儲存單比特數(shù)據(jù)的SLC來配置。多個單元串中的每個可以分別電耦接到多個位線BL1至BLm中的每個。存儲串可以以任何合適的位線結(jié)構(gòu)來布置，包括例如開放式位線結(jié)構(gòu)或折疊式位線結(jié)構(gòu)。存儲串可以布置在垂直層疊的多個存儲單元陣列中以形成三維結(jié)構(gòu)。

頁緩沖器220可以響應(yīng)于感測控制信號PB_SENSE而電耦接到位線BL。頁緩沖器220可以感測傳送給感測節(jié)點SO的位線BL的電壓。頁緩沖器220還可以儲存感測數(shù)據(jù)或暫時儲存要被編程至選中存儲單元中的數(shù)據(jù)。

根據(jù)圖2中所示的實施例的頁緩沖器220包括用于響應(yīng)于感測控制信號PB_SENSE而將位線BL與感測節(jié)點SO電耦接的耦接單元222。頁緩沖器220還包括預(yù)充電單元224和鎖存器單元226，預(yù)充電單元224用于響應(yīng)于預(yù)充電信號PRECH而將感測節(jié)點SO預(yù)充電至核心電壓VCORE，鎖存器單元226耦接到感測節(jié)點SO以暫時儲存要經(jīng)由位線BL而被編程至存儲單元中的數(shù)據(jù)或經(jīng)由位線BL而從存儲單元讀取的數(shù)據(jù)。

耦接單元222可以包括耦接在位線BL與感測節(jié)點SO之間的NMOS晶體管N1。NMOS晶體管N1在其柵極處接收感測控制信號PB_SENSE。預(yù)充電單元224可以包括PMOS晶體管P1，PMOS晶體管P1用于響應(yīng)于預(yù)充電信號PRECH來將感測節(jié)點SO預(yù)充電至預(yù)充電電壓(例如，核心電壓VCORE)。

感測控制信號發(fā)生單元240可以在編程操作或讀取操作期間產(chǎn)生不同類型的感測控制信號PB_SENSE。例如，在本發(fā)明的一個實施例中，感測控制信號發(fā)生單元240可以在讀取操作期間產(chǎn)生具有恒定值的感測控制信號PB_SENSE，而可以在編程操作期間產(chǎn)生以恒定斜率上升的感測控制信號PB_SENSE(即，具有斜坡信號的形式)。又例如，在編程操作期間，感測控制信號PB_SENSE可以具有以具有兩個不同斜率的一步法或具有三個不同斜率的兩步法上升的斜坡信號的形式。

雖然圖2示例出了耦接到單元串(或一個位線BL)的一個頁緩沖器PB和用于為單個頁緩沖器PB產(chǎn)生感測控制信號PB_SENSE的一個感測控制信號發(fā)生單元240，但是單個感測控制信號發(fā)生單元240可以控制多個位線BL1至BLm與多個頁緩沖器PB1至PBm之間的耦接。即，當(dāng)感測控制信號發(fā)生單元240使能感測控制信號PB_SENSE時，多個單元串和多個頁緩沖器PB1至PBm可以全部耦接。

在諸如NAND快閃存儲器的非易失性存儲器件中，通過施加編程電壓給選中字線來執(zhí)行編程操作。要被編程的選中存儲單元需要與不編程的未選中存儲單元進(jìn)行區(qū)分，因為多個存儲單元耦接到單個字線。為此，在編程操作期間，施加編程許可電壓給耦接到選中存儲單元的位線，以及施加編程禁止電壓給耦接到未選中存儲單元的位線。例如，編程許可電壓可以為地電壓VSS(即，0V的電壓)，而編程禁止電壓可以為正電壓(例如，核心電壓VCORE)。

耦接到位線BL的頁緩沖器PB的感測節(jié)點SO的感測電壓根據(jù)編程是否已經(jīng)被執(zhí)行來確定，以及感測控制節(jié)點PB_SO的總電容C_TOT通過感測電壓來確定。以供參考，當(dāng)用于多個位線BL1至BLm與多個頁緩沖器PB1至PBm之間的耦接的“m”個耦接單元222耦接到感測控制節(jié)點PB_SO時，感測控制節(jié)點PB_SO的總電容C_TOT通過耦接到多個位線BL1至BLm的多個頁緩沖器PB1至PBm的感測節(jié)點SO的感測電壓來實質(zhì)上確定。然而，為了方便描述，下面描述這樣的示例：感測控制節(jié)點PB_SO的總電容C_TOT通過耦接到單個位線BL的頁緩沖器PB的感測節(jié)點SO來確定。

根據(jù)圖3中所示的實施例，感測控制節(jié)點PB_SO的總電容C_TOT可以模擬成NMOS晶體管的柵極與柵極絕緣層之間的第一電容C_OX和該柵極與溝道之間的第二電容C_CH。第一電容C_OX與第二電容C_CH串聯(lián)耦接。

在這種情況下，當(dāng)耦接到特定字線WL的全部存儲單元MC1至MCn都要被編程時，編程許可電壓被施加給全部位線BL，從而頁緩沖器PB的感測節(jié)點SO的感測電壓變成地電壓VSS。相應(yīng)地，第二電容C_CH對感測控制節(jié)點PB_SO的總電容C_TOT無貢獻(xiàn)，而僅第一電容C_OX對其有貢獻(xiàn)，從而感測控制節(jié)點PB_SO的總電容C_TOT具有最大的電容。

與此相反，當(dāng)針對耦接到特定字線WL的全部存儲單元MC1至MCn的編程被禁止時，編程禁止電壓被施加給全部位線BL，從而頁緩沖器PB的感測節(jié)點SO的感測電壓變成核心電壓VCORE。相應(yīng)地，第一電容C_OX和第二電容C_CH二者都對感測控制節(jié)點PB_SO的總電容C_TOT有貢獻(xiàn)以具有最小的電容。當(dāng)感測控制節(jié)點PB_SO的總電容C_TOT最小時，流入感測控制節(jié)點PB_SO的電流增加，從而峰值電流流入感測控制節(jié)點PB_SO。此外，當(dāng)感測控制節(jié)點PB_SO的總電容C_TOT根據(jù)位線BL是否已經(jīng)被編程而改變時，在編程操作期間感測控制信號PB_SENSE的斜率改變。結(jié)果，因為頁緩沖器PB與位線BL之間的耦接不穩(wěn)定，所以可能出現(xiàn)誤動作。

在本發(fā)明的一個實施例中，感測控制信號發(fā)生單元240通過經(jīng)由包括單位增益緩沖器的源極跟隨器對對傾斜變化不敏感的電容器充電來將感測控制信號PB_SENSE產(chǎn)生為具有恒定斜率的斜坡信號。相應(yīng)地，盡管感測控制節(jié)點PB_SO的總電容C_TOT根據(jù)數(shù)據(jù)模式而改變，但感測控制信號PB_SENSE具有恒定的斜率。

下面參照圖4來詳細(xì)描述根據(jù)本發(fā)明的一個實施例的感測控制信號發(fā)生單元240。

圖4是根據(jù)本發(fā)明的一個實施例的圖2中所示的感測控制信號發(fā)生單元240的詳細(xì)電路圖。

根據(jù)圖4中所示的實施例，感測控制信號發(fā)生單元240可以包括編程感測控制信號發(fā)生單元410和讀取感測控制信號發(fā)生單元430。編程感測控制信號發(fā)生單元410與讀取感測控制信號發(fā)生單元430可以以互斥的方式來選擇。例如，編程感測控制信號發(fā)生單元410可以響應(yīng)于寫入信號WT而輸出感測控制信號PB_SENSE，而讀取感測控制信號發(fā)生單元430可以響應(yīng)于讀取信號RD而輸出感測控制信號PB_SENSE。

在編程操作期間，無論數(shù)據(jù)模式如何，編程感測控制信號發(fā)生單元410都可以將感測控制信號PB_SENSE產(chǎn)生為以恒定斜率上升的斜坡信號。在讀取操作期間，讀取感測控制信號發(fā)生單元430可以將感測控制信號PB_SENSE產(chǎn)生為水平信號。以供參考，在編程操作期間，當(dāng)編程禁止電壓(例如，2.1V的核心電壓VCORE)被施加給位線BL時，感測控制信號PB_SENSE需要被驅(qū)動至比編程禁止電壓高的高電壓PBPMP(例如，4.75V)以使耦接單元222完全導(dǎo)通。

讀取感測控制信號發(fā)生單元430可以包括用于接收第二參考電壓VREF2并將感測控制信號PB_SENSE輸出給感測控制節(jié)點PB_SO的感測控制信號驅(qū)動單元432。在讀取操作期間，第二參考電壓VREF2具有與位線預(yù)充電電壓相對應(yīng)的電壓。相應(yīng)地，感測控制信號PB_SENSE可以為水平信號。感測控制信號驅(qū)動單元432可以用包括單位增益緩沖器的源極跟隨器來實施，該單位增益緩沖器用于接收外部電源電壓VCCE作為驅(qū)動電壓。

編程感測控制信號發(fā)生單元410可以包括斜坡信號發(fā)生單元412、放電單元414和感測控制信號驅(qū)動單元416。斜坡信號發(fā)生單元412可以通過根據(jù)具有不同強度的偏壓對內(nèi)部電容充電來在斜坡節(jié)點RAMP_SO處產(chǎn)生斜坡信號VRAMP。放電單元414可以響應(yīng)于放電信號DCG而將斜坡節(jié)點RAMP_SO放電至地電壓VSS。感測控制信號驅(qū)動單元416可以通過驅(qū)動斜坡節(jié)點RAMP_SO同時將斜坡節(jié)點RAMP_SO與感測控制節(jié)點PB_SO分離來輸出斜坡信號VRAMP作為感測控制信號PB_SENSE。

更具體地，斜坡信號發(fā)生單元412可以包括電流源CS和電容器C1，電流源CS用于選擇具有不同強度的偏壓IBIAS1、IBIAS2和IBIAS3之一并提供選中的偏壓，電容器C1用于根據(jù)選中的偏壓來在斜坡節(jié)點RAMP_SO處產(chǎn)生斜坡信號VRAMP。

電流源CS可以包括并聯(lián)耦接在用于高電壓PBPMP的節(jié)點與斜坡節(jié)點RAMP_SO之間的第一偏置單元至第三偏置單元412A、412B和412C。

第一偏置單元412A可以包括串聯(lián)耦接在用于高電壓PBPMP的節(jié)點與斜坡節(jié)點RAMP_SO之間的第一晶體管T1和第二晶體管T2，并輸出第一偏壓IBIAS1。第一晶體管T1響應(yīng)于第一開關(guān)信號SW1來導(dǎo)通，而第二晶體管T2響應(yīng)于第一帶隙信號PBIAS1來導(dǎo)通。第二偏置單元412B可以包括串聯(lián)耦接在用于高電壓PBPMP的節(jié)點與斜坡節(jié)點RAMP_SO之間的第三晶體管T3和第四晶體管T4，并輸出第二偏壓IBIAS2。第三晶體管T3響應(yīng)于第二開關(guān)信號SW2來導(dǎo)通。第四晶體管T4響應(yīng)于第二帶隙信號PBIAS2來導(dǎo)通。第三偏置單元412C可以包括串聯(lián)耦接在用于高電壓PBPMP的節(jié)點與斜坡節(jié)點RAMP_SO之間的第五晶體管T5和第六晶體管T6，并輸出第三偏壓IBIAS3。第五晶體管T5響應(yīng)于第三開關(guān)信號SW3來導(dǎo)通。第六晶體管T6響應(yīng)于第三帶隙信號PBIAS3來導(dǎo)通。

第一開關(guān)信號SW1至第三開關(guān)信號SW3分別導(dǎo)通/關(guān)斷第一偏置單元412A至第三偏置單元412C，以及第一帶隙信號PBIAS1至第三帶隙信號PBIAS3控制偏壓IBIAS1、IBIAS2和IBIAS3的強度。

例如，第一帶隙信號PBIAS1可以具有最大的強度，而第三帶隙信號PBIAS3可以具有最小的強度。在一個實施例中，第一帶隙信號PBIAS1至第三帶隙信號PBIAS3可以具有相同的強度。第二晶體管T2、第四晶體管T4和第六晶體管T6可以按不同的尺寸來配置。在本發(fā)明的一個實施例中，第一帶隙信號PBIAS1至第三帶隙信號PBIAS3可以通過內(nèi)部帶隙電路(未示出)來產(chǎn)生，且可以具有經(jīng)補償?shù)腜VT變化。相應(yīng)地，根據(jù)一個實施例的半導(dǎo)體存儲器件可以降低根據(jù)電源電壓和溫度的變化而改變的峰值電流，因為其使用具有經(jīng)補償?shù)腜VT變化的帶隙信號來產(chǎn)生感測控制信號PB_SENSE。

電容器C1耦接至斜坡節(jié)點RAMP_SO和用于地電壓VSS的節(jié)點，并使用從電流源CS提供的偏壓來在斜坡節(jié)點RAMP_SO處產(chǎn)生斜坡信號VRAMP。在本發(fā)明的一個實施例中，電容器C1可以使用對傾斜變化不敏感的氧化物-氮化物-氧化物層(ONO)電容器來配置。相應(yīng)地，根據(jù)一個實施例的半導(dǎo)體存儲器件可以使傾斜變化最小，因為其通過對對傾斜變化不敏感的電容器C1充電來產(chǎn)生感測控制信號PB_SENSE。

放電單元414耦接到斜坡節(jié)點RAMP_SO和用于地電壓VSS的節(jié)點，以及在完成編程操作之后將斜坡信號VRAMP的斜坡節(jié)點RAMP_SO放電至地電壓VSS。在一個實施例中，放電單元414可以用耦接到斜坡節(jié)點RAMP_SO和用于地電壓VSS的節(jié)點的第七晶體管T7來實施，并經(jīng)由其柵極來接收放電信號DCG。

感測控制信號驅(qū)動單元416用包括單位增益緩沖器的源極跟隨器來實施，單位增益緩沖器被配置成接收高電壓PBPMP作為驅(qū)動電壓，從而驅(qū)動斜坡節(jié)點RAMP_SO，同時將斜坡節(jié)點RAMP_SO與感測控制節(jié)點PB_SO分離。

編程感測控制信號發(fā)生單元410還可以包括高電壓充電單元418。在特定時間區(qū)間期間感測控制信號PB_SENSE以恒定斜率上升之后的特定時間點(例如，圖5的t2)處，高電壓充電單元418將感測控制節(jié)點PB_SO驅(qū)動至高電壓PBPMP。當(dāng)感測控制信號PB_SENSE還未上升至足夠的電平時，高電壓充電單元418額外地驅(qū)動感測控制信號PB_SENSE的感測控制節(jié)點PB_SO。

高電壓充電單元418可以用第八晶體管T8來實施，第八晶體管T8耦接在用于高電壓PBPMP的節(jié)點與感測控制信號驅(qū)動單元416的輸出節(jié)點之間，且被配置成在特定時間點(圖5的t2)經(jīng)由其柵極接收被使能的高電壓使能信號HV_T2。

如上所述，編程感測控制信號發(fā)生單元410通過對對傾斜變化不敏感的電容器充電來在斜坡節(jié)點RAMP_SO處產(chǎn)生具有恒定斜率的斜坡信號VRAMP，使用包括單位增益緩沖器的源極跟隨器來驅(qū)動斜坡節(jié)點RAMP_SO同時將斜坡節(jié)點RAMP_SO與感測控制節(jié)點PB_SO分離，以及將斜坡信號VRAMP輸出作為感測控制信號PB_SENSE。因此，即使感測控制節(jié)點PB_SO的總電容C_TOT改變，也可以產(chǎn)生以恒定斜率上升的感測控制信號PB_SENSE。

圖5圖示了在編程操作期間通過圖4的編程感測控制信號發(fā)生單元410而產(chǎn)生的感測控制信號PB_SENSE和響應(yīng)于感測控制信號PB_SENSE而產(chǎn)生的峰值電流IPEAK。

根據(jù)圖4和圖5中所示的實施例，在第一時間點“t1”之前的初始時段期間，斜坡節(jié)點RAMP_SO用第一參考電壓VREF1來預(yù)充電。第一參考電壓VREF1可以具有比耦接至斜坡節(jié)點RAMP_SO的晶體管的閾值電壓稍高的電壓電平(例如，1V)以使該晶體管導(dǎo)通。在這種情況下，峰值電流IPEAK根據(jù)第一參考電壓VREF1來產(chǎn)生。

其后，在時間點“t1”處，第一開關(guān)信號SW1至第三開關(guān)信號SW3中的一個或更多個被使能。相應(yīng)地，電流源CS選擇具有不同強度的偏壓IBIAS1、IBIAS2和IBIAS3中的一個或更多個，并將選中的偏壓提供給斜坡節(jié)點RAMP_SO。電容器C1使用從電流源CS提供的偏壓來在斜坡節(jié)點RAMP_SO處產(chǎn)生斜坡信號VRAMP。在這種情況下，斜坡信號VRAMP以通過提供的偏壓而確定的斜率上升。感測控制信號驅(qū)動單元416通過驅(qū)動斜坡節(jié)點RAMP_SO同時將斜坡節(jié)點RAMP_SO與感測控制節(jié)點PB_SO分離來將斜坡信號VRAMP輸出作為感測控制信號PB_SENSE。

在這種情況下，編程感測控制信號發(fā)生單元410通過對對傾斜變化不敏感的電容器C1充電來在斜坡節(jié)點RAMP_SO處產(chǎn)生具有恒定斜率的斜坡信號VRAMP，并通過使用包括單位增益緩沖器的源極跟隨器來驅(qū)動斜坡節(jié)點RAMP_SO同時將斜坡節(jié)點RAMP_SO與感測控制節(jié)點PB_SO分離來輸出斜坡信號VRAMP作為感測控制信號PB_SENSE。因此，即使感測控制節(jié)點PB_SO的總電容C_TOT改變，也可以產(chǎn)生以恒定斜率上升的感測控制信號PB_SENSE。相應(yīng)地，可以使根據(jù)數(shù)據(jù)模式而改變的峰值電流IPEAK最小。

其后，在第二時間點“t2”處，當(dāng)高電壓使能信號HV_T2被使能時，高電壓充電單元418將感測控制節(jié)點PB_SO驅(qū)動至高電壓PBPMP的電平，使得當(dāng)感測控制信號PB_SENSE未上升至足夠電平時感測控制信號PB_SENSE被額外驅(qū)動。

其后，在時間點“t3”處，當(dāng)放電信號DCG被使能時，放電單元414響應(yīng)于放電信號DCG而將斜坡節(jié)點RAMP_SO放電至地電壓VSS。

圖6是圖示傳統(tǒng)感測控制信號的斜率與本發(fā)明的感測控制信號PB_SENSE的斜率之間根據(jù)感測控制節(jié)點PB_SO的總電容C_TOT的變化的比較的波形圖。以供參考，圖6僅示出了與圖5中的第一時間點“t1”至第二時間點“t2”的感測控制信號PB_SENSE相對應(yīng)的部分。

根據(jù)圖6中所示的實施例，當(dāng)感測控制節(jié)點PB_SO的總電容C_TOT為第一條件(即，36.2pF)時以及當(dāng)感測控制節(jié)點PB_SO的總電容C_TOT為第二條件(即，36.2+17pF)時，根據(jù)現(xiàn)有技術(shù)而產(chǎn)生的感測控制信號PB_SENSE以不同的斜率來產(chǎn)生。

與此相反的是，即使感測控制節(jié)點PB_SO的總電容C_TOT從第一條件變成第二條件，根據(jù)本發(fā)明而產(chǎn)生的感測控制信號PB_SENSE也可以以相同的斜率來產(chǎn)生。

如上所述，即使感測控制節(jié)點PB_SO的總電容C_TOT根據(jù)數(shù)據(jù)模式而改變，根據(jù)本發(fā)明的一個實施例的感測控制信號發(fā)生單元240也可以產(chǎn)生以恒定斜率上升的感測控制信號PB_SENSE(即，具有恒定上升時間的感測控制信號PB_SENSE)。

圖7是根據(jù)本發(fā)明的另一實施例的圖2的感測控制信號發(fā)生單元240的詳細(xì)電路圖。

根據(jù)圖7中所示的實施例，感測控制信號發(fā)生單元240可以包括動態(tài)偏置單元710、第一選擇單元730、第二選擇單元750和感測控制信號驅(qū)動單元770。

動態(tài)偏置單元710可以通過用具有不同強度的偏壓IBIAS1、IBIAS2和IBIAS3之一對內(nèi)部電容器充電來經(jīng)由斜坡節(jié)點RAMP_SO產(chǎn)生斜坡信號VRAMP。第一選擇單元730可以響應(yīng)于讀取/寫入信號WT/RD而選擇第二參考電壓VREF2或由動態(tài)偏置單元710產(chǎn)生的斜坡信號VRAMP，并將選中的信號作為驅(qū)動輸入信號IN輸出給驅(qū)動輸入節(jié)點IN_SO。第二選擇單元750可以響應(yīng)于讀取/寫入信號WT/RD而選擇外部電源電壓VCCE或具有比電源電壓VCCE高的電平的高電壓PBPMP，并將選中的信號作為操作電壓輸出給感測控制信號驅(qū)動單元770。感測控制信號驅(qū)動單元770可以通過驅(qū)動驅(qū)動輸入節(jié)點IN_SO同時將驅(qū)動輸入節(jié)點IN_SO與感測控制節(jié)點PB_SO分離來輸出驅(qū)動輸入信號IN作為感測控制信號PB_SENSE。

感測控制信號發(fā)生單元240還可以包括放電單元720和高電壓充電單元790，放電單元720用于響應(yīng)于放電信號DCG而將斜坡節(jié)點RAMP_SO放電至地電壓VSS，高電壓充電單元790用于在特定時間區(qū)間期間感測控制信號PB_SENSE以恒定斜率上升之后將感測控制節(jié)點PB_SO驅(qū)動至高電壓PBPMP，使得當(dāng)感測控制信號PB_SENSE還未上升至足夠電平時感測控制信號PB_SENSE被額外驅(qū)動。

以供參考，圖7的動態(tài)偏置單元710對應(yīng)于圖4的斜坡信號發(fā)生單元412，圖7的放電單元720對應(yīng)于圖4的放電單元414，而圖7的高電壓充電單元790對應(yīng)于圖4的高電壓充電單元418。此外，圖7的感測控制信號發(fā)生單元240與圖4的感測控制信號發(fā)生單元240的不同在于：圖2中的編程感測控制信號發(fā)生單元410的感測控制信號驅(qū)動單元416和讀取感測控制信號發(fā)生單元430的感測控制信號驅(qū)動單元432在圖7中被配置成共享單個源極跟隨器。省略對相同的其余元件的描述。

下面描述圖7的感測控制信號發(fā)生單元240的操作。

在編程操作期間，第一選擇單元730選擇由動態(tài)偏置單元710輸出的斜坡信號VRAMP，并將斜坡信號VRAMP作為驅(qū)動輸入信號IN輸出給驅(qū)動輸入節(jié)點IN_SO。第二選擇單元750選擇高電壓PBPMP，并供應(yīng)高電壓PBPMP作為感測控制信號驅(qū)動單元770的工作電壓。相應(yīng)地，如上參照圖6所描述的，無論數(shù)據(jù)模式如何，感測控制信號發(fā)生單元240都可以將感測控制信號PB_SENSE產(chǎn)生作為以特定斜率上升的斜坡信號。

其后，在讀取操作期間，第一選擇單元730選擇第二參考電壓VREF2，并將第二參考電壓VREF2作為驅(qū)動輸入信號IN輸出給驅(qū)動輸入節(jié)點IN_SO。第二選擇單元750選擇外部電源電壓VCCE，并供應(yīng)外部電源電壓VCCE作為感測控制信號驅(qū)動單元770的工作電壓。相應(yīng)地，在讀取操作期間，感測控制信號發(fā)生單元240可以將感測控制信號PB_SENSE產(chǎn)生為水平信號。

如上所述，根據(jù)本發(fā)明的實施例，在產(chǎn)生用來控制頁緩沖器與位線之間的耦接的感測控制信號PB_SENSE時，半導(dǎo)體存儲器件可以在讀取操作期間將感測控制信號PB_SENSE產(chǎn)生為水平信號；以及可以在編程操作期間將感測控制信號PB_SENSE產(chǎn)生為具有恒定斜率的斜坡信號。

具體地，當(dāng)在編程操作期間產(chǎn)生感測控制信號PB_SENSE時，半導(dǎo)體存儲器件通過對對傾斜變化不敏感的電容器充電來產(chǎn)生具有恒定斜率的斜坡信號，以及通過使用具有單位增益緩沖器的源極跟隨器來驅(qū)動斜坡節(jié)點同時將斜坡節(jié)點與感測控制節(jié)點分離而產(chǎn)生斜坡信號作為感測控制信號PB_SENSE。因此，即使感測控制節(jié)點的總電容C_TOT根據(jù)數(shù)據(jù)模式而改變，也可以產(chǎn)生以恒定斜率上升的感測控制信號PB_SENSE。結(jié)果，根據(jù)一個實施例的半導(dǎo)體存儲器件具有這樣的優(yōu)點：其可以降低根據(jù)數(shù)據(jù)模式的峰值電流變化。

此外，根據(jù)實施例的半導(dǎo)體存儲器件具有這樣的優(yōu)點：其可以降低根據(jù)電源電壓和溫度的改變的峰值電流變化，因為其使用具有經(jīng)補償?shù)腜VT變化的帶隙信號來產(chǎn)生感測控制信號。

圖8是圖示包括圖1中所示的半導(dǎo)體存儲器件100的存儲系統(tǒng)的框圖。

根據(jù)圖8中所示的實施例，根據(jù)一個實施例的存儲系統(tǒng)1000可以包括半導(dǎo)體存儲器件100和控制器1100。

由于半導(dǎo)體存儲器件100如參照圖1所描述那樣來配置和制造，因此將省略對其的詳細(xì)描述。

控制器1100可以連接至主機和半導(dǎo)體存儲器件100，且可以適用于響應(yīng)于來自主機的請求而訪問半導(dǎo)體存儲器件100。例如，控制器1100可以適用于控制半導(dǎo)體存儲器件100的讀取操作、寫入操作、擦除操作和后臺操作。控制器1100可以適用于執(zhí)行半導(dǎo)體存儲器件100與主機之間的交互。控制器1100可以適用于操作用來控制半導(dǎo)體存儲器件100的固件。

控制器1100可以包括隨機存取存儲器(RAM)1110、中央處理單元(CPU)1120、主機接口1130、存儲器接口1140和錯誤校正碼(ECC)模塊1150。RAM 1110可以用作CPU 1120的工作存儲器、存儲器件1200與主機之間的高速緩沖存儲器以及存儲器件1200與主機之間的緩沖存儲器。CPU 1120可以控制控制器1100的總體操作?？刂破?100可以在讀取操作期間暫時儲存從主機提供的程序數(shù)據(jù)。

主機接口1130可以包括用于主機與控制器1100之間的數(shù)據(jù)交換的協(xié)議。例如，控制器1100可以經(jīng)由諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組件互連(PCI)協(xié)議、PCI快速(PCI-E)協(xié)議、高級技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計算機小接口(SCSI)協(xié)議、增強型小盤接口(ESDI)協(xié)議、集成驅(qū)動電子(IDE)協(xié)議和私人協(xié)議的各種接口協(xié)議中的至少一種來與主機通信。

存儲器接口1140可以適用于執(zhí)行與半導(dǎo)體存儲器件100的交互。例如，存儲器接口1140可以包括NAND閃存接口或NOR閃存接口。

ECC模塊1150可以適用于使用錯誤校正碼來檢測和校正從半導(dǎo)體存儲器件100讀取的數(shù)據(jù)中的錯誤。CPU 1120可以根據(jù)ECC模塊1150的錯誤檢測結(jié)果來控制讀取電壓，以及控制半導(dǎo)體存儲器件100來執(zhí)行重新讀取操作。根據(jù)一個實施例，ECC模塊可以被設(shè)置為控制器1100的組件。

控制器1100和半導(dǎo)體存儲器件100可以集成在一個半導(dǎo)體器件中。根據(jù)一個實施例，控制器1100和半導(dǎo)體存儲器件100可以集成在單個半導(dǎo)體器件中以形成存儲卡，諸如個人計算機存儲卡國際協(xié)會(PCMCIA)、緊湊型閃存卡(CF)、智能媒體卡(SMC)、記憶棒、多媒體卡(MMC)、縮小尺寸MMC(RS-MMC)、微型MMC、安全數(shù)字(SD)卡、迷你SD、微型SD、SDHC和通用快閃儲存設(shè)備(UFS)等。

控制器1100和半導(dǎo)體存儲器件100可以集成在一個半導(dǎo)體器件中以形成半導(dǎo)體驅(qū)動器，諸如固態(tài)驅(qū)動器(SSD)。半導(dǎo)體驅(qū)動器(SSD)可以包括被配置成將數(shù)據(jù)儲存在半導(dǎo)體存儲器中的儲存器件。當(dāng)存儲系統(tǒng)1000被用作半導(dǎo)體驅(qū)動器(SSD)時，可以大幅提升耦接到存儲系統(tǒng)1000的主機的工作速度。

在另一示例中，存儲系統(tǒng)1000可以用作諸如計算機、超移動PC(UMPC)、工作站、上網(wǎng)本、個人數(shù)字助手(PDA)、便攜式計算機、網(wǎng)絡(luò)平板、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機、導(dǎo)航儀、黑匣子、數(shù)字相機、三維(3D)電視、數(shù)字錄音機、數(shù)字音頻播放器、數(shù)字圖片記錄儀、數(shù)字圖片播放器、數(shù)字錄像機、數(shù)字視頻播放器、用于在無線環(huán)境中收發(fā)信息的設(shè)備、用于家庭網(wǎng)絡(luò)的各種電子設(shè)備之一、用于計算機網(wǎng)絡(luò)的各種電子設(shè)備之一、用于遠(yuǎn)程信息處理網(wǎng)絡(luò)的各種電子設(shè)備之一、RFID設(shè)備和/或用于計算系統(tǒng)的各種設(shè)備之一等的電子設(shè)備的各種組件之一。

在示例性實施例中，半導(dǎo)體存儲器件100或存儲系統(tǒng)1000可以以各種方式來封裝。例如，在一些實施例中，半導(dǎo)體存儲器件100或存儲系統(tǒng)1000可以使用各種方法來封裝，諸如層疊封裝(PoP)、球柵陣列(BGA)、芯片級封裝(CSP)、塑料引線芯片載體(PLCC)、塑料雙列直插封裝(PDIP)、華夫包式裸片、晶片形式裸片、板上芯片(COB)、陶瓷雙列直插封裝(CERDIP)、塑料度量四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、薄型四方扁平封裝(TQFP)、系統(tǒng)級封裝(SIP)、多芯片封裝(MCP)、晶片級制造封裝(WFP)和/或晶片級處理層疊封裝(WSP)等。

圖9是圖示圖8中所示的存儲系統(tǒng)1000的應(yīng)用示例2000的框圖。

根據(jù)圖9中所示的實施例，存儲系統(tǒng)2000可以包括半導(dǎo)體存儲器件2100和控制器2200。半導(dǎo)體存儲器件2100可以包括多個半導(dǎo)體存儲芯片。半導(dǎo)體存儲芯片可以分成多個組。

在圖9中，半導(dǎo)體存儲芯片中的多個組分別經(jīng)由第一通道CH1至第k通道CHk與控制器2200通信。每個存儲芯片可以以與以上參照圖1所描述的半導(dǎo)體存儲器件100基本上相同的方式來配置和操作。

半導(dǎo)體存儲芯片中的每個組可以經(jīng)由單個公共通道與控制器2200通信?？刂破?200可以以與以上參照圖8而描述的控制器1100基本上相同的方式來配置，且可以控制半導(dǎo)體存儲器件2100的多個存儲芯片。

圖10是圖示根據(jù)本發(fā)明的一個實施例的包括圖9中所示的存儲系統(tǒng)的計算系統(tǒng)的框圖。

根據(jù)圖10中所示的實施例，計算系統(tǒng)3000可以包括中央處理單元3100、隨機存取存儲器(RAM)3200、用戶接口3300、電源3400、系統(tǒng)總線3500和存儲系統(tǒng)2000。

存儲系統(tǒng)2000可以經(jīng)由系統(tǒng)總線3500電連接至中央處理單元3100、RAM 3200、用戶接口3300和電源3400。經(jīng)由用戶接口3300提供的數(shù)據(jù)或由中央處理單元3100處理的數(shù)據(jù)可以儲存在存儲系統(tǒng)2000中。

在圖10中，半導(dǎo)體存儲器件2100可以經(jīng)由控制器2200耦接到系統(tǒng)總線3500。然而，半導(dǎo)體存儲器件2100可以直接耦接到系統(tǒng)總線3500?？刂破?200的功能可以通過中央處理單元3100和RAM 3200來執(zhí)行。

圖10圖示了以上參照圖9所描述的存儲系統(tǒng)2000。然而，存儲系統(tǒng)2000可以用以上參照圖8所描述的存儲系統(tǒng)1000來取代。在示例性實施例中，計算系統(tǒng)3000可以包括以上分別參照圖8和圖9所描述的兩個存儲系統(tǒng)1000和2000。

雖然已經(jīng)出于說明的目的而描述了各種實施例，但是對于相關(guān)領(lǐng)域技術(shù)人員而言將明顯的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和/或范圍的情況下，可以作出各種改變和修改。

例如，在前面提及的實施例中示出的邏輯門和晶體管的位置和類型可以根據(jù)輸入信號的極性來不同地實施。

此外，在一些情況下，對于相關(guān)領(lǐng)域技術(shù)人員將明顯的是，除非另外具體指出，否則關(guān)于特定實施例而描述的元件可以單獨使用或與其他實施例結(jié)合來使用。