多層式印刷電路板的制作方法
【專利摘要】本發(fā)明提供一種能夠改善阻抗特性的多層式印刷電路板，其具有多個層并且包括：芯片，其安裝于所述印刷電路板的頂層上；并且還至少包括連接至電源的導體及接地的導體，以作為印刷于各個所述層上的導體，其中，在所述頂層上的所述芯片的下部區(qū)域上設(shè)置有電源平面，所述電源平面是連接至所述電源的所述導體且未被圖案化。
【專利說明】多層式印刷電路板
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種多層式印刷電路板，且更具體地涉及一種能夠改善阻抗特性的多層式印刷電路。
【背景技術(shù)】
[0002]近來，與例如雙倍數(shù)據(jù)速率(Double Data Rate ;DDR)、DDR2、mDDR及DDR3等標準
兼容并且能夠以高速讀取/寫入數(shù)據(jù)的存儲器被安裝在越來越多的電子裝置上。此種存儲器被布置于電子裝置中的具有多個層的多層式印刷電路板上。多層式印刷電路板包括像威化餅一樣堆疊的絕緣體與圖案，其中，各組件以較高的密度安裝，并且隨著電路連接變得更復雜，為了容納那些可能無法僅在電路板的兩個面上被充分容納的電路布線而增加層數(shù)。在四層式印刷電路板的情形中，兩個內(nèi)層常常用作電源層及接地層，且信號線常常設(shè)置于兩個表面層(外層)上，從而可對信號的阻抗進行控制。
[0003]多層式印刷電路板設(shè)置有例如電源層及接地層等層，所述電源層上設(shè)置有電源圖案(即連接至電源的圖案)，所述接地層上設(shè)置有接地圖案(即接地的圖案)。在四層式印刷電路板中，例如一個電源層及一個或兩個接地層被設(shè)置成多層式印刷電路板的內(nèi)層。
[0004]具體而言，當作為印刷電路板的四層式通孔板(through-hole board)或積層板(build-up board)中設(shè)置有一個電源層及兩個接地層時，設(shè)置于印刷電路板的表面上的LI層以及鄰近且位于LI層下方的L2層是接地層。鄰近且位于L2層下方的L3層是電源層，而鄰近且位于L3層下方的L4層是焊球?qū)印?br> [0005]近來，多層式印刷電路板中形成有一個以上電源平面，且位于多層式印刷電路板的內(nèi)層上的電源平面及接地平面常常被隔開。
[0006]此外，提出一種通過在最佳位置處設(shè)置電感圖案來減少輻射噪聲的發(fā)生的技術(shù)(例如參見專利文獻I JP9-326451A)。
[0007]然而，對于多層式印刷電路板而言，難以防止阻抗增大。當多層式印刷電路板用于DDR2存儲器等時，印刷電路板中阻抗的增大是使同步開關(guān)輸出噪聲(simultaneousswitching output noise ;SS0)抖動(由同步開關(guān)噪聲引起的抖動)、時鐘抖動、電源與地面之間的噪聲等等惡化的因素。
[0008]此外，隨著數(shù)據(jù)傳送速率變高，抑制信號抖動以使多層式印刷電路板與例如DDR等標準兼容變得日益困難，因此需要改善多層式印刷電路板的阻抗特性。
[0009]對于相關(guān)技術(shù)的多層式印刷電路板，在四層式基板封裝的情形中，LI層的電源焊盤附近具有作為GND平面(實心)的布線，且僅一個內(nèi)層用于電源，此使得難以改善阻抗特性。此外，由于焊盤被布置成使得至GND的引線接合(wire bonding)優(yōu)先于至電源的引線接合而變得最短，因此尤其難以改善電源的阻抗特性。

【發(fā)明內(nèi)容】

[0010][技術(shù)問題][0011]本發(fā)明是考慮到上述情況而公開的，并能夠改善多層式印刷電路板的阻抗特性。
[0012][解決問題的方法]
[0013]本發(fā)明的一方面是提供一種多層式印刷電路板，其具有多個層并且包括:芯片，其安裝于所述印刷電路板的頂層上；并且還至少包括連接至電源的導體及接地的導體，以作為印刷于各個所述層上的導體，其中，在所述頂層上的所述芯片的下部區(qū)域上設(shè)置有電源平面，所述電源平面是連接至所述電源的所述導體且未被圖案化。
[0014]在設(shè)置于所述頂層上并且引線接合至所述芯片上的焊盤的二級焊盤中，與連接至所述電源的焊盤進行引線接合的第一二級焊盤被設(shè)置成比與接地焊盤進行引線接合的第二二級焊盤更靠近所述芯片的邊緣。
[0015]所述多層式印刷電路板的與所述頂層相對的底層上設(shè)置有多個焊球，并且當利用二維坐標來表達在具有相同的矩形形狀的所述多層式印刷電路板的所述各個層的正面上的位置時，所述位置與所述頂層上的所述第一二級焊盤的位置相對應，所述底層上的所述焊球被設(shè)置于與所述第一二級焊盤在所述頂層上所設(shè)置的位置基本上相同的坐標位置處。
[0016]在設(shè)置于所述頂層上并且引線接合至所述芯片上的焊盤的二級焊盤中，與連接至相等電壓的電源的焊盤進行引線接合的多個二級焊盤被設(shè)置成相互靠近，以作為一組二級焊盤，并且所述一組二級焊盤通過一個過孔而連接至另一層。
[0017]在所述頂層上所安裝的所述芯片上，連接至所述電源的焊盤被設(shè)置于所述芯片的最外側(cè)部處且平行于所述芯片的邊緣。
[0018]設(shè)置于所述芯片的所述最外側(cè)部處的所述焊盤包括接地的焊盤，且所述接地的焊盤的兩側(cè)的相鄰焊盤是連接至所述電源的焊盤。
[0019]根據(jù)本發(fā)明的一方面，一種具有多個層的印刷電路板在其頂層上安裝有芯片，至少包括連接至電源的導體及接地的導體以作為被印刷于各個層上的導體，且在所述頂層上的所述芯片的下部區(qū)域上設(shè)置有電源平面，所述電源平面是連接至所述電源的所述導體且未被圖案化。
[0020][本發(fā)明的有利效果]
[0021]根據(jù)本發(fā)明的一方面，可改善多層式印刷電路板的阻抗特性。
【專利附圖】

【附圖說明】
[0022]圖1是用于解釋應用本發(fā)明的封裝基板的示例性結(jié)構(gòu)的示意圖；
[0023]圖2是圖示相關(guān)技術(shù)的多層式印刷電路板的LI層的布線圖案示例的視圖；
[0024]圖3是圖示本發(fā)明的多層式印刷電路板的LI層的布線圖案示例的視圖；
[0025]圖4是圖3所示芯片下部區(qū)域的右上部分的放大圖；
[0026]圖5是圖示本發(fā)明的多層式印刷電路板的L2層的布線圖案示例的視圖；
[0027]圖6是圖示本發(fā)明的多層式印刷電路板的L3層的布線圖案示例的視圖；
[0028]圖7是圖示本發(fā)明的多層式印刷電路板的L4層的布線圖案示例的視圖；
[0029]圖8是圖示本發(fā)明的多層式印刷電路板中芯片上的焊盤及LI層上的二級焊盤的示例性設(shè)置的示意圖；
[0030]圖9是圖示本發(fā)明的多層式印刷電路板中芯片上的焊盤及LI層上的二級焊盤的另一示例性設(shè)置的示意圖；[0031]圖10是用于解釋焊球在L4層的背面上的設(shè)置的圖；
[0032]圖11是圖示本發(fā)明的封裝基板中DDR電源與GND各自的電感值及電容值的表；
[0033]圖12是圖示本發(fā)明的封裝基板的回路阻抗的測量結(jié)果的曲線圖；
[0034]圖13是用作DDR存儲器的LSI的封裝基板的電路圖；以及
[0035]圖14A及圖14B是圖示利用圖13所示電路而獲得的DDR輸入端的眼圖(eyepattern)的曲線圖。
【具體實施方式】
[0036]以下將參照附圖闡述本文所公開的本發(fā)明的實施例。
[0037]圖1是用于解釋應用本發(fā)明的封裝基板的示例性結(jié)構(gòu)的剖視圖。圖1所示的封裝基板10例如用于DDR (雙倍數(shù)據(jù)速率)2、mDDR或DDR3存儲器。
[0038]圖1所示的封裝基板10包括:中介結(jié)構(gòu)(interposer) 21，其為多層式印刷電路板；芯片22，其安裝于中介結(jié)構(gòu)21上；以及樹脂32，其填充于芯片22周圍。
[0039]芯片22的正面(圖中的上表面)上設(shè)置有多個焊盤,且中介結(jié)構(gòu)21的正面(圖中的上表面)上也設(shè)置有多個焊盤(稱為二級焊盤)。芯片22上的焊盤與中介結(jié)構(gòu)21上的二級焊盤利用引線接合而連接。在圖1所示的示例中，芯片22上的焊盤與中介結(jié)構(gòu)21上的二級焊盤由引線31連接。盡管圖1的示例中僅例示出兩條引線31，然而實際上存在大量的引線。
[0040]此外，中介結(jié)構(gòu)21在其背面(圖中的下表面)上具有多個焊球41。例如，封裝基板10經(jīng)由焊球41而電連接至設(shè)置于封裝基板10下方的母板等。
[0041]如上所述，中介結(jié)構(gòu)21是多層式印刷電路板。具體而言，中介結(jié)構(gòu)21包括多個層，例如從頂部開始依次包括LI層、L2層、L3層及L4層四個層。LI?L4層中的每一層上均印刷有特定的布線圖案，且各層之間設(shè)置有由絕緣體制成的絕緣層。
[0042]多層式印刷電路板包括像威化餅一樣堆疊的絕緣體與圖案，其中，各部件以較高的密度安裝，且隨著電路連接變得更復雜，為了容納僅在電路板的兩個面上無法被充分容納的電路布線而增加層數(shù)。在四層式印刷電路板的情形中，兩個內(nèi)層常常用作電源層及接地層，且信號線常常被設(shè)置于兩個表面層(外層)上，從而可對信號的阻抗進行控制。
[0043]多層式印刷電路板設(shè)置有例如電源層及接地層等層，所述電源層上設(shè)置有電源圖案(即連接至電源的圖案)，所述接地層上設(shè)置有接地圖案(即接地的圖案)。在四層式印刷電路板中，例如一個電源層及一個或兩個接地層被設(shè)置成多層式印刷電路板的內(nèi)層。
[0044]在相關(guān)技術(shù)中，當作為印刷電路板的四層式通孔板或積層板中設(shè)置有一個電源層及兩個接地層時，印刷電路板的LI層及L2層是接地層，其L3層是電源層，且其L4層是焊球?qū)印?br> [0045]圖2是圖示相關(guān)技術(shù)的多層式印刷電路板的LI層的布線圖案示例的視圖。如圖2所示，在LI層的布線圖案100中位于芯片22下方的區(qū)域(稱為芯片下部區(qū)域)110是接地(GND)平面。
[0046]平面是印刷于多層式印刷電路板上的導體膜，但是未被圖案化的導體膜，且平面是指具有預定值以上的大面積的實心區(qū)域。對于相關(guān)技術(shù)的多層式印刷電路板而言，難以防止電源阻抗增大。當多層式印刷電路板用于DDR2存儲器等時，印刷電路板中阻抗的增大是使同步開關(guān)輸出噪聲(SSO)抖動(由同步開關(guān)噪聲引起)、時鐘抖動、電源與地面之間的噪聲等等惡化的因素。
[0047]此外，隨著數(shù)據(jù)傳送速率變高，抑制信號抖動以使多層式印刷電路板與例如DDR等標準兼容變得日益困難，因此需要改善多層式印刷電路板的電源阻抗特性。
[0048]然而，在相關(guān)技術(shù)的多層式印刷電路中，如圖1所示那樣，LI層的芯片下部區(qū)域是GND平面，且電源層僅為L3層，此使得難以改善焊球與芯片22上的焊盤之間的電源布線的阻抗特性。
[0049]具體而言，由于電源平面的總面積小于GND平面的總面積，因此焊球與芯片22上的焊盤之間的電源布線的阻抗高。
[0050]此外，在相關(guān)技術(shù)的多層式印刷電路板中，由于焊盤被布置成使得到達GND的引線接合優(yōu)先于到達電源的引線接合而變得最短，因此焊球與芯片22上的焊盤之間的布線長，此仍使得難以改善電源阻抗特性。因此，本發(fā)明能夠改善多層式印刷電路板中的電源布線的阻抗特性。
[0051]圖3是圖示應用本發(fā)明的多層式印刷電路板的LI層的布線圖案示例的視圖。
[0052]如圖3所示，LI層的布線圖案200中的芯片下部區(qū)域210包括GND平面210a及電源平面210b。因此，與相關(guān)技術(shù)的多層式印刷電路板的LI層上的布線圖案不同，電源平面被包括于芯片下部區(qū)域中。
[0053]應注意，平面(例如電源平面及GND平面)是印刷于多層式印刷電路板上的導體膜，但是未被圖案化的導體膜，且平面是指具有預定值以上的大面積的所謂實心區(qū)域。
[0054]盡管下文中將進行詳細闡述，然而多層式印刷電路板存在三種類型的電源，它們是DDR電源(VDDQPVDD)、內(nèi)核電源(VDD_C0RE)及其他電源。電源平面210b是DDR電源。
[0055]此能使DDR電源平面的總面積更大，從而使得可將焊球與芯片22上的焊盤之間的電源布線的阻抗抑制為低。
[0056]圖4是圖3所示芯片下部區(qū)域210的右上部分的放大圖。盡管圖4中未示出，然而電源平面與GND平面的每一個上均設(shè)置有芯片。接著，通過芯片上的焊盤與中介結(jié)構(gòu)21的正面(即LI層)之間的引線接合來設(shè)置電源布線、GND布線、信號線布線等。如圖4所示，在應用本發(fā)明的多層式印刷電路板中，電源引線212短于GND引線213。在下文中將詳細闡述應用本發(fā)明的多層式印刷電路板中焊盤與焊球的布線及相對位置。
[0057]圖5是圖示應用本發(fā)明的多層式印刷電路板的L2層的布線圖案示例的視圖。應用本發(fā)明的多層式印刷電路板的L2層是接地層。
[0058]如圖5所示，L2層的布線圖案220是GND平面。
[0059]圖6是圖示應用本發(fā)明的多層式印刷電路板的L3層的布線圖案示例的視圖。應用本發(fā)明的多層式印刷電路板的L3層是電源層。
[0060]就根據(jù)本發(fā)明的DDR電源而言，由于LI層及L3層中存在電源平面，因此可通過將所述電源平面與L2層的GND平面耦合來減小阻抗。
[0061]如圖6所示，L3層的布線圖案230包括三種類型的電源平面。具體而言，布線圖案230包括其他電源平面230a、DDR電源平面230b及內(nèi)核電源平面230c。其他電源、DDR電源及內(nèi)核電源具有不同的電壓。
[0062]圖7是圖示應用本發(fā)明的多層式印刷電路板的L4層的布線圖案示例的視圖。應用本發(fā)明的多層式印刷電路板的L4層是焊球?qū)樱冶匾獣r將在L4層的布線圖案240上設(shè)置焊球。
[0063]接下來，將詳細闡述本發(fā)明的多層式印刷電路板中焊盤與焊球的布線及相對位置。
[0064]圖8是圖示本發(fā)明的多層式印刷電路板中芯片上的焊盤與LI層上的二級焊盤的示例性設(shè)置的示意圖。
[0065]在圖8中，焊盤311-1、311-2、311-3、311_4、…是芯片上的用作電源焊盤的焊盤。此外，焊盤312-1、312-2、312-3、312-4、…是芯片上的用作信號線焊盤的焊盤。應注意，當焊盤311-1、311-2、311-3、311-4、…無需單獨區(qū)分時，這些焊盤將統(tǒng)稱為焊盤311。相似地，當焊盤312-1、312-2、312-3、312-4、…無需單獨區(qū)別時，這些焊盤將統(tǒng)稱為焊盤312。
[0066]此外，二級焊盤321-1、321-2、321-3、322-1、…、323-1、…、324-1、…、325-1、…及325-8是LI層上的用作電源二級焊盤的二級焊盤。應注意，當所述焊盤無需單獨區(qū)分時,這些焊盤將統(tǒng)稱為二級焊盤321、二級焊盤322、二級焊盤323、二級焊盤324或二級焊盤325。
[0067]如圖8所示，芯片上的用于電源的焊盤311被設(shè)置于用于信號線的焊盤312的外偵儀靠近矩形芯片的外周邊)。具體而言，用于電源的焊盤311被設(shè)置于芯片的邊緣處，以使得在用于電源的焊盤311與LI層上的二級焊盤之間進行引線接合的引線的長度盡可能地短。因此，電源焊盤311以相對于LI層非常短的距離設(shè)置于芯片的邊緣附近。結(jié)果，可將電源布線的阻抗抑制為低。
[0068]此外，在圖8中，二級焊盤321用作VDDQPVDD (DDR電源)的二級焊盤，且二級焊盤322用作VDD_C0RE (內(nèi)核電源)的二級焊盤。此外，二級焊盤323用作VDDQPVDD (DDR電源)的二級焊盤，且二級焊盤324用作VDD_C0RE (內(nèi)核電源)的二級焊盤。
[0069]在本發(fā)明中，DDR電源的二級焊盤及內(nèi)核電源的二級焊盤設(shè)置于圖中的右側(cè)。具體而言，電源的二級焊盤在LI層上被設(shè)置于靠近芯片邊緣的位置處。
[0070]三個二級焊盤321通過一個過孔而一起連接至另一層。兩個二級焊盤322通過一個過孔而一起連接至另一層。此外，兩個二級焊盤323通過一個過孔而一起連接至另一層。兩個二級焊盤324通過一個過孔而一起連接至另一層。
[0071]因此，在應用本發(fā)明的多層式印刷電路板中，用于同一類型電源的二級焊盤被盡可能地設(shè)置在一起。因此，用于同一類型電源的二級焊盤被盡可能地設(shè)置成彼此相鄰，以使多個二級焊盤能夠通過一個過孔而連接在一起。
[0072]此可減少設(shè)置于電源平面中的過孔總數(shù)，并防止電源平面的總面積因過孔而減小。結(jié)果，仍可將電源布線的阻抗抑制為低。
[0073]圖9是圖示其中GND焊盤類似于電源焊盤被設(shè)置于芯片的外側(cè)上的示例性設(shè)置的示意圖。
[0074]在圖9所示的示例中，焊盤311-1是用于電源的焊盤，焊盤311-2是用于GND的焊盤，焊盤311-3是用于電源的焊盤，且焊盤311-4是用于GND的焊盤。此外，在圖9中，二級焊盤325-1~325-3是用于GND的二級焊盤，二級焊盤325-4是用于電源的二級焊盤，且二級焊盤325-5是用于GND的二級焊盤。此外，二級焊盤325-6是用于電源的二級焊盤，且二級焊盤325-7及325-8是用于GND的二級焊盤。[0075]接著，例如，二級焊盤325-1~325-3通過一個過孔而一起連接至另一層，且二級焊盤325-7及325-8通過一個過孔而一起連接至另一層。
[0076]因此，在應用本發(fā)明的多層式印刷電路板中，用于GND的二級焊盤被盡可能地設(shè)置于一起。因此，用于GND的二級焊盤被盡可能地設(shè)置成彼此相鄰，以使多個二級焊盤能夠通過一個過孔而連接在一起。[0077]此可減小設(shè)置于電源平面或GND平面中的過孔總數(shù)，并防止電源平面或GND平面的總面積因過孔而減小。結(jié)果，仍可將電源或GND布線的阻抗抑制為低。
[0078]此外，例如當使用通孔板作為多層式印刷電路板時，過孔的設(shè)置受到嚴格限制。因此，可通過將設(shè)置于電源平面中的過孔總數(shù)盡可能地減小來增大電路設(shè)計的靈活性。此外，在多層式印刷電路板的結(jié)構(gòu)中，可更容易地采用低成本的通孔板來取代高成本的積層板。因此,根據(jù)本發(fā)明也可降低多層式印刷電路板的成本。
[0079]此外，用于GND的焊盤在芯片上不是連續(xù)地排列，使得用于GND的二級焊盤能夠如上所述在LI層上盡可能地設(shè)置在一起。具體而言，在設(shè)置于芯片外側(cè)上的焊盤311中，兩個或更多個GND焊盤并非彼此相鄰地排列，而是各GND焊盤之間始終設(shè)置有一個或更多個電源焊盤。
[0080]例如，在圖9所示的示例中，GND焊盤在芯片上以“每第二個焊盤”或“每第四個焊盤”的間隔進行排列，且GND焊盤的兩側(cè)的相鄰焊盤始終為電源焊盤。因此，將用于電源及GND的引線耦合，從而減小阻抗。
[0081]此外，在本發(fā)明中，焊球在L4層的背面上被設(shè)置成靠近用于電源的二級焊盤。例如，如圖10所示，焊球331被設(shè)置成靠近用于電源的二級焊盤326-1。在圖10中，應注意，二級焊盤326-1設(shè)置于LI層的正面上，而焊球331設(shè)置于L4層的背面上。
[0082]盡管圖中僅圖示了焊球331，然而在需要時也將焊球設(shè)置成靠近其他用于電源的
二級焊盤。
[0083]因此，在本發(fā)明中，焊球在L4層上設(shè)置于與用于電源的二級焊盤在LI層上所設(shè)置的位置相對應的位置處。例如，當利用二維坐標來表達多層式印刷電路板的各層正面上的具有相同矩形形狀的位置時，L4層上的焊球被設(shè)置于與用于電源的二級焊盤在LI層上的位置具有基本上相同坐標的位置處。
[0084]作為以此種方式將焊球設(shè)置于用于電源的二級焊盤附近的結(jié)果，可縮短焊球與芯片上的焊盤之間的電源布線，并可將電源布線的阻抗抑制為低。
[0085]應用本發(fā)明的多層式印刷電路板的結(jié)構(gòu)能夠減小可能影響電路工作的同步開關(guān)噪聲(SSN)。
[0086]當用V表示SSN的電壓、用N表示同步數(shù)據(jù)操作的數(shù)目、且用L表示電源的有效電感時，可通過以下等式(I)來獲得V:
[0087][數(shù)學式I]
[0088]V=N*L*di/dt …(I)。
[0089]在等式(I)中，di/dt表示I/O緩沖器每單位時間內(nèi)所驅(qū)動的電流值。
[0090]等式(I)表示，如果欲減小電路的同步開關(guān)噪聲(SSN)，則可將電路構(gòu)造成使電感值變得盡可能地小。
[0091]此外，應用本發(fā)明的多層式印刷電路板的結(jié)構(gòu)可抑制使電源特性惡化的阻抗。[0092]電感值為L的理想電感器的電抗X對于頻率f而言由阻抗XL=2 31 fL決定，并且電阻為0。因此可看出，電感值越大阻抗越大。此外，電容值為C的理想電容器的電抗X對于頻率f而言由阻抗XC=-l/(2 3ifC)決定，并且電阻為0。因此可看出，電容值越大阻抗越小。
[0093]因此，如果欲將電路布線的阻抗抑制為低，則需使電路的電感值盡可能地小，并使其電容值盡可能地大。
[0094]圖11是圖示在應用本發(fā)明技術(shù)的由多層式印刷電路板及芯片構(gòu)成的封裝基板中DDR電源(VDDQPVDD)及GND (VSS)中每一個的電感值L及電容值C的測量結(jié)果的表。應注意，圖11還圖示相關(guān)技術(shù)的由多層式印刷電路板及芯片構(gòu)成的封裝基板中DDR電源(VDDQPVDD)及GND (VSS)中每一個的電感值L及電容值C的測量結(jié)果，以供參考。
[0095]在圖11中，相關(guān)技術(shù)的封裝基板的電感值L及電容值C的測量結(jié)果圖示于行(a)中。在圖11中，應用本發(fā)明技術(shù)的封裝基板的電感值L及電容值C的測量結(jié)果圖示于行
(b)中。此外，在圖11中，相關(guān)技術(shù)的封裝基板在去除芯片(引線)狀態(tài)中的電感值L及電容值C的測量結(jié)果圖示于行(c)中。此外，在圖11中，應用本發(fā)明技術(shù)的封裝基板在去除芯片(引線)狀態(tài)中的電感值L及電容值C的測量結(jié)果圖示于行(d)中。
[0096]由于能夠獲得封裝基板在去除芯片(引線)狀態(tài)中的測量結(jié)果，因此在去除引線長度影響的狀態(tài)中可測量應用本發(fā)明技術(shù)所產(chǎn)生的電感值及電容值的變化。換言之，可關(guān)注如上文參照圖3所述在L1層上設(shè)置電源平面的效果。
[0097]從圖11的(a)及(c)可見，作為應用相關(guān)技術(shù)的結(jié)果，電源的電感值增大，而電容值減小。此外，從圖11的(b)及(d)可見，作為應用本發(fā)明技術(shù)的結(jié)果，電源的電感值略減小，同時電容值增大。因此可看出，與相關(guān)技術(shù)的封裝基板相比，作為應用本發(fā)明技術(shù)的結(jié)果，可減小同步開關(guān)噪聲并將電源的阻抗抑制為低。應注意，作為減小同步開關(guān)噪聲的結(jié)果，也可減少不必要的福射(電磁干擾(electro-magnetic interference):EMI)。
[0098]此外，在圖11的(a)?(d)中可見，作為應用本發(fā)明技術(shù)的結(jié)果，GND的電感值略增大，同時電容值也大幅增大。
[0099]因此可看出，與相關(guān)技術(shù)的封裝基板相比，作為應用本發(fā)明技術(shù)的結(jié)果，GND的阻抗未大幅增大。
[0100]此外，如上所述，作為應用本發(fā)明技術(shù)的結(jié)果，也可減小同步開關(guān)噪聲。因此，也可減少在相關(guān)技術(shù)中設(shè)置于母板上以用于減小同步開關(guān)噪聲的旁路電容器。換言之，也可降低母板的成本。
[0101]圖12圖示在應用本發(fā)明技術(shù)的由多層式印刷電路板及芯片構(gòu)成的封裝基板中電源(VDDQb )的焊球(Bal 1)邊緣與GND (VSSb )的焊球(Bal 1)邊緣之間的路徑的回路阻抗的
測量結(jié)果。
[0102]在圖12中，垂直軸表示阻抗值，水平軸表示頻率，線501?504表示阻抗值隨頻率變化的變化。
[0103]在圖12中，線501表不相關(guān)技術(shù)的封裝基板中的回路阻抗。線502表不應用本發(fā)明技術(shù)的封裝基板中的回路阻抗。
[0104]此外，在圖12中，線503表示相關(guān)技術(shù)的封裝基板在去除芯片(引線)時的回路阻抗。在圖12中，線504表示應用本發(fā)明技術(shù)的封裝基板在去除芯片(引線)時的回路阻抗。
[0105]由于能夠獲得封裝基板處于去除芯片狀態(tài)時的測量結(jié)果，因此在去除引線長度影響的狀態(tài)中可測量應用本發(fā)明技術(shù)所產(chǎn)生的回路阻抗的變化。換言之，可關(guān)注如上文參照圖3所述在L1層上設(shè)置電源平面的效果。
[0106]與線501相比，線502具有較低的阻抗峰值，此表明本發(fā)明能改善阻抗特性。此外，與線503相比，線504具有較低的阻抗峰值，此表明本發(fā)明能改善阻抗特性。
[0107]根據(jù)本發(fā)明，由于阻抗特性以此種方式得到改善，因此無需像在相關(guān)技術(shù)的多層式印刷電路板中那樣設(shè)置另外的電源層來改善阻抗特性。因此，可利用本發(fā)明的技術(shù)來減小多層式印刷電路板的層數(shù)，于是，相關(guān)技術(shù)的八層式或六層式印刷電路板可被構(gòu)造成六層式或四層式印刷電路板。
[0108]圖13是應用本發(fā)明技術(shù)的封裝基板的電路圖，所述封裝基板用作DDR存儲器的LSI。圖13中所示的電路可同時傳送80位(bit)的數(shù)據(jù)。在圖13所示電路中的測量點401及402處測量在同時記錄80位數(shù)據(jù)時的信號波形(眼圖)。
[0109]圖14A及圖14B是圖示如上所述利用圖13所示電路獲得的眼圖。在圖14A及圖14B中，垂直軸表示電壓，且水平軸表示時間。應注意，此處圖示當電路以400Mbps的傳送速率、1.7V的DDR電源及1.1V的內(nèi)核電源工作時所獲得的(DDR輸入端的)眼圖。圖14A圖示相關(guān)技術(shù)的封裝基板中的眼圖，且圖14B圖示應用本發(fā)明技術(shù)的封裝基板中的眼圖。
[0110]圖14A的眼圖中的開口在圖中以水平箭頭圖示，所述開口具有2.1857ns(=3.8218-1.6361)。圖14B的眼圖中的開口在圖中以水平箭頭圖示，所述開口具有
2.2383ns (=3.8556-1.6173)。因此，與相關(guān)技術(shù)的封裝基板相比，本發(fā)明封裝基板中的眼圖開口更大且電源特性得到改善。
[0111]此外，在本發(fā)明的封裝基板中，與相關(guān)技術(shù)的封裝基板相比，建立抖動(setupjitter)及總抖動(total jitter)分別改善19ps及53ps,同樣，電源特性得到改善。
[0112]在上述圖3所示的示例中，L1層的布線圖案200的芯片下部區(qū)域210包括GND平面210a及電源平面210b。然而，在本發(fā)明中，L1層的布線圖案200的芯片下部區(qū)域210可僅包括電源平面。
[0113]此外，本發(fā)明的實施例并非僅限于上述實施例，而是可在不背離本發(fā)明的范圍的條件下作出各種變化。
[0114]本發(fā)明也可具有以下結(jié)構(gòu)。
[0115](1) 一種多層式印刷電路板，其具有多個層并且包括:
[0116]芯片，其安裝于所述印刷電路板的頂層上；并且還至少包括
[0117]連接至電源的導體及接地的導體，以作為印刷于各個所述層上的導體，其中
[0118]在所述頂層上的所述芯片的下部區(qū)域上設(shè)置有電源平面，所述電源平面是連接至所述電源的所述導體且未被圖案化。
[0119](2)如(1)所述的印刷電路板，其中，
[0120]在設(shè)置于所述頂層上并且引線接合至所述芯片上的焊盤的二級焊盤中，與連接至所述電源的焊盤進行引線接合的第一二級焊盤被設(shè)置成比與接地焊盤進行引線接合的第二二級焊盤更靠近所述芯片的邊緣。
[0121](3)如(2)所述的印刷電路板，其中，
[0122]所述多層式印刷電路板的與所述頂層相對的底層上設(shè)置有多個焊球，并且
[0123]當利用二維坐標來表達在具有相同的矩形形狀的所述多層式印刷電路板的所述各個層的正面上的位置時，所述位置與所述頂層上的所述第一二級焊盤的位置相對應，所述底層上的所述焊球被設(shè)置于與所述第一二級焊盤在所述頂層上所設(shè)置的位置基本上相同的坐標位置處。
[0124](4)如⑴?(3)所述的印刷電路板，其中，
[0125]在設(shè)置于所述頂層上并且引線接合至所述芯片上的焊盤的二級焊盤中，與連接至相等電壓的電源的焊盤進行引線接合的多個二級焊盤被設(shè)置成相互靠近，以作為一組二級焊盤，并且
[0126]所述一組二級焊盤通過一個過孔而連接至另一層。
[0127](5)如權(quán)利要求(1)?(4)所述的印刷電路板，其中，
[0128]在所述頂層上所安裝的所述芯片上，連接至所述電源的焊盤被設(shè)置于所述芯片的最外側(cè)部處且平行于所述芯片的邊緣。
[0129](6)如權(quán)利要求(5)所述的印刷電路板，其中，
[0130]設(shè)置于所述芯片的所述最外側(cè)部處的所述焊盤包括接地的焊盤，且所述接地的焊盤的兩側(cè)的相鄰焊盤是連接至所述電源的焊盤。
[0131]相關(guān)申請的交叉引用
[0132]本申請案主張于2012年9月18日提出申請的日本優(yōu)先權(quán)專利申請案JP2012-203962的優(yōu)先權(quán)，所述日本優(yōu)先權(quán)專利申請案的全部內(nèi)容以引用方式并入本文中。
[0133][附圖標記列表]
[0134]10封裝基板
[0135]21中介結(jié)構(gòu)
[0136]22 芯片
[0137]31 引線
[0138]32 樹脂
[0139]41 焊球
[0140]200布線圖案
[0141]210芯片下部區(qū)域
[0142]212電源引線
[0143]213GND 引線
[0144]311 焊盤
[0145]312 焊盤
[0146]321 ?325 二級焊盤
【權(quán)利要求】
1.一種多層式印刷電路板，其具有多個層并且包括: 芯片，其安裝于所述印刷電路板的頂層上；并且還至少包括 連接至電源的導體及接地的導體，以作為印刷于各個所述層上的導體，其中 在所述頂層上的所述芯片的下部區(qū)域上設(shè)置有電源平面，所述電源平面是連接至所述電源的所述導體且未被圖案化。
2.如權(quán)利要求1所述的印刷電路板，其中， 在設(shè)置于所述頂層上并且引線接合至所述芯片上的焊盤的二級焊盤中，與連接至所述電源的焊盤進行引線接合的第一二級焊盤被設(shè)置成比與接地焊盤進行引線接合的第二二級焊盤更靠近所述芯片的邊緣。
3.如權(quán)利要求2所述的印刷電路板，其中， 所述多層式印刷電路板的與所述頂層相對的底層上設(shè)置有多個焊球，并且 當利用二維坐標來表達在具有相同的矩形形狀的所述多層式印刷電路板的所述各個層的正面上的位置時，所述位置與所述頂層上的所述第一二級焊盤的位置相對應，所述底層上的所述焊球被設(shè)置于與所述第一二級焊盤在所述頂層上所設(shè)置的位置基本上相同的坐標位置處。
4.如權(quán)利要求1所述的印刷電路板，其中， 在設(shè)置于所述頂層上并且引線接合至所述芯片上的焊盤的二級焊盤中，與連接至相等電壓的電源的焊盤進行引線接合的多個二級焊盤被設(shè)置成相互靠近，以作為一組二級焊盤，并且 所述一組二級焊盤通過一個過孔而連接至另一層。
5.如權(quán)利要求1所述的印刷電路板，其中， 在所述頂層上所安裝的所述芯片上，連接至所述電源的焊盤被設(shè)置于所述芯片的最外側(cè)部處且平行于所述芯片的邊緣。
6.如權(quán)利要求5所述的印刷電路板，其中， 設(shè)置于所述芯片的所述最外側(cè)部處的所述焊盤包括接地的焊盤，且所述接地的焊盤的兩側(cè)的相鄰焊盤是連接至所述電源的焊盤。
【文檔編號】H05K1/18GK103687274SQ201310412403
【公開日】2014年3月26日 申請日期:2013年9月11日 優(yōu)先權(quán)日:2012年9月18日
【發(fā)明者】水野聰 申請人:索尼公司