本發(fā)明涉及半導(dǎo)體裝置的制造方法，例如能夠利用于具有硅化物層的半導(dǎo)體裝置的制造的方法。

背景技術(shù)：

作為形成于能夠微型化的下一代的微型機(jī)的邏輯部的晶體管，已知包括金屬柵極電極和高介電常數(shù)膜(high-k膜)的晶體管。在這樣的晶體管的形成方法中，已知在基板上形成虛擬柵極電極之后將該虛擬柵極電極置換為金屬柵極電極的所謂的后柵極(gate last)工藝。

另外，作為能夠電寫入、消除的非易失性半導(dǎo)體存儲(chǔ)裝置，廣泛使用在MISFET的柵極電極下具有被氧化膜包圍的導(dǎo)電性的浮柵電極或者陷阱性絕緣膜的存儲(chǔ)器單元。作為使用陷阱性絕緣膜的非易失性半導(dǎo)體存儲(chǔ)裝置，有MONOS(Metal Oxide Nitride Oxide Semiconductor，金屬氧化物氮氧化物半導(dǎo)體)型的分柵型單元。

在后柵極工藝中，在各種MISFET的源極/漏極區(qū)域上形成硅化物層之后通過層間絕緣膜覆蓋元件，之后，研磨層間絕緣膜的上表面而使柵極電極的上表面露出。因此，當(dāng)在作為構(gòu)成存儲(chǔ)器單元的柵極電極的由半導(dǎo)體膜構(gòu)成的柵極電極的上方形成硅化物層的情況下，在該研磨工序之后需要再次進(jìn)行形成硅化物層的工序。

在該情況下，在上述研磨工序之后，當(dāng)在構(gòu)成存儲(chǔ)器單元的柵極電極的上表面上形成硅化物層時(shí)，例如通過利用濺射法在柵極電極的上表面上沉積金屬膜之后，使構(gòu)成柵極電極的硅與金屬膜發(fā)生反應(yīng)來(lái)形成硅化物層。

在專利文獻(xiàn)1(日本特開2014-154790號(hào)公報(bào))中，記載了在混合搭載存儲(chǔ)器單元和邏輯部的MISFET的情況下，形成MISFET的源極/漏極區(qū)域上的硅化物層，接著通過后柵極工藝形成MISFET的金屬柵極電極之后，在存儲(chǔ)器單元的柵極電極上形成硅化物層。

專利文獻(xiàn)1：日本特開2014-154790號(hào)公報(bào)

技術(shù)實(shí)現(xiàn)要素：

為了形成硅化物層，如果想要通過濺射法在柵極電極上沉積金屬膜，則有時(shí)在濺射工序中金屬分子碰撞到柵極電極的上表面，構(gòu)成柵極電極的硅向柵極電極的周圍飛散。另外，在沉積該金屬膜之后，有時(shí)柵極電極的上表面的硅擴(kuò)散到該金屬膜內(nèi)。

如果在這些情況下進(jìn)行硅化物化，則在構(gòu)成存儲(chǔ)器單元并隔著包覆(wrap)性絕緣膜相互接近的控制柵極電極和存儲(chǔ)器柵極電極各自的上表面形成的硅化物層相接近或者接觸地形成，產(chǎn)生存儲(chǔ)器單元中的短路或者耐壓降低的問題。

其他課題與新穎的特征將根據(jù)本說(shuō)明書的敘述和附圖而變得明確。

如果簡(jiǎn)單說(shuō)明在本申請(qǐng)中公開的實(shí)施方式中的代表性的實(shí)施方式的概要，則如下所述。

一個(gè)實(shí)施方式的半導(dǎo)體裝置的制造方法，在混合搭載MONOS存儲(chǔ)器以及通過后柵極工藝而形成的MISFET的情況下，在研磨層間絕緣膜而使控制柵極電極和存儲(chǔ)器柵極電極各自的上表面從層間絕緣膜露出時(shí)，形成覆蓋這些柵極電極的上表面的第1硅化物層，之后，使在該硅化物層上沉積了的金屬膜與控制柵極電極和存儲(chǔ)器柵極電極發(fā)生反應(yīng)，在各柵極電極上形成比第1硅化物層厚的第2硅化物層。

根據(jù)一個(gè)實(shí)施方式，能夠提高半導(dǎo)體裝置的可靠性。特別是能夠防止控制柵極電極和存儲(chǔ)器柵極電極間的短路和耐壓降低。

附圖說(shuō)明

圖1是作為實(shí)施方式1的半導(dǎo)體裝置的制造工序中的剖面圖。

圖2是接著圖1的半導(dǎo)體裝置的制造工序中的剖面圖。

圖3是接著圖2的半導(dǎo)體裝置的制造工序中的剖面圖。

圖4是接著圖3的半導(dǎo)體裝置的制造工序中的剖面圖。

圖5是接著圖4的半導(dǎo)體裝置的制造工序中的剖面圖。

圖6是接著圖5的半導(dǎo)體裝置的制造工序中的剖面圖。

圖7是接著圖6的半導(dǎo)體裝置的制造工序中的剖面圖。

圖8是接著圖7的半導(dǎo)體裝置的制造工序中的剖面圖。

圖9是接著圖8的半導(dǎo)體裝置的制造工序中的剖面圖。

圖10是接著圖9的半導(dǎo)體裝置的制造工序中的剖面圖。

圖11是接著圖10的半導(dǎo)體裝置的制造工序中的剖面圖。

圖12是接著圖11的半導(dǎo)體裝置的制造工序中的剖面圖。

圖13是作為實(shí)施方式1的半導(dǎo)體裝置的制造工序中使用的濺射裝置的剖面圖。

圖14是接著圖12的半導(dǎo)體裝置的制造工序中的剖面圖。

圖15是接著圖14的半導(dǎo)體裝置的制造工序中的剖面圖。

圖16是接著圖15的半導(dǎo)體裝置的制造工序中的剖面圖。

圖17是接著圖16的半導(dǎo)體裝置的制造工序中的剖面圖。

圖18是接著圖17的半導(dǎo)體裝置的制造工序中的剖面圖。

圖19是接著圖18的半導(dǎo)體裝置的制造工序中的剖面圖。

圖20是接著圖19的半導(dǎo)體裝置的制造工序中的剖面圖。

圖21是接著圖20的半導(dǎo)體裝置的制造工序中的剖面圖。

圖22是接著圖21的半導(dǎo)體裝置的制造工序中的剖面圖。

圖23是接著圖22的半導(dǎo)體裝置的制造工序中的剖面圖。

圖24是接著圖23的半導(dǎo)體裝置的制造工序中的剖面圖。

圖25是接著圖24的半導(dǎo)體裝置的制造工序中的剖面圖。

圖26是接著圖25的半導(dǎo)體裝置的制造工序中的剖面圖。

圖27是接著圖26的半導(dǎo)體裝置的制造工序中的剖面圖。

圖28是示出“寫入”、“消除”和“讀出”時(shí)的向選擇存儲(chǔ)器單元的各部位施加電壓的施加條件的一個(gè)例子的表。

圖29是實(shí)施方式1的半導(dǎo)體裝置的變形例1中使用的濺射裝置的剖面。

圖30是實(shí)施方式1的半導(dǎo)體裝置的變形例2中使用的濺射裝置的剖面。

圖31是作為實(shí)施方式2的半導(dǎo)體裝置的制造工序中的剖面圖。

圖32是接著圖31的半導(dǎo)體裝置的制造工序中的剖面圖。

圖33是接著圖32的半導(dǎo)體裝置的制造工序中的剖面圖。

圖34是接著圖33的半導(dǎo)體裝置的制造工序中的剖面圖。

圖35是作為實(shí)施方式2的變形例的半導(dǎo)體裝置的制造工序中的剖面圖。

圖36是接著圖35的半導(dǎo)體裝置的制造工序中的剖面圖。

圖37是接著圖36的半導(dǎo)體裝置的制造工序中的剖面圖。

圖38是接著圖37的半導(dǎo)體裝置的制造工序中的剖面圖。

圖39是接著圖38的半導(dǎo)體裝置的制造工序中的剖面圖。

圖40是作為實(shí)施方式3的半導(dǎo)體裝置的制造工序中的剖面圖。

圖41是接著圖40的半導(dǎo)體裝置的制造工序中的剖面圖。

圖42是接著圖41的半導(dǎo)體裝置的制造工序中的剖面圖。

圖43是接著圖42的半導(dǎo)體裝置的制造工序中的剖面圖。

圖44是作為實(shí)施方式3的變形例的半導(dǎo)體裝置的制造工序中的剖面圖。

圖45是接著圖44的半導(dǎo)體裝置的制造工序中的剖面圖。

圖46是接著圖45的半導(dǎo)體裝置的制造工序中的剖面圖。

圖47是接著圖46的半導(dǎo)體裝置的制造工序中的剖面圖。

圖48是接著圖47的半導(dǎo)體裝置的制造工序中的剖面圖。

圖49是變形例的半導(dǎo)體裝置的制造工序中的剖面圖。

圖50是變形例的半導(dǎo)體裝置的制造工序中的剖面圖。

圖51是作為實(shí)施方式1的半導(dǎo)體裝置的制造工序中的剖面圖。

符號(hào)說(shuō)明

1A 存儲(chǔ)器單元區(qū)域

1B 外圍電路區(qū)域

CG 控制柵極電極

DF 擴(kuò)散區(qū)域

EX 延伸區(qū)域

G1 柵極電極

GI 柵極絕緣膜

HK 絕緣膜

IF1～I(xiàn)F10 絕緣膜

IL1～I(xiàn)L3 層間絕緣膜

MC 存儲(chǔ)器單元

MG 存儲(chǔ)器柵極電極

MF1～MF3 金屬膜

ONONO 膜

Q1MISFET

SB 半導(dǎo)體基板

S1～S5 硅化物層

ST 元件分離區(qū)域

SW 邊壁

TN 金屬膜

具體實(shí)施方式

以下，根據(jù)附圖來(lái)詳細(xì)說(shuō)明實(shí)施方式。此外，在用于說(shuō)明實(shí)施方式的全部附圖中，對(duì)具有同一功能的部件附加同一符號(hào)，省略其重復(fù)的說(shuō)明。另外，在以下的實(shí)施方式中，除特別必要時(shí)以外，原則上不重復(fù)進(jìn)行同一或者同樣的部分的說(shuō)明。

另外，符號(hào)“－”和“+”表示導(dǎo)電類型是n型或者p型的雜質(zhì)的相對(duì)濃度，例如在n型雜質(zhì)的情況下，按“n^－”、“n⁺”的順序雜質(zhì)濃度依次變高。

本實(shí)施方式和以下的實(shí)施方式的半導(dǎo)體裝置是具備非易失性存儲(chǔ)器(非易失性存儲(chǔ)元件、閃存存儲(chǔ)器、非易失性半導(dǎo)體存儲(chǔ)裝置)的半導(dǎo)體裝置。在本實(shí)施方式中，非易失性存儲(chǔ)器基于以n溝道型MISFET(MISFET：Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)作為基礎(chǔ)的存儲(chǔ)器單元來(lái)進(jìn)行說(shuō)明。

另外，本實(shí)施方式和以下的實(shí)施方式的極性(寫入、消除、讀出時(shí)的施加電壓的極性、載流子的極性)用于說(shuō)明以n溝道型MISFET作為基礎(chǔ)的存儲(chǔ)器單元的情況下的動(dòng)作，在以p溝道型MISFET作為基礎(chǔ)的情況下，通過使施加電位、載流子的導(dǎo)電類型等所有的極性反轉(zhuǎn)，能夠得到原理上相同的動(dòng)作。另外，在本申請(qǐng)中，區(qū)分金屬膜與半導(dǎo)體膜發(fā)生反應(yīng)而形成的硅化物層和半導(dǎo)體膜來(lái)進(jìn)行說(shuō)明。即，本申請(qǐng)中所說(shuō)的硅化物是金屬和硅的化合物，不是半導(dǎo)體。

另外，本申請(qǐng)中所說(shuō)的高度是指與半導(dǎo)體基板的主面垂直的方向上的從半導(dǎo)體基板的主面起的距離。

(實(shí)施方式1)

<關(guān)于半導(dǎo)體裝置的制造方法>

參照?qǐng)D1～圖24，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置的制造方法。

圖1～圖12、圖14～圖24是本實(shí)施方式的半導(dǎo)體裝置的制造工序中的剖面圖。圖13是本實(shí)施方式的半導(dǎo)體裝置的制造工序中使用的濺射裝置的剖面圖。在圖1～圖12、圖14～圖24中，在各圖的左側(cè)示出存儲(chǔ)器單元區(qū)域1A，在右側(cè)示出外圍電路區(qū)域1B。示出在存儲(chǔ)器單元區(qū)域1A中形成非易失性存儲(chǔ)器的存儲(chǔ)器單元、在外圍電路區(qū)域1B中形成MISFET的情形。

此處，說(shuō)明在存儲(chǔ)器單元區(qū)域1A中形成由n溝道型的MISFET(控制晶體管和存儲(chǔ)器晶體管)構(gòu)成的存儲(chǔ)器單元的情況，但也能夠使導(dǎo)電類型反過來(lái)而在存儲(chǔ)器單元區(qū)域1A中形成由p溝道型的MISFET(控制晶體管和存儲(chǔ)器晶體管)構(gòu)成的存儲(chǔ)器單元。同樣地，此處，說(shuō)明在外圍電路區(qū)域1B中形成n溝道型的MISFET的情況，但也能夠使導(dǎo)電類型反過來(lái)而在外圍電路區(qū)域1B中形成p溝道型的MISFET。

另外，在外圍電路區(qū)域1B中，也能夠形成n溝道型的MISFET和p溝道型的MISFET這兩者、即CMISFET。另外，在本實(shí)施方式中，說(shuō)明在外圍電路區(qū)域1B中形成耐壓較低的MISFET，但在外圍電路區(qū)域1B中，也形成與該低耐壓的MISFET相比柵極長(zhǎng)度或者柵極絕緣膜的厚度等不同的高耐壓的MISFET。

在制造半導(dǎo)體裝置的工序中，首先，如圖1所示，準(zhǔn)備由具有例如1～10Ωcm左右的電阻率的p型的單晶硅(Si)等構(gòu)成的半導(dǎo)體基板(半導(dǎo)體晶片)SB。之后，在半導(dǎo)體基板SB的主面，形成規(guī)定活性區(qū)域的多個(gè)元件分離區(qū)域ST。

元件分離區(qū)域ST由氧化硅等絕緣體構(gòu)成，能夠通過例如STI法或者LOCOS法等而形成。此處，說(shuō)明通過STI法形成元件分離區(qū)域。

即，在半導(dǎo)體基板SB上按順序依次層疊氧化硅膜和氮化硅膜之后，使用光刻技術(shù)和干法蝕刻法來(lái)蝕刻氮化硅膜和氧化硅膜，進(jìn)而在半導(dǎo)體基板SB的上表面形成槽。形成多個(gè)該槽。

接下來(lái)，在這些槽內(nèi)埋入例如由氧化硅構(gòu)成的絕緣膜之后，通過研磨工序等，去除半導(dǎo)體基板SB上的各絕緣膜，從而形成多個(gè)元件分離區(qū)域ST。元件分離區(qū)域ST形成于例如存儲(chǔ)器單元區(qū)域1A與外圍電路區(qū)域1B之間以及在外圍電路區(qū)域1B內(nèi)形成的MISFET彼此之間。

接下來(lái)，雖然省略圖示，但在存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B的半導(dǎo)體基板SB的主面形成p型阱。p型阱能夠通過將例如硼(B)等p型的雜質(zhì)離子注入到半導(dǎo)體基板SB等而形成。此外，在存儲(chǔ)器單元、高耐壓的MISFET或者低耐壓的MISFET等各自的形成區(qū)域中形成的p型阱也能夠在相同的離子注入工序中形成，但為了各元件的特性的最佳化，也能夠在各個(gè)區(qū)域中，在不同的離子注入工序中形成。

接下來(lái)，在半導(dǎo)體基板SB的主面，形成柵極絕緣膜用的絕緣膜IF1。即，在存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B的半導(dǎo)體基板SB的上表面上形成絕緣膜IF1。作為絕緣膜IF1，能夠使用例如氧化硅膜。存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B各自的絕緣膜IF1在不同的工序中形成，從而也可以按相互不同的膜厚形成。

其后，以覆蓋絕緣膜IF1的上表面的方式，使用例如CVD(Chemical Vapor Deposition，化學(xué)氣相沉積)法，在半導(dǎo)體基板SB上形成由多晶硅膜構(gòu)成的硅膜PS1。在成膜時(shí)，也能夠在形成硅膜PS1來(lái)作為非晶硅膜之后，通過其后的熱處理將由非晶硅膜構(gòu)成的硅膜PS1變成由多晶硅膜構(gòu)成的硅膜PS1。另外，硅膜PS1在成膜時(shí)導(dǎo)入雜質(zhì)，或者在成膜后將雜質(zhì)進(jìn)行離子注入等，從而能夠做成低電阻的半導(dǎo)體膜(摻雜多晶硅膜)。作為導(dǎo)入到硅膜PS1的n型雜質(zhì)，能夠合適地使用例如磷(P)。

其后，在硅膜PS1上，使用例如CVD法來(lái)形成絕緣膜IF2。絕緣膜IF2是例如由氮化硅(SiN)構(gòu)成的蓋狀絕緣膜。絕緣膜IF2的膜厚能夠設(shè)為例如20～50nm左右。

接下來(lái)，如圖2所示，通過光刻技術(shù)和蝕刻技術(shù)，對(duì)存儲(chǔ)器單元區(qū)域1A的由絕緣膜IF2、硅膜PS1和絕緣膜IF1構(gòu)成的層疊膜進(jìn)行構(gòu)圖。由此，在存儲(chǔ)器單元區(qū)域1A中，形成由絕緣膜IF1構(gòu)成的柵極絕緣膜GI。另外，通過該蝕刻工序，形成存儲(chǔ)器單元區(qū)域1A的由硅膜PS1構(gòu)成的控制柵極電極CG?？刂茤艠O電極CG是由于在后面的工序中被硅化物化而成為控制柵極電極的圖案。控制柵極電極CG是在俯視時(shí)向規(guī)定的方向延伸的圖案。該規(guī)定的方向、即柵極寬度方向是圖2的進(jìn)深方向。

上述構(gòu)圖工序例如能夠以如下方式進(jìn)行。即，使用光刻技術(shù)和干法蝕刻法來(lái)對(duì)存儲(chǔ)器單元區(qū)域1A的絕緣膜IF2、硅膜PS1和絕緣膜IF1進(jìn)行加工。由此，形成控制柵極電極CG和柵極絕緣膜GI。此外，也能夠最先使用光刻技術(shù)和干法蝕刻法來(lái)對(duì)存儲(chǔ)器單元區(qū)域1A的絕緣膜IF2進(jìn)行加工，其后將絕緣膜IF2作為掩模，對(duì)硅膜PS1和絕緣膜IF1進(jìn)行加工。

接下來(lái)，如圖3所示，使用光刻技術(shù)和濕法蝕刻法，去除外圍電路區(qū)域1B的絕緣膜IF2。由此，外圍電路區(qū)域1B的硅膜PS1的上表面露出。此時(shí)，不去除存儲(chǔ)器單元區(qū)域1A的絕緣膜IF2。

其后，在半導(dǎo)體基板SB的整個(gè)主面上，形成存儲(chǔ)器晶體管的柵極絕緣膜用的ONO(oxide-nitride-oxide，氧化物-氮化物-氧化物)膜ON。ONO膜ON覆蓋存儲(chǔ)器單元區(qū)域1A的半導(dǎo)體基板SB的上表面以及由柵極絕緣膜GI、IF2和控制柵極電極CG構(gòu)成的層疊膜的側(cè)壁和上表面，覆蓋外圍電路區(qū)域1B的包括絕緣膜IF1和硅膜PS1的層疊膜的側(cè)壁和上表面。

ONO膜ON是在內(nèi)部具有電荷累積部的絕緣膜。具體來(lái)說(shuō)，ONO膜ON由形成于半導(dǎo)體基板SB上的氧化硅膜OX1、形成于氧化硅膜OX1上的氮化硅膜NT和形成于氮化硅膜NT上的氧化硅膜OX2的層疊膜構(gòu)成。

氧化硅膜OX1、OX2能夠通過例如氧化處理(熱氧化處理)或者CVD法或者它們的組合而形成。在此時(shí)的氧化處理中，也能夠使用ISSG(In-Situ Steam Generation，原位蒸汽生成)氧化。氮化硅膜NT能夠通過例如CVD法而形成。

在本實(shí)施方式中，作為構(gòu)成存儲(chǔ)器單元并具有陷阱能級(jí)的絕緣膜(電荷累積層)，形成氮化硅膜NT。用作電荷累積層的膜從可靠性的方面等來(lái)看，優(yōu)選氮化硅膜，但不限定于氮化硅膜，也能夠?qū)⒗缪趸X膜(氧化鋁)、氧化鉿膜或者氧化鉭膜等具有比氮化硅膜高的介電常數(shù)的高介電常數(shù)膜(高介電常數(shù)絕緣膜)用作電荷累積層或者電荷累積部。

氧化硅膜OX1的厚度能夠設(shè)為例如2～10nm左右，氮化硅膜NT的厚度能夠設(shè)為例如5～15nm左右，氧化硅膜OX2的厚度能夠設(shè)為例如2～10nm左右。

接下來(lái)，以覆蓋ONO膜ON的表面的方式，在半導(dǎo)體基板SB的整個(gè)主面上，使用例如CVD法來(lái)形成多晶的硅膜PS2。由此，在存儲(chǔ)器單元區(qū)域1A中露出的ONO膜ON的側(cè)壁和上表面被硅膜PS2覆蓋。即，在控制柵極電極CG的側(cè)壁，隔著ONO膜ON形成硅膜PS2。

硅膜PS2的膜厚是例如40nm。在成膜時(shí)，也能夠在形成硅膜PS2來(lái)作為非晶硅膜之后，通過其后的熱處理，將由非晶硅膜構(gòu)成的硅膜PS2變成由多晶硅膜構(gòu)成的硅膜PS2。硅膜PS2是被以較高的濃度導(dǎo)入了例如p型的雜質(zhì)(例如硼(B))的膜。硅膜PS2是用于形成后述的存儲(chǔ)器柵極電極MG的膜。

此處所說(shuō)的膜厚在特定的膜的情況下，是指與該膜的基底的表面垂直的方向上的該膜的厚度。例如，當(dāng)在如ONO膜ON的上表面等那樣的沿著半導(dǎo)體基板SB的主面的面上沿著該面地形成有硅膜PS2的情況下，硅膜PS2的膜厚是指與半導(dǎo)體基板SB的主面垂直的方向上的硅膜PS2的厚度。另外，在與如ONO膜ON的側(cè)壁那樣的垂直于半導(dǎo)體基板SB的主面的壁相接地形成的部分的硅膜PS2的情況下，是指與該側(cè)壁垂直的方向上的硅膜PS2的厚度。

此外，在圖3中，示出由氧化硅膜OX1、氮化硅膜NT和氮化硅膜NT這3層的層疊構(gòu)造構(gòu)成的ONO膜ON，但在以下的說(shuō)明中使用的剖面圖中，為了容易理解附圖，省略O(shè)NO膜ON的層疊構(gòu)造的圖示。即，ONO膜ON具有層疊構(gòu)造，但在以下的說(shuō)明中使用的圖中，省略構(gòu)成ONO膜ON的膜彼此的邊界的圖示，將ONO膜ON示出為1個(gè)膜。

接下來(lái)，如圖4所示，通過各向異性蝕刻技術(shù)，對(duì)硅膜PS2進(jìn)行回蝕(蝕刻、干法蝕刻、各向異性蝕刻)，從而使ONO膜ON的上表面露出。在該回蝕工序中，通過對(duì)硅膜PS2進(jìn)行各向異性蝕刻(回蝕)，在由柵極絕緣膜GI、IF2和控制柵極電極CG構(gòu)成的層疊膜的兩個(gè)側(cè)壁上，隔著ONO膜ON而使硅膜PS2邊壁狀地殘留。

由此，在存儲(chǔ)器單元區(qū)域1A中，在上述層疊膜的側(cè)壁中的一個(gè)側(cè)壁，形成由隔著ONO膜ON而邊壁狀地殘存了的硅膜PS2構(gòu)成的存儲(chǔ)器柵極電極MG。另外，通過上述回蝕，外圍電路區(qū)域1B的ONO膜ON的上表面露出。

接下來(lái)，使用光刻技術(shù)，在半導(dǎo)體基板SB上形成覆蓋與控制柵極電極CG的一個(gè)側(cè)壁鄰接的存儲(chǔ)器柵極電極MG、并且使與控制柵極電極CG的另一個(gè)側(cè)壁鄰接的硅膜PS2露出的抗蝕劑膜(未圖示)。其后，通過將該抗蝕劑膜作為蝕刻掩模而進(jìn)行蝕刻，去除夾著控制柵極電極CG形成于存儲(chǔ)器柵極電極MG的相反側(cè)的硅膜PS2。其后，去除該抗蝕劑膜。在該蝕刻工序中，存儲(chǔ)器柵極電極MG被抗蝕劑膜覆蓋，所以不被蝕刻而殘存。

接下來(lái)，通過蝕刻(例如濕法蝕刻)來(lái)去除ONO膜ON中的不被存儲(chǔ)器柵極電極MG覆蓋而露出的部分。此時(shí)，在存儲(chǔ)器單元區(qū)域1A中，存儲(chǔ)器柵極電極MG的正下方的ONO膜ON不被去除而殘留。同樣地，位于包括柵極絕緣膜GI、IF2和控制柵極電極CG的層疊膜與存儲(chǔ)器柵極電極MG之間的ONO膜ON不被去除而殘留。其他區(qū)域的ONO膜ON被去除，所以存儲(chǔ)器單元區(qū)域1A的半導(dǎo)體基板SB的上表面露出，另外，上述層疊膜的上表面露出，另外，外圍電路區(qū)域1B的硅膜PS1的上表面露出。另外，作為控制柵極電極CG的側(cè)壁的、不與存儲(chǔ)器柵極電極MG鄰接的一方的側(cè)壁露出。

通過這樣，以與控制柵極電極CG相鄰的方式，在半導(dǎo)體基板SB上，隔著在內(nèi)部具有電荷累積部的ONO膜ON而形成存儲(chǔ)器柵極電極MG。

接下來(lái)，如圖5所示，在半導(dǎo)體基板SB的整個(gè)主面上，使用例如CVD法形成絕緣膜IF3。絕緣膜IF3例如由氮化硅膜構(gòu)成。由此，外圍電路區(qū)域1B的硅膜PS1被絕緣膜IF3覆蓋。另外，存儲(chǔ)器單元區(qū)域1A的由柵極絕緣膜GI、控制柵極電極CG和絕緣膜IF2構(gòu)成的層疊膜、鄰接于該層疊膜的側(cè)壁的ONO膜ON和存儲(chǔ)器柵極電極MG以及存儲(chǔ)器單元區(qū)域1A的半導(dǎo)體基板SB的主面被絕緣膜IF3覆蓋。此外，雖然未圖示，但也可以在形成絕緣膜IF3之前，在半導(dǎo)體基板SB的整個(gè)主面上，使用例如CVD法來(lái)沉積氧化硅膜。

接下來(lái)，使用光刻技術(shù)，形成覆蓋存儲(chǔ)器單元區(qū)域1A的絕緣膜IF3的抗蝕劑膜PR1。此外，與硅膜PS1的上表面和側(cè)壁分別相接的絕緣膜IF3從抗蝕劑膜PR1露出。

接下來(lái)，如圖6所示，在通過濕法蝕刻法去除從抗蝕劑膜PR1露出的絕緣膜IF3之后，去除抗蝕劑膜PR1。由此，外圍電路區(qū)域1B的絕緣膜IF3被去除，硅膜PS1和絕緣膜IF1露出。

其后，例如使用濕法蝕刻法來(lái)去除外圍電路區(qū)域1B的硅膜PS1和絕緣膜IF1。此時(shí)，存儲(chǔ)器單元區(qū)域1A的由柵極絕緣膜GI、控制柵極電極CG和絕緣膜IF2構(gòu)成的層疊膜以及鄰接于該層疊膜的側(cè)壁的ONO膜ON和存儲(chǔ)器柵極電極MG被絕緣膜IF3覆蓋，所以不被去除。

接下來(lái)，如圖7所示，在半導(dǎo)體基板SB的整個(gè)主面上，依次形成絕緣膜IF4、HK、金屬膜TN、硅膜PS3和絕緣膜IF5。由此，存儲(chǔ)器單元區(qū)域1A的由柵極絕緣膜GI、控制柵極電極CG和絕緣膜IF2構(gòu)成的層疊膜以及鄰接于該層疊膜的側(cè)壁的ONO膜ON和存儲(chǔ)器柵極電極MG被絕緣膜IF3、IF4、HK、金屬膜TN、硅膜PS3和絕緣膜IF5覆蓋。

絕緣膜IF4例如由氧化硅膜構(gòu)成，能夠使用熱氧化法等氧化法來(lái)形成。絕緣膜HK是柵極絕緣膜用的絕緣膜。具體來(lái)說(shuō)，絕緣膜HK是構(gòu)成以后形成于外圍電路區(qū)域1B的MISFET的柵極絕緣膜的膜。絕緣膜HK是介電常數(shù)(相對(duì)介電常數(shù))比氧化硅和氮化硅都高的絕緣材料膜、所謂的high-k膜(高介電常數(shù)膜)。

作為絕緣膜HK，能夠使用氧化鉿膜、氧化鋯膜、氧化鋁膜、氧化鉭膜或者氧化鑭膜等金屬氧化物膜，另外，這些金屬氧化物膜也能夠還含有氮(N)和硅(Si)中的一方或者兩方。絕緣膜HK例如能夠通過ALD(Atomic layer Deposition：原子層沉積)法等而形成。絕緣膜HK的膜厚是例如1.5nm。在將高介電常數(shù)膜(此處，絕緣膜HK)用作柵極絕緣膜的情況下，與使用氧化硅膜的情況相比，能夠使柵極絕緣膜的物理膜厚增加，所以得到能夠降低漏電流這樣的優(yōu)點(diǎn)。

金屬膜TN例如由氮化鈦膜構(gòu)成，能夠通過例如濺射法而形成。硅膜PS3由多晶硅膜構(gòu)成，能夠通過例如CVD法而形成。硅膜PS3的膜厚是例如40nm。在成膜時(shí)，也能夠在形成硅膜PS3來(lái)作為非晶硅膜之后，通過其后的熱處理，將由非晶硅膜構(gòu)成的硅膜PS3變成由多晶硅膜構(gòu)成的硅膜PS3。硅膜PS3是被以較高的濃度導(dǎo)入了例如p型的雜質(zhì)(例如硼(B))的膜。硅膜PS3是用于形成后述的虛擬柵極電極DG的膜。絕緣膜IF5是例如由氮化硅構(gòu)成的蓋狀絕緣膜，能夠通過例如CVD法而形成。

接下來(lái)，如圖8所示，形成通過光刻技術(shù)而被構(gòu)圖了的抗蝕劑膜PR2?？刮g劑膜PR2是使存儲(chǔ)器單元區(qū)域1A與外圍電路區(qū)域1B的邊界的附近的半導(dǎo)體基板SB和元件分離區(qū)域ST露出的抗蝕劑膜。其后，通過將抗蝕劑膜PR2作為掩模而進(jìn)行蝕刻，去除絕緣膜IF5、硅膜PS3、金屬膜TN、絕緣膜HK和絕緣膜IF4。由此，存儲(chǔ)器單元區(qū)域1A的硅膜PS3和外圍電路區(qū)域1B的硅膜PS3被互相分離。

接下來(lái)，如圖9所示，在去除抗蝕劑膜PR2之后，在半導(dǎo)體基板SB的整個(gè)主面上，使用例如CVD法來(lái)形成絕緣膜IF6。絕緣膜IF6是例如由氧化硅膜構(gòu)成的蓋狀絕緣膜。其后，使用光刻技術(shù)和蝕刻法，去除存儲(chǔ)器單元區(qū)域1A的絕緣膜IF6。由此，存儲(chǔ)器單元區(qū)域1A從絕緣膜IF6露出，外圍電路區(qū)域1B的絕緣膜IF4、HK、金屬膜TN、硅膜PS3和絕緣膜IF5成為被絕緣膜IF6覆蓋的狀態(tài)。

接下來(lái)，如圖10所示，在使用磷酸來(lái)去除存儲(chǔ)器單元區(qū)域1A的絕緣膜IF5和硅膜PS3之后，去除金屬膜TN、絕緣膜HK和IF3。此時(shí)，外圍電路區(qū)域1B的半導(dǎo)體基板SB上的構(gòu)造體被抗蝕劑膜覆蓋，所以不被去除。由此，存儲(chǔ)器單元區(qū)域1A的由柵極絕緣膜GI、控制柵極電極CG和絕緣膜IF2構(gòu)成的層疊膜、鄰接于該層疊膜的側(cè)壁的ONO膜ON和存儲(chǔ)器柵極電極MG以及半導(dǎo)體基板SB的主面露出。其后，去除外圍電路區(qū)域1B的絕緣膜IF6。

接下來(lái)，如圖11所示，使用光刻技術(shù)和蝕刻技術(shù)來(lái)對(duì)外圍電路區(qū)域1B的絕緣膜IF5、硅膜PS3、金屬膜TN、絕緣膜HK和IF4進(jìn)行構(gòu)圖。由此，在形成構(gòu)成外圍電路的MISFET的區(qū)域中，形成由硅膜PS3構(gòu)成的虛擬柵極電極DG和由絕緣膜HK和IF4構(gòu)成的柵極絕緣膜。此處，首先在使用光刻技術(shù)和蝕刻法來(lái)對(duì)絕緣膜IF5進(jìn)行構(gòu)圖之后，在通過抗蝕劑膜覆蓋存儲(chǔ)器單元區(qū)域1A的狀態(tài)下，將絕緣膜IF5作為掩模而進(jìn)行蝕刻，從而對(duì)硅膜PS3、金屬膜TN、絕緣膜HK和IF4進(jìn)行構(gòu)圖。

接下來(lái)，如圖12所示，使用離子注入法等來(lái)形成多個(gè)延伸區(qū)域(n^－型半導(dǎo)體區(qū)域、雜質(zhì)擴(kuò)散區(qū)域)EX。即，將柵極絕緣膜GI、控制柵極電極CG、存儲(chǔ)器柵極電極MG、虛擬柵極電極DG和ONO膜ON等用作掩模，通過離子注入法將例如砷(As)或者磷(P)等n型的雜質(zhì)導(dǎo)入到半導(dǎo)體基板SB，從而形成多個(gè)延伸區(qū)域EX。在形成延伸區(qū)域EX前，也可以通過例如氮化硅膜、氧化硅膜或者它們的層疊膜等，形成分別覆蓋包括柵極絕緣膜GI、控制柵極電極CG、絕緣膜IF2、ONO膜ON和存儲(chǔ)器柵極電極MG的構(gòu)造體的側(cè)壁和虛擬柵極電極DG的側(cè)壁的偏移間隔部。

存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B各自的延伸區(qū)域EX能夠在相同的離子注入工序中形成，但也能夠在不同的離子注入工序中形成。此外，雖然省略圖示，但也可以在延伸區(qū)域EX的形成工序之前或者之后，例如對(duì)外圍電路區(qū)域1B的半導(dǎo)體基板SB的主面，將絕緣膜IF5、虛擬柵極電極DG作為掩模而射入p型的雜質(zhì)(例如硼(B))，從而形成光暈區(qū)域。與延伸區(qū)域EX相比，光暈區(qū)域形成于距離虛擬柵極電極DG的中心的正下方的半導(dǎo)體基板SB的主面、即在后面的工序中形成于外圍電路區(qū)域1B的MISFET的溝道區(qū)域更近的部位。通過形成光暈區(qū)域，能夠改善該MISFET的短溝道特性。

接下來(lái)，形成覆蓋存儲(chǔ)器單元區(qū)域1A的包括控制柵極電極CG和存儲(chǔ)器柵極電極MG的上述構(gòu)造體的兩側(cè)的側(cè)壁的邊壁SW。另外，通過該工序，在外圍電路區(qū)域1B中，形成覆蓋由柵極絕緣膜GI、絕緣膜HK、金屬膜TN、虛擬柵極電極DG和絕緣膜IF5構(gòu)成的層疊膜的兩側(cè)的側(cè)壁的邊壁SW。

邊壁SW在使用CVD法等在半導(dǎo)體基板SB上依次形成例如氧化硅膜和氮化硅膜之后，通過各向異性蝕刻來(lái)部分去除該氧化硅膜和該氮化硅膜，使半導(dǎo)體基板SB的上表面和絕緣膜IF2、IF5的上表面露出，從而能夠自匹配地形成。即，認(rèn)為邊壁SW通過層疊膜而形成，但在圖中，未示出構(gòu)成該層疊膜的膜彼此的界面。

接下來(lái)，使用離子注入法等，在存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B中形成擴(kuò)散區(qū)域(n⁺型半導(dǎo)體區(qū)域、雜質(zhì)擴(kuò)散區(qū)域)DF。即，將柵極絕緣膜GI、控制柵極電極CG、絕緣膜IF2、ONO膜ON、存儲(chǔ)器柵極電極MG、虛擬柵極電極DG和邊壁SW用作掩模(離子注入阻止掩模)，通過離子注入法將n型雜質(zhì)(例如砷(As)或者磷(P))導(dǎo)入到半導(dǎo)體基板SB，從而能夠形成擴(kuò)散區(qū)域DF。擴(kuò)散區(qū)域DF與延伸區(qū)域EX相比雜質(zhì)濃度較高，并且接合深度較深。

由此，形成由延伸區(qū)域EX和雜質(zhì)濃度比延伸區(qū)域EX高的擴(kuò)散區(qū)域DF構(gòu)成、并且具有LDD(Lightly Doped Drain，輕摻雜漏極)構(gòu)造的源極/漏極區(qū)域。

在存儲(chǔ)器單元區(qū)域1A中，形成于包括控制柵極電極CG和存儲(chǔ)器柵極電極MG的構(gòu)造體的旁邊的半導(dǎo)體基板SB的上表面的延伸區(qū)域EX和擴(kuò)散區(qū)域DF構(gòu)成以后形成的存儲(chǔ)器單元區(qū)域1A的控制晶體管和存儲(chǔ)器晶體管的源極/漏極區(qū)域。另外，在外圍電路區(qū)域1B中，形成于虛擬柵極電極DG的旁邊的半導(dǎo)體基板SB的上表面的延伸區(qū)域EX和擴(kuò)散區(qū)域DF構(gòu)成以后形成的外圍電路區(qū)域1B的MISFET的源極/漏極區(qū)域。存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B各自的擴(kuò)散區(qū)域DF能夠在相同的離子注入工序中形成，但也能夠在不同的離子注入工序中形成。

接下來(lái)，進(jìn)行用于將被導(dǎo)入到源極和漏極用的半導(dǎo)體區(qū)域(延伸區(qū)域EX和擴(kuò)散區(qū)域DF)等的雜質(zhì)激活的熱處理、即激活退火。

接下來(lái)，通過進(jìn)行使用圖13～圖15來(lái)說(shuō)明的所謂的自對(duì)準(zhǔn)硅化物(Salicide：Self Aligned Silicide)工藝，形成硅化物層。具體來(lái)說(shuō)，能夠以如下方式形成硅化物層。

即，作為前處理，對(duì)半導(dǎo)體基板SB的主面進(jìn)行化學(xué)干法蝕刻，從而去除半導(dǎo)體基板SB上的多余的氧化硅膜等，使半導(dǎo)體的表面露出。接下來(lái)，在包括擴(kuò)散區(qū)域DF的上表面上和存儲(chǔ)器柵極電極MG的上表面上的半導(dǎo)體基板SB的整個(gè)主面上，形成(沉積)硅化物層形成用的金屬膜MF1(參照?qǐng)D14)。金屬膜MF1的膜厚是例如20～25nm。

金屬膜MF1例如由鎳(Ni)與鉑(Pt)的合金膜構(gòu)成，能夠使用濺射法來(lái)形成。在使用該濺射法(普通濺射法)來(lái)形成金屬膜MF1時(shí)，使用圖13所示的濺射裝置。

如圖13所示，利用普通濺射法的成膜工序中使用的濺射裝置具有腔室CHMS。對(duì)腔室CHMS連接用于排出腔室CHMS內(nèi)的氣體而使腔室CHMS內(nèi)成為真空狀態(tài)的泵PM。即，腔室CHMS是能夠使其內(nèi)部成為真空狀態(tài)的真空腔室。另外，對(duì)腔室CHMS連接用于向腔室CHMS內(nèi)供給氬氣(Ar)的氬氣供給源ARS。在腔室CHMS和泵PM之間以及腔室CHMS和氬氣供給源ARS之間，分別設(shè)置進(jìn)行配管的開閉的閥門VA1和VA2。

腔室CHMS包括具有底部和側(cè)壁的容器CHA，在容器CHA上，設(shè)置環(huán)狀的接合器A4。在接合器A4上，以蓋住環(huán)狀的接合器A4的上部的開口部的方式，配置例如由鎳鉑(NiPt)構(gòu)成的靶TG。腔室CHMS的內(nèi)部通過容器CHA、接合器A4和靶TG而被密閉，所以在閥門VA1打開的狀態(tài)下，通過泵PM排出腔室CHMS內(nèi)的氣體，從而能夠使腔室CHMS內(nèi)成為真空狀態(tài)。

構(gòu)成靶TG的金屬中的95％是鎳(Ni)，其他5％是鉑(Pt)。

此外，在接合器A4和靶TG之間，配置環(huán)狀的O型環(huán)OR4，防止腔室CHMS外的氣體被吸入到腔室CHMS內(nèi)。接合器A4例如由Al(鋁)構(gòu)成，O型環(huán)OR4例如由Cu(銅)構(gòu)成。

在腔室CHMS的內(nèi)部的中央，配置晶片載物臺(tái)ST1，在晶片載物臺(tái)ST1上配置一張半導(dǎo)體晶片WF。半導(dǎo)體晶片WF是相當(dāng)于圖12所示的半導(dǎo)體基板SB的成膜對(duì)象。晶片載物臺(tái)ST1通過其下方的軸SH1來(lái)支撐。在晶片載物臺(tái)ST1中有從其上表面貫通下表面的孔部，在該孔部的正下方，配置在上下方向上能夠移動(dòng)的銷PN。

銷PN固定于臺(tái)ST2的上表面，臺(tái)ST2通過其下方的軸SH2來(lái)支撐。銷PN在運(yùn)送半導(dǎo)體晶片WF時(shí)，與臺(tái)ST2一起向上方移動(dòng)而比晶片載物臺(tái)ST1的上表面更向上突出，具有舉起半導(dǎo)體晶片WF的作用。軸SH1的周圍被折皺狀的覆蓋物CV1覆蓋，同樣地，軸SH2被覆蓋物CV2覆蓋。此外，在圖中，未示出作為在晶片載物臺(tái)ST1中開口而成的孔部的、銷PN為了舉起半導(dǎo)體晶片WF而穿過的孔部。

上述腔室CHMS的構(gòu)造與在利用在后面使用圖30敘述的長(zhǎng)拋濺射法的濺射工序中使用的腔室的構(gòu)造大致相同，但半導(dǎo)體晶片WF與靶TG之間的距離比圖13所示的腔室CHMS短。圖13所示的半導(dǎo)體晶片WF與靶TG間的距離例如是幾cm，低于10cm。

在濺射工序中，使從氬氣供給源ARS供給的氬氣(Ar)離子化，擊打到靶TG。由此，使構(gòu)成靶TG的原子濺射，使被濺射了的靶材沉積于與靶TG對(duì)置地配置的半導(dǎo)體晶片WF的上表面上。此外，此處，將向?yàn)R射裝置內(nèi)供給的氣體設(shè)為氬氣，但除氬(Ar)之外也可以使用Xe(氙)等。

具體來(lái)說(shuō)，首先從氬氣供給源ARS對(duì)使用泵PM而變成高真空狀態(tài)的腔室CHMS內(nèi)導(dǎo)入氬氣(Ar)。接下來(lái)，利用由對(duì)靶TG和半導(dǎo)體晶片WF間施加了的高電場(chǎng)而產(chǎn)生的輝光放電來(lái)將氬氣離子化成氬離子(Ar⁺)。

此處，通過設(shè)置于靶TG上的磁鐵MGN產(chǎn)生磁場(chǎng)，進(jìn)而，對(duì)靶TG施加直流電源。由此，通過使Ar(氬)的離子原子碰撞到靶TG的底面，從而通過洛倫茲力捕獲被擊打出的二次電子，通過回旋加速器運(yùn)動(dòng)促進(jìn)惰性氣體的離子化。這樣，使用磁控濺射法，在該磁控濺射法中，通過磁鐵MGN的磁場(chǎng)捕獲負(fù)離子和二次電子，從而抑制靶TG和半導(dǎo)體晶片WF的溫度的上升，通過捕獲到的電子促進(jìn)氣體的離子化，提高成膜速度。

在為了產(chǎn)生上述高電場(chǎng)而對(duì)靶TG施加該直流電壓時(shí)，以例如10～20kW的電力施加該直流電壓。

通過上述高電場(chǎng)使氬離子加速而擊打靶TG，由于其反沖而飛出的靶材原子的一部分附著到半導(dǎo)體晶片WF的主面。由此，對(duì)由附著于半導(dǎo)體晶片WF的主面的附著物構(gòu)成的膜、即濺射膜進(jìn)行成膜。此處所說(shuō)的濺射膜是通過濺射法而形成的膜。具體來(lái)說(shuō)，是對(duì)靶TG進(jìn)行濺射而被擊打出的成分進(jìn)行粘附而形成的膜。

通過上述濺射工序，使從靶TG擊打出的成分附著到半導(dǎo)體晶片WF的上表面，形成圖14所示的金屬膜MF1。

此外，在晶片載物臺(tái)ST1的橫向上，配置包圍在俯視時(shí)具有圓形形狀的晶片載物臺(tái)ST1的周圍的環(huán)狀的框SD5、SD6、SD7和SD8?？騍D8與晶片載物臺(tái)ST1的側(cè)壁鄰接地配置，在其外側(cè)配置框SD7?？騍D5和SD6與框SD7和SD8相比，向上方即靶TG方向延伸，各框中的框SD5延伸至最接近靶TG的底面的區(qū)域。

這樣，靶TG和晶片載物臺(tái)ST1間的區(qū)域的周圍被框SD5～SD8包圍。因此，使用腔室CHMS來(lái)進(jìn)行濺射工序，在從靶TG擊打靶材而在半導(dǎo)體晶片WF的表面形成濺射膜時(shí)，即使靶材飛散到半導(dǎo)體晶片WF的表面以外，也能夠防止靶材附著到容器CHA的表面等。此外，框SD5通過接合器A4來(lái)支撐。

圖14所示的金屬膜MF1是包含鎳的合金膜，在該合金膜內(nèi)對(duì)鎳添加的材料不限于鉑，也可以是鋁(Al)或者碳(C)等。但是，鉑與鋁或者碳等相比，耐熱性較高，所以能夠合適地用于該合金膜。

接下來(lái)，如圖15所示，通過對(duì)半導(dǎo)體基板SB實(shí)施熱處理，使擴(kuò)散區(qū)域DF和存儲(chǔ)器柵極電極MG的各表層部分與金屬膜MF1發(fā)生反應(yīng)。通過該反應(yīng)即硅化物化，在擴(kuò)散區(qū)域DF和存儲(chǔ)器柵極電極MG各自的上部形成硅化物層S1。另外，通過濕法蝕刻等去除即使進(jìn)行上述熱處理也未反應(yīng)的金屬膜MF1。

在該熱處理中，使用通過碳加熱器對(duì)半導(dǎo)體基板進(jìn)行加熱的熱處理裝置。此處，該熱處理包括兩次熱處理工序。即，在第1次熱處理中，例如通過在260℃下進(jìn)行30～120秒的加熱，形成包括NiSi的微晶和Ni₂Si的硅化物層S1。其后，如上所述，在通過濕法蝕刻等去除未反應(yīng)的金屬膜MF1之后，進(jìn)一步地在第2次熱處理中，在600℃下進(jìn)行5～30秒的加熱，使硅化物層S1內(nèi)的NiSi結(jié)晶生長(zhǎng)。通過這樣分兩次進(jìn)行熱處理，能夠防止硅化物層S1異常生長(zhǎng)而在半導(dǎo)體基板SB內(nèi)延伸。由此形成的硅化物層S1例如由鎳鉑(NiPt)硅化物構(gòu)成。

此外，控制柵極電極CG的上表面被作為蓋狀膜的絕緣膜IF2覆蓋，所以在控制柵極電極CG的上部不形成硅化物層S1。同樣地，外圍電路區(qū)域1B的虛擬柵極電極DG的上部也被作為蓋狀膜的絕緣膜IF5覆蓋，所以在虛擬柵極電極DG的上部不形成硅化物層S1。另外，邊壁狀的存儲(chǔ)器柵極電極MG的上部露出，所以在其露出部形成硅化物層S1。但是，該硅化物層S1通過在后面的工序中進(jìn)行的利用CMP(Chemical Mechanical Polishing，化學(xué)機(jī)械研磨)法的研磨工序而被去除。

接下來(lái)，如圖16所示，在半導(dǎo)體基板SB的整個(gè)主面上，以覆蓋控制柵極電極CG、存儲(chǔ)器柵極電極MG、虛擬柵極電極DG和邊壁SW的方式，依次形成絕緣膜(襯墊絕緣膜)IF7和層間絕緣膜IL1。絕緣膜IF7例如由氮化硅膜構(gòu)成，能夠通過例如CVD法而形成。絕緣膜IF7當(dāng)在后面的工序中形成接觸孔時(shí)能夠用作蝕刻阻止膜。層間絕緣膜IL1例如由氧化硅膜的單體膜構(gòu)成，能夠使用例如CVD法等來(lái)形成。此處，按例如厚于控制柵極電極CG的膜厚的膜厚形成層間絕緣膜IL1。

接下來(lái)，如圖17所示，使用CMP法來(lái)研磨層間絕緣膜IL1的上表面。該CMP法使用包括氨水等堿性水溶液(堿性溶劑)的研磨用懸浮液來(lái)進(jìn)行。

由此，使控制柵極電極CG、存儲(chǔ)器柵極電極MG和虛擬柵極電極DG各自的上表面從層間絕緣膜IL1和絕緣膜IF7露出。即，在該研磨工序中，研磨層間絕緣膜IL1和絕緣膜IF7，直至控制柵極電極CG、存儲(chǔ)器柵極電極MG和虛擬柵極電極DG各自的上表面從層間絕緣膜IL1和絕緣膜IF7露出為止。由此，絕緣膜IF2、IF5被去除，邊壁SW和ONO膜ON各自的上部也被部分去除。另外，存儲(chǔ)器柵極電極MG上的硅化物層S1通過該工序，與存儲(chǔ)器柵極電極MG的上部的一部分一起被去除。

由此，通過對(duì)控制柵極電極CG和存儲(chǔ)器柵極電極MG的形狀進(jìn)行加工，在存儲(chǔ)器單元區(qū)域1A中，形成包括控制柵極電極CG、ONO膜ON、存儲(chǔ)器柵極電極MG和源極/漏極區(qū)域的分柵型的MONOS存儲(chǔ)器的存儲(chǔ)器單元MC。作為MONOS型的非易失性存儲(chǔ)元件的存儲(chǔ)器單元MC由控制晶體管和存儲(chǔ)器晶體管構(gòu)成。

即，在存儲(chǔ)器單元區(qū)域1A中，控制柵極電極CG以及形成于控制柵極電極CG的旁邊的半導(dǎo)體基板SB的上表面的一對(duì)源極/漏極區(qū)域構(gòu)成控制晶體管。另外，在存儲(chǔ)器單元區(qū)域1A中，存儲(chǔ)器柵極電極MG以及形成于存儲(chǔ)器柵極電極MG的旁邊的半導(dǎo)體基板SB的上表面的一對(duì)源極/漏極區(qū)域構(gòu)成存儲(chǔ)器晶體管。另外，存儲(chǔ)器柵極電極MG的下方的ONO膜ON構(gòu)成存儲(chǔ)器晶體管的柵極絕緣膜。這樣，控制晶體管和存儲(chǔ)器晶體管共有一對(duì)源極/漏極區(qū)域。

此外，控制晶體管是存儲(chǔ)器單元選擇用晶體管，所以也能夠視為選擇晶體管。因此，控制柵極電極CG也能夠視為選擇柵極電極。存儲(chǔ)器晶體管是存儲(chǔ)用晶體管。

此處，在該CMP工序中，研磨控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上方的硅化物層S1。在該CMP工序中，使用作為不包括酸性溶液的懸浮液的、包括氨水(NH₄OH)等堿性水溶液(堿性溶劑)的懸浮液。因此，構(gòu)成硅化物層S1的鎳(Ni)和鉑(Pt)不溶解于懸浮液中的溶液而混合到懸浮液中。其后，懸浮液中的鎳(Ni)和鉑(Pt)由于通過CMP工序的研磨而產(chǎn)生的低于70℃的熱，與控制柵極電極CG、存儲(chǔ)器柵極電極MG和虛擬柵極電極DG各自的上表面的硅發(fā)生反應(yīng)。通過該反應(yīng)，在控制柵極電極CG、存儲(chǔ)器柵極電極MG和虛擬柵極電極DG各自的上表面上形成硅化物層S2。

即，緊接該CMP工序之后，控制柵極電極CG、存儲(chǔ)器柵極電極MG和虛擬柵極電極DG各自的上表面被硅化物層S2覆蓋。硅化物層S2的膜厚較小，小于硅化物層S1的膜厚。此外，在形成硅化物層S2時(shí)，金屬與硅的反應(yīng)從各柵極電極的上表面向下表面地推進(jìn)，所以，硅化物層S2的上表面的高度與ONO膜ON和層間絕緣膜IL1各自的上表面的高度大致相同。

接下來(lái)，如圖18所示，在層間絕緣膜IL1上，使用例如CVD法來(lái)形成絕緣膜IF8之后，使用光刻技術(shù)和蝕刻法，去除外圍電路區(qū)域1B的絕緣膜IF8。由此，絕緣膜IF8在存儲(chǔ)器單元區(qū)域1A中殘留。即，絕緣膜IF8覆蓋控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面，使虛擬柵極電極DG的上表面露出。絕緣膜IF8例如由氧化硅膜構(gòu)成。

接下來(lái)，通過對(duì)從絕緣膜IF8露出的外圍電路區(qū)域1B的虛擬柵極電極DG的上表面進(jìn)行回蝕而使其后退。通過這樣去除虛擬柵極電極DG的上部的一部分，能夠去除包括形成于虛擬柵極電極DG的上表面上的硅化物層S2的膜，所以在使用圖19在后面敘述的蝕刻工序中，能夠容易地去除虛擬柵極電極DG。

接下來(lái)，如圖19所示，在層間絕緣膜IL1上，使用例如CVD法來(lái)形成絕緣膜IF9之后，使用光刻技術(shù)和蝕刻法來(lái)對(duì)絕緣膜IF9進(jìn)行加工。由此，絕緣膜IF9成為覆蓋存儲(chǔ)器單元區(qū)域1A并且覆蓋外圍電路區(qū)域1B的層間絕緣膜IL1的狀態(tài)。即，絕緣膜IF9覆蓋控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面，使虛擬柵極電極DG的上表面露出。絕緣膜IF9例如由氧化硅膜構(gòu)成。

此外，此處，雖然省略圖示，但絕緣膜IF8(參照?qǐng)D18)也可以不被去除而在絕緣膜IF9與層間絕緣膜IL1之間殘留。另外，假設(shè)即使使用氨過氧化氫(APM)或者硫酸過氧化氫(SPM)等來(lái)去除絕緣膜IF8，對(duì)于這些溶劑，硅化物層S2也不被去除。因此，即使去除絕緣膜IF8，控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面也保持被硅化物層S2覆蓋。

其后，通過濕法蝕刻法去除虛擬柵極電極DG。此處，將絕緣膜IF9用作保護(hù)控制柵極電極CG和存儲(chǔ)器柵極電極MG的掩模，例如通過堿性水溶液進(jìn)行濕法蝕刻，去除虛擬柵極電極DG。作為該堿性水溶液，例如使用氨水(NH₄OH)。虛擬柵極電極DG被去除，從而在構(gòu)成柵極絕緣膜的絕緣膜IF4和HK的上方形成槽(凹部、凹陷部)。外圍電路區(qū)域1B的絕緣膜HK上的槽是被去除了虛擬柵極電極DG的區(qū)域，該槽的兩側(cè)的側(cè)壁由邊壁SW構(gòu)成。

接下來(lái)，如圖20所示，在半導(dǎo)體基板SB上、即包括上述槽的內(nèi)面(底面和側(cè)壁)上的層間絕緣膜IL1上，以完全埋入到上述槽的方式，作為柵極電極用的導(dǎo)電膜而形成金屬膜MGF。此外，關(guān)于金屬膜MGF，考慮具有例如層疊了2個(gè)以上的金屬膜的構(gòu)造，但在圖中，省略該2個(gè)以上的金屬膜的邊界的圖示，作為1個(gè)膜而示出金屬膜MGF。

在金屬膜MGF的形成工序中，上述槽的內(nèi)側(cè)成為完全填埋的狀態(tài)。另外，在層間絕緣膜IL1上也形成金屬膜MGF。作為金屬膜MGF，能夠使用例如氮化鈦(TiN)膜、氮化鉭(TaN)膜、氮化鎢(WN)膜、碳化鈦(TiC)膜、碳化鉭(TaC)膜、碳化鎢(WC)膜、氮化碳化鉭(TaCN)膜、鈦(Ti)膜、鉭(Ta)膜、鈦鋁(TiAl)膜或者鋁(Al)膜等。此外，此處所說(shuō)的金屬膜是指呈現(xiàn)出金屬傳導(dǎo)的導(dǎo)電膜，不僅包括單質(zhì)的金屬膜(純金屬膜)或者合金膜，也包括呈現(xiàn)出金屬傳導(dǎo)的金屬化合物膜。

此處，金屬膜MGF能夠通過例如氮化鈦(TiN)膜與該氮化鈦膜上的鋁(Al)膜的層疊膜而形成。此時(shí)，優(yōu)選使鋁膜厚于氮化鈦膜。鋁膜的電阻低，所以能夠?qū)崿F(xiàn)以后形成的柵極電極G1的低電阻化。

該鋁膜使用PVD(Physical Vapor Deposition，物理氣相沉積)法即濺射法來(lái)形成。此處，利用使用圖13來(lái)說(shuō)明了的裝置，使用由鋁構(gòu)成的靶TG。為了以高的成膜速度形成該鋁膜，此處，將供給到靶TG的電力設(shè)定得較高。該電力是10kW以上。此外，本申請(qǐng)中所說(shuō)的利用濺射法的成膜均是例如利用PVD法的成膜。

接下來(lái)，如圖21所示，通過CMP法等研磨而去除上述槽各自的外部的不需要的金屬膜MGF和絕緣膜IF9等，從而使被埋入到上述槽內(nèi)的金屬膜MGF殘留。由此，使控制柵極電極CG和存儲(chǔ)器柵極電極MG從金屬膜MGF和絕緣膜IF9露出。在絕緣膜IF8(參照?qǐng)D18)殘留的情況下，也去除絕緣膜IF8。

通過被埋入到外圍電路區(qū)域1B的絕緣膜IF4上的槽內(nèi)的金屬膜MGF，形成柵極電極G1。由此，在外圍電路區(qū)域1B中，形成MISFETQ1。MISFETQ1具有柵極電極G1及其旁邊的源極/漏極區(qū)域。MISFETQ1是構(gòu)成例如存儲(chǔ)器單元MC的外圍電路的場(chǎng)效應(yīng)晶體管。

柵極電極G1的正下方的絕緣膜HK和絕緣膜IF4構(gòu)成MISFETQ1的柵極絕緣膜。柵極電極G1是金屬柵極電極。在本實(shí)施方式中，去除虛擬柵極電極DG(參照?qǐng)D18)而置換成柵極電極G1。因此，虛擬柵極電極DG是虛擬的柵極電極，能夠視為置換用柵極電極。

這樣，在本實(shí)施方式中，使用如下方法、即后柵極工藝來(lái)形成MISFETQ1，在該方法中，形成半導(dǎo)體基板SB上的虛擬柵極電極DG，并在半導(dǎo)體基板SB內(nèi)形成源極/漏極區(qū)域之后，將該虛擬柵極電極置換成金屬柵極電極。另外，在本實(shí)施方式中，將柵極電極G1設(shè)為金屬柵極電極，所以能夠?qū)崿F(xiàn)晶體管元件的小型化(柵極絕緣膜的薄膜化)。

在該研磨工序中，不完全去除硅化物層S2。因此，在進(jìn)行該研磨工序之后，控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面也保持被硅化物層S2覆蓋。

接下來(lái)，如使用圖22和圖23來(lái)說(shuō)明的那樣，通過進(jìn)行自對(duì)準(zhǔn)硅化物工藝，在由多晶硅膜構(gòu)成的各電極上形成硅化物層。具體來(lái)說(shuō)，能夠以如下方式形成硅化物層。

即，如圖22所示，使用例如CVD法、光刻技術(shù)和蝕刻法來(lái)形成覆蓋外圍電路區(qū)域1B的絕緣膜IF10的圖案。絕緣膜IF10是未覆蓋存儲(chǔ)器單元區(qū)域1A的控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面而覆蓋柵極電極G1的絕緣膜，例如由氧化硅膜等構(gòu)成。

在形成絕緣膜IF10的圖案時(shí)，例如通過CVD法在層間絕緣膜IL1上形成絕緣膜IF10之后，使用由抗蝕劑圖案構(gòu)成的掩模(未圖示)，進(jìn)行使用干法蝕刻法的蝕刻，接下來(lái)，進(jìn)行使用氫氟酸(HF)的濕法蝕刻，從而對(duì)絕緣膜IF10進(jìn)行加工。由此，存儲(chǔ)器單元區(qū)域1A的層間絕緣膜IL1、ONO膜ON、硅化物層S2、邊壁SW等各自的上表面露出。即，在上述蝕刻工序中，硅化物層S2未被完全去除，控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面保持被硅化物層S2覆蓋。

接下來(lái)，作為前處理，通過對(duì)半導(dǎo)體基板SB的主面進(jìn)行化學(xué)干法蝕刻，去除控制柵極電極CG上和存儲(chǔ)器柵極電極MG上的多余的氧化硅膜等。但是，此處，不完全去除硅化物層S2。因此，控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面保持被硅化物層S2覆蓋。接下來(lái)，在包括控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面上的半導(dǎo)體基板SB的整個(gè)主面上，形成(沉積)硅化物層形成用的金屬膜MF2。金屬膜MF2的膜厚是例如20～25nm。

金屬膜MF2例如由鎳(Ni)和鉑(Pt)的合金膜構(gòu)成，能夠使用濺射法來(lái)形成。此處形成的金屬膜MF2是包含鎳的合金膜，在該合金膜內(nèi)對(duì)鎳添加的材料不限于鉑，也可以是鋁(Al)或者碳(C)等。但是，鉑與鋁或者碳等相比，耐熱性較高，所以能夠合適地用于該合金膜。金屬膜MF2的5％由鉑(Pt)構(gòu)成。

金屬膜MF2與金屬膜MF1(參照?qǐng)D14)同樣地，能夠使用圖13所示的濺射裝置，通過普通濺射法而形成。但是，與金屬膜MF1的形成工序不同，在形成金屬膜MF2時(shí)進(jìn)行的濺射工序中，對(duì)圖13所示的靶TG施加的電力為1kW以上且低于10kW。此處，例如，以1～5kW的電力驅(qū)動(dòng)濺射裝置而沉積金屬膜MF2。

這樣，與在形成金屬膜MF1時(shí)進(jìn)行了的濺射相比，以較小的能量進(jìn)行濺射，從而能夠防止由于濺射而硅化物層S2被破壞。由此，能夠防止控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面從硅化物層S2露出。因此，在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上方，隔著硅化物層S2形成金屬膜MF2。

接下來(lái)，如圖23所示，通過對(duì)半導(dǎo)體基板SB實(shí)施熱處理，使控制柵極電極CG和存儲(chǔ)器柵極電極MG的各表層部分與金屬膜MF2發(fā)生反應(yīng)。即使在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上方形成硅化物層S2，金屬膜MF2內(nèi)的鎳(Ni)等金屬也與控制柵極電極CG和存儲(chǔ)器柵極電極MG分別發(fā)生反應(yīng)。

通過該硅化物化，在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上部，形成硅化物層S3。另外，即使進(jìn)行上述熱處理，未反應(yīng)的金屬膜MF2也通過濕法蝕刻等去除。此時(shí)，由金屬膜構(gòu)成的柵極電極G1被絕緣膜IF10保護(hù)，所以不被去除。此外，在圖中，使硅化物層S2與硅化物層S3一體化而示出。

通過該硅化物化工序而形成的硅化物層S3的膜厚大于硅化物層S2的膜厚。換言之，在使用圖17來(lái)說(shuō)明了的研磨工序中，形成于控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面的硅化物層S2的膜厚小于在使用圖23來(lái)說(shuō)明了的硅化物化工序中形成的硅化物層S3。

在該熱處理中，使用通過碳加熱器對(duì)半導(dǎo)體基板進(jìn)行加熱的熱處理裝置。此處，該熱處理包括兩次熱處理工序。即，在第1次熱處理中，在例如260℃下進(jìn)行30～120秒的加熱，形成包括NiSi的微晶和Ni₂Si的硅化物層S3。其后，如上所述，通過濕法蝕刻等去除未反應(yīng)的金屬膜MF2之后，進(jìn)一步地在第2次熱處理中，在400℃下進(jìn)行10～120秒的加熱，從而使硅化物層S3內(nèi)的NiSi結(jié)晶生長(zhǎng)。由此形成的硅化物層S3例如由鎳鉑(NiPt)硅化物構(gòu)成。

接下來(lái)，如圖24所示，形成層間絕緣膜和多個(gè)接觸插銷。此處，首先，使用例如CVD法來(lái)形成覆蓋包括存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B的半導(dǎo)體基板SB的上表面整體的層間絕緣膜IL2。層間絕緣膜IL2例如由氧化硅膜構(gòu)成，覆蓋控制柵極電極CG、存儲(chǔ)器柵極電極MG、柵極電極G1和層間絕緣膜IL1各自的上表面。

接下來(lái)，將使用光刻技術(shù)而形成于層間絕緣膜IL2上的抗蝕劑膜(未圖示)作為蝕刻掩模，對(duì)層間絕緣膜IL2、IL1、絕緣膜IF10和IF7進(jìn)行干法蝕刻。由此，分別形成多個(gè)貫通層間絕緣膜IL2的接觸孔(開口部、貫通孔)以及貫通層間絕緣膜IL1、IL2和絕緣膜IF7的接觸孔。此外，外圍電路區(qū)域1B的接觸孔貫通絕緣膜IF10。

在各接觸孔的底部，半導(dǎo)體基板SB的主面的一部分、例如擴(kuò)散區(qū)域DF的表面上的硅化物層S1的一部分、控制柵極電極CG的表面上的硅化物層S3的一部分、存儲(chǔ)器柵極電極MG的表面上的硅化物層S3的一部分或者柵極電極G1的一部分等露出。此外，各柵極電極上的接觸孔形成于圖24中未示出的區(qū)域。

接下來(lái)，在各接觸孔內(nèi)，作為連接用的導(dǎo)電體，形成由鎢(W)等構(gòu)成的導(dǎo)電性的接觸插銷CP。為了形成接觸插銷CP，例如在包括接觸孔的內(nèi)部的層間絕緣膜IL2上，形成阻擋導(dǎo)體膜(例如鈦膜、氮化鈦膜或者它們的層疊膜)。之后，在該阻擋導(dǎo)體膜上以完全填埋各接觸孔內(nèi)的方式形成由鎢膜等構(gòu)成的主導(dǎo)體膜，之后，通過CMP法或者回蝕法等去除接觸孔的外部的不需要的主導(dǎo)體膜和阻擋導(dǎo)體膜，從而能夠形成接觸插銷CP。此外，為了簡(jiǎn)化附圖，在圖24中，將構(gòu)成接觸插銷CP的阻擋導(dǎo)體膜和主導(dǎo)體膜(鎢膜)一體化而示出。

被埋入到接觸孔的接觸插銷CP與擴(kuò)散區(qū)域DF、控制柵極電極CG、存儲(chǔ)器柵極電極MG或者柵極電極G1各自的上部連接地形成。即，在存儲(chǔ)器單元MC和MISFETQ1各自的擴(kuò)散區(qū)域DF的上表面，隔著硅化物層S1連接接觸插銷CP。另外，在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面，隔著硅化物層S3連接接觸插銷CP。

設(shè)置硅化物層S1、S2的目的之一在于降低接觸插銷CP與由半導(dǎo)體構(gòu)成的擴(kuò)散區(qū)域DF、控制柵極電極CG和存儲(chǔ)器柵極電極MG之間的接觸電阻。因此，在作為金屬柵極電極的柵極電極G1與接觸插銷CP之間，未設(shè)置硅化物層。

接下來(lái)，如圖25所示，在層間絕緣膜IL2上，使用例如CVD法來(lái)形成(沉積)層間絕緣膜IL3。層間絕緣膜IL3例如由氧化硅膜構(gòu)成。接下來(lái)，使用光刻技術(shù)和干法蝕刻法來(lái)對(duì)層間絕緣膜IL3進(jìn)行加工。由此，對(duì)層間絕緣膜IL3進(jìn)行開口，形成使各接觸插銷CP的上表面露出的多個(gè)槽(布線槽)。

接下來(lái)，如圖26所示，使用濺射法，在層間絕緣膜IL2、IL3和接觸插銷CP的上方，依次形成阻擋導(dǎo)體膜BM、晶種膜SD。即使這樣形成阻擋導(dǎo)體膜BM和晶種膜SD，在層間絕緣膜IL3中開口了的多個(gè)槽中的各個(gè)槽也不被完全埋入。阻擋導(dǎo)體膜BM例如由鉭(Ta)或者氮化鉭(TaN)等構(gòu)成，晶種膜SD由銅(Cu)構(gòu)成。

利用使用圖13來(lái)說(shuō)明了的濺射裝置來(lái)沉積阻擋導(dǎo)體膜BM和晶種膜SD。在形成阻擋導(dǎo)體膜BM時(shí)，使用由鉭(Ta)構(gòu)成的靶TG(參照?qǐng)D13)。另外，如果向腔室CHMS(參照?qǐng)D13)內(nèi)與氬氣(Ar)一起供給氮?dú)?N₂)而進(jìn)行濺射，則能夠形成包括氮化鉭(TaN)的阻擋導(dǎo)體膜BM。在形成晶種膜SD時(shí)，使用由銅(Cu)構(gòu)成的靶TG(參照?qǐng)D13)。

在形成阻擋導(dǎo)體膜BM和晶種膜SD時(shí)，向圖13所示的靶TG供給的直流電源的電力是例如30kW。即，以比在形成硅化物層S1和S3時(shí)對(duì)靶TG供給的電力大的能量進(jìn)行濺射。

接下來(lái)，使用鍍敷法，在晶種膜SD上形成膜厚大的主導(dǎo)體膜MF。主導(dǎo)體膜MF例如由銅(Cu)構(gòu)成。由此，在層間絕緣膜IL3中開口了的多個(gè)槽中的各個(gè)槽被由阻擋導(dǎo)體膜BM、晶種膜SD和主導(dǎo)體膜MF構(gòu)成的層疊膜完全埋入。

接下來(lái)，如圖27所示，使用CMP法等來(lái)去除層間絕緣膜IL3上的多余的阻擋導(dǎo)體膜BM、晶種膜SD和主導(dǎo)體膜MF，從而使層間絕緣膜IL3的上表面露出。由此，形成由被埋入到層間絕緣膜IL3的多個(gè)槽(布線槽)各自的內(nèi)側(cè)的阻擋導(dǎo)體膜BM、晶種膜SD和主導(dǎo)體膜MF構(gòu)成的布線M1。布線M1和層間絕緣膜IL3構(gòu)成第1布線層。阻擋導(dǎo)體膜BM具有防止構(gòu)成被埋入到層間絕緣膜IL3的槽內(nèi)的布線的銅向布線M1的周圍的層間絕緣膜IL3等絕緣膜內(nèi)擴(kuò)散的作用。

多個(gè)第1層布線M1與各接觸插銷CP的上表面電連接。其后，在第1布線層上，依次形成第2布線層、第3布線層等而形成層疊布線層之后，通過切割工序?qū)Π雽?dǎo)體晶片進(jìn)行單片化，得到多個(gè)半導(dǎo)體芯片。通過以上所述，制造本實(shí)施方式的半導(dǎo)體裝置。

<關(guān)于非易失性存儲(chǔ)器的動(dòng)作>

接下來(lái)，參照?qǐng)D28，說(shuō)明非易失性存儲(chǔ)器的動(dòng)作例。

本實(shí)施方式的存儲(chǔ)器單元具有MISFET構(gòu)造，將該MISFET的柵極電極內(nèi)的陷阱性絕緣膜中的電荷累積狀態(tài)作為存儲(chǔ)信息，并將其作為晶體管的閾值而讀出。陷阱性絕緣膜是指能夠累積電荷的絕緣膜，作為一個(gè)例子，可列舉氮化硅膜等。通過電荷向這樣的電荷累積區(qū)域的注入、放出，使MISFET的閾值偏移來(lái)作為存儲(chǔ)元件進(jìn)行動(dòng)作。作為使用陷阱性絕緣膜的非易失性半導(dǎo)體存儲(chǔ)裝置，如本實(shí)施方式的存儲(chǔ)器單元那樣，有分柵型的MONOS存儲(chǔ)器。

圖28是示出本實(shí)施方式的“寫入”、“消除”和“讀出”時(shí)的向選擇存儲(chǔ)器單元的各部位施加電壓的施加條件的一個(gè)例子的表。在圖28的表中，記載了分別在“寫入”、“消除”和“讀出”時(shí)對(duì)圖27所示的存儲(chǔ)器單元MC的存儲(chǔ)器柵極電極MG施加的電壓Vmg、對(duì)源極區(qū)域施加的電壓Vs、對(duì)控制柵極電極CG施加的電壓Vcg、對(duì)漏極區(qū)域施加的電壓Vd和對(duì)半導(dǎo)體基板上表面的p型阱施加的基極電壓Vb。此處所說(shuō)的選擇存儲(chǔ)器單元是指作為進(jìn)行“寫入”、“消除”或者“讀出”的對(duì)象而選擇出的存儲(chǔ)器單元。

此外，在圖27所示的非易失性存儲(chǔ)器的例子中，存儲(chǔ)器柵極電極MG的右側(cè)的活性區(qū)域是源極區(qū)域，控制柵極電極CG的左側(cè)的活性區(qū)域是漏極區(qū)域。另外，圖28的表所示出的是電壓的施加條件的合適的一個(gè)例子，不限定于此，根據(jù)需要能夠進(jìn)行各種變更。另外，在本實(shí)施方式中，將向作為存儲(chǔ)器晶體管的ONO膜ON中的電荷累積部的氮化硅膜NT(參照?qǐng)D3)的電子的注入定義為“寫入”，將空穴(hole)的注入定義為“消除”。

另外，在圖28的表中，A欄對(duì)應(yīng)于寫入方法是SSI方式并且消除方法是BTBT方式的情況，B欄對(duì)應(yīng)于寫入方法是SSI方式并且消除方法是FN方式的情況，C欄對(duì)應(yīng)于寫入方法是FN方式并且消除方法是BTBT方式的情況，D欄對(duì)應(yīng)于寫入方法是FN方式并且消除方法是FN方式的情況。

SSI方式能夠視為通過對(duì)氮化硅膜NT注入熱電子而進(jìn)行存儲(chǔ)器單元的寫入的動(dòng)作法，BTBT方式能夠視為通過對(duì)氮化硅膜NT注入熱空穴而進(jìn)行存儲(chǔ)器單元的消除的動(dòng)作法，F(xiàn)N方式能夠視為通過電子或者空穴的隧穿而進(jìn)行寫入或者消除的動(dòng)作法。關(guān)于FN方式，如果采用其他表述，則FN方式的寫入能夠視為通過利用FN隧道效應(yīng)對(duì)氮化硅膜NT注入電子而進(jìn)行存儲(chǔ)器單元的寫入的動(dòng)作方式，F(xiàn)N方式的消除能夠視為通過利用FN隧道效應(yīng)對(duì)氮化硅膜NT注入空穴而進(jìn)行存儲(chǔ)器單元的消除的動(dòng)作方式。以下，具體來(lái)說(shuō)明。

關(guān)于寫入方式，有通過利用被稱為所謂的SSI(Source Side Injection：源極側(cè)注入)方式的源極側(cè)注入的熱電子注入進(jìn)行寫入的寫入方式(熱電子注入寫入方式)、以及通過被稱為所謂的FN方式的FN(Fowler Nordheim)隧穿進(jìn)行寫入的寫入方式(隧穿寫入方式)。

在SSI方式的寫入中，將例如圖28的表的A欄或者B欄的“寫入動(dòng)作電壓”所示的電壓(Vmg＝10V、Vs＝5V、Vcg＝1V、Vd＝0.5V、Vb＝0V)施加到進(jìn)行寫入的選擇存儲(chǔ)器單元的各部位，對(duì)選擇存儲(chǔ)器單元的ONO膜ON中的氮化硅膜NT中注入電子，從而進(jìn)行寫入。

此時(shí)，在2個(gè)柵極電極(存儲(chǔ)器柵極電極MG和控制柵極電極CG)間的下方的溝道區(qū)域(源極、漏極間)產(chǎn)生熱電子，對(duì)作為存儲(chǔ)器柵極電極MG的下方的ONO膜ON中的電荷累積部的氮化硅膜NT注入熱電子。所注入的熱電子(電子)被ONO膜ON中的氮化硅膜NT中的陷阱能級(jí)捕獲，其結(jié)果，存儲(chǔ)器晶體管的閾值電壓上升。即，存儲(chǔ)器晶體管成為寫入狀態(tài)。

在FN方式的寫入中，將例如圖28的表的C欄或者D欄的“寫入動(dòng)作電壓”所示的電壓(Vmg＝－12V、Vs＝0V、Vcg＝0V、Vd＝0V、Vb＝0V)施加到進(jìn)行寫入的選擇存儲(chǔ)器單元的各部位，在選擇存儲(chǔ)器單元中，使電子從存儲(chǔ)器柵極電極MG隧穿而注入到ONO膜ON中的氮化硅膜NT，從而進(jìn)行寫入。此時(shí)，電子利用FN隧穿(FN隧道效應(yīng))從存儲(chǔ)器柵極電極MG隧穿氧化硅膜OX2(參照?qǐng)D3)而注入到ONO膜ON中，被ONO膜ON中的氮化硅膜NT中的陷阱能級(jí)捕獲，其結(jié)果，存儲(chǔ)器晶體管的閾值電壓上升。即，存儲(chǔ)器晶體管成為寫入狀態(tài)。

此外，在FN方式的寫入中，也能夠通過使電子從半導(dǎo)體基板SB隧穿而注入到ONO膜ON中的氮化硅膜NT，從而進(jìn)行寫入，在該情況下，寫入動(dòng)作電壓能夠設(shè)為使例如圖28的表的C欄或者D欄的“寫入動(dòng)作電壓”的正負(fù)反轉(zhuǎn)而得到的電壓。

關(guān)于消除方法，有通過利用被稱為所謂的BTBT方式的BTBT(Band-To-Band Tunneling：帶間隧道現(xiàn)象)的熱空穴注入進(jìn)行消除的消除方式(熱空穴注入消除方式)、以及通過利用被稱為所謂的FN方式的FN(Fowler Nordheim)隧穿進(jìn)行消除的消除方式(隧穿消除方式)。

在BTBT方式的消除中，將通過BTBT而產(chǎn)生的空穴(hole)注入到電荷累積部(ONO膜ON中的氮化硅膜NT)而進(jìn)行消除。將例如圖28的表的A欄或者C欄的“消除動(dòng)作電壓”所示的電壓(Vmg＝－6V、Vs＝6V、Vcg＝0V、Vd＝開路、Vb＝0V)施加到進(jìn)行消除的選擇存儲(chǔ)器單元的各部位。由此，通過BTBT現(xiàn)象而產(chǎn)生空穴并進(jìn)行電場(chǎng)加速，從而對(duì)選擇存儲(chǔ)器單元的ONO膜ON中的氮化硅膜NT中注入空穴，由此，使存儲(chǔ)器晶體管的閾值電壓降低。即，存儲(chǔ)器晶體管成為消除狀態(tài)。

在FN方式的消除中，將例如圖28的表的B欄或者D欄的“消除動(dòng)作電壓”所示的電壓(Vmg＝12V、Vs＝0V、Vcg＝0V、Vd＝0V、Vb＝0V)施加到進(jìn)行消除的選擇存儲(chǔ)器單元的各部位，在選擇存儲(chǔ)器單元中，使空穴從存儲(chǔ)器柵極電極MG隧穿而注入到ONO膜ON中的氮化硅膜NT，從而進(jìn)行消除。此時(shí)，空穴利用FN隧穿(FN隧道效應(yīng))從存儲(chǔ)器柵極電極MG隧穿氧化硅膜OX2(參照?qǐng)D3)而注入到ONO膜ON中，被ONO膜ON中的氮化硅膜NT中的陷阱能級(jí)捕獲，其結(jié)果，存儲(chǔ)器晶體管的閾值電壓降低。即，存儲(chǔ)器晶體管成為消除狀態(tài)。

此外，在FN方式的消除中，也能夠使空穴從半導(dǎo)體基板SB隧穿而注入到ONO膜ON中的氮化硅膜NT，從而進(jìn)行消除，在該情況下，消除動(dòng)作電壓能夠設(shè)為將例如圖28的表的B欄或者D欄的“消除動(dòng)作電壓”的正負(fù)反轉(zhuǎn)而得到的電壓。

在讀出時(shí)，將例如圖28的表的A欄、B欄、C欄或者D欄的“讀出動(dòng)作電壓”所示的電壓施加到進(jìn)行讀出的選擇存儲(chǔ)器單元的各部位。將施加到讀出時(shí)的存儲(chǔ)器柵極電極MG的電壓Vmg設(shè)為寫入狀態(tài)下的存儲(chǔ)器晶體管的閾值電壓與消除狀態(tài)下的閾值電壓之間的值，從而能夠判別寫入狀態(tài)與消除狀態(tài)。

<關(guān)于本實(shí)施方式的效果>

以下，使用圖49～圖51來(lái)說(shuō)明本實(shí)施方式的制造方法和半導(dǎo)體裝置的效果。圖49和圖50是示出比較例的半導(dǎo)體裝置的制造工序的剖面圖。圖51是示出本實(shí)施方式的半導(dǎo)體裝置的制造工序的剖面圖。

在MONOS存儲(chǔ)器中，通過將柵極電極上硅化物層用作布線，能夠?qū)崿F(xiàn)柵極電極的低電阻化。但是，在通過將由半導(dǎo)體膜構(gòu)成的虛擬柵極電極置換成金屬柵極電極而形成在存儲(chǔ)器單元區(qū)域的外圍電路區(qū)域中構(gòu)成邏輯電路等的晶體管的柵極電極的情況下，需要使用后柵極工藝。

在后柵極工藝中，在晶體管的源極/漏極區(qū)域的上表面形成硅化物層之后，形成層間絕緣膜，其后，為了使通過層間絕緣膜而被埋入了的上述虛擬柵極電極、存儲(chǔ)器單元的控制柵極電極和存儲(chǔ)器柵極電極從層間絕緣膜露出，進(jìn)行研磨工序。因此，在該研磨工序之后，再次形成硅化物層，從而能夠在存儲(chǔ)器單元的控制柵極電極和存儲(chǔ)器柵極電極各自的上表面上形成硅化物層。

此處，圖49和圖50示出在進(jìn)行上述研磨時(shí)在控制柵極電極和存儲(chǔ)器柵極電極各自的上表面上不形成薄的硅化物層而使它們的上表面露出的情況下的比較例。

在這樣的情況下，如圖49所示，當(dāng)在露出的控制柵極電極CG和存儲(chǔ)器柵極電極MG的上方利用濺射法沉積金屬膜MF2時(shí)，分別構(gòu)成控制柵極電極CG和存儲(chǔ)器柵極電極MG的硅(Si)向金屬膜MF2內(nèi)擴(kuò)散。該硅在金屬膜MF2內(nèi)向上方向和橫向擴(kuò)散。當(dāng)在該狀態(tài)下進(jìn)行加熱處理而使金屬膜MF2與硅發(fā)生反應(yīng)時(shí)，金屬膜MF2與控制柵極電極CG和存儲(chǔ)器柵極電極MG發(fā)生反應(yīng)而形成硅化物層，但向金屬膜MF2內(nèi)擴(kuò)散了的硅也與金屬膜MF2發(fā)生反應(yīng)而形成硅化物層。

在該情況下，考慮由于隔著膜厚小的ONO膜ON而相鄰的控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互間隔小，所以形成于控制柵極電極CG的正上方的硅化物層與形成于存儲(chǔ)器柵極電極MG的正上方的硅化物層連接，成為一體。即，控制柵極電極CG和存儲(chǔ)器柵極電極MG之間有可能發(fā)生短路，存儲(chǔ)器單元不再正常動(dòng)作。

另外，即使形成于控制柵極電極CG的正上方的硅化物層與形成于存儲(chǔ)器柵極電極MG的正上方的硅化物層不接觸，在這些硅化物層彼此在ONO膜ON的正上方以小的間隔接近而形成的情況下，控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互間的耐壓也降低，所以存儲(chǔ)器單元有可能不再正常動(dòng)作。

另外，在形成金屬膜MF2時(shí)使用濺射法，但此時(shí)，如果對(duì)圖13所示的靶TG供給例如10～20kW的較高的能量而進(jìn)行濺射，則如圖50所示，被濺射了的金屬粒子MP在露出的控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面高速地碰撞。因此，控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面的硅(Si)飛散到控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的周圍并附著，在其上沉積金屬膜MF2(參照?qǐng)D49)。被濺射了的該金屬粒子MP例如由鎳鉑(NiPt)構(gòu)成。

當(dāng)在該狀態(tài)下進(jìn)行加熱處理而使金屬膜MF2與硅發(fā)生反應(yīng)時(shí)，金屬膜MF2與控制柵極電極CG和存儲(chǔ)器柵極電極MG發(fā)生反應(yīng)而形成硅化物層，但飛散而附著于控制柵極電極CG和存儲(chǔ)器柵極電極MG的旁邊的ONO膜ON的上表面的硅也與金屬膜MF2發(fā)生反應(yīng)而形成硅化物層。

在該情況下，也考慮由于隔著膜厚小的ONO膜ON而相鄰的控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互的間隔小，所以形成于控制柵極電極CG的正上方的硅化物層與形成于存儲(chǔ)器柵極電極MG的正上方的硅化物層成為一體并且接近地形成。即，在控制柵極電極CG和存儲(chǔ)器柵極電極MG之間發(fā)生短路或者耐壓的降低，存儲(chǔ)器單元有可能不再正常動(dòng)作。

與此相對(duì)地，在本實(shí)施方式中，在使用圖17來(lái)說(shuō)明了的利用CMP法的研磨工序中，使用包括堿性水溶液的懸浮液來(lái)進(jìn)行層間絕緣膜IL1、絕緣膜IF7和硅化物層S1(參照?qǐng)D16)的研磨。因此，圖17所示的薄的硅化物層S2以覆蓋控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面的方式形成。在使用包括酸性水溶液(酸性溶劑)的懸浮液來(lái)進(jìn)行上述研磨的情況下，構(gòu)成硅化物層的金屬溶解到酸性水溶液中，所以如圖49所示，在研磨以后硅化物層S2(參照?qǐng)D17)不殘留，但此處，使用堿性水溶液來(lái)進(jìn)行研磨，所以形成硅化物層S2。

這樣在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面被硅化物層S2覆蓋的狀態(tài)下，如果進(jìn)行圖22所示的金屬膜MF2的成膜工序，則硅化物層S2介于所形成的金屬膜MF2與控制柵極電極CG和存儲(chǔ)器柵極電極MG之間。因此，如圖51所示，能夠防止控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的內(nèi)部的硅向金屬膜MF2內(nèi)擴(kuò)散。

因此，即使其后形成進(jìn)行了熱處理的圖23所示的硅化物層S3，在ONO膜ON上也不形成硅化物層S3。因此，能夠防止由于控制柵極電極CG和存儲(chǔ)器柵極電極MG經(jīng)由硅化物層S3短路以及硅化物層S3接近而導(dǎo)致控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互間的耐壓降低。

另外，在利用濺射法對(duì)圖22所示的金屬膜MF2進(jìn)行成膜時(shí)，硅化物層S2作為保護(hù)膜而起作用，所以，能夠防止構(gòu)成控制柵極電極CG和存儲(chǔ)器柵極電極MG的硅飛散。因此，在金屬膜MF2的成膜后進(jìn)行熱處理而形成硅化物層S3時(shí)，在ONO膜ON上不形成硅化物層S3。

因此，能夠防止由于控制柵極電極CG和存儲(chǔ)器柵極電極MG經(jīng)由硅化物層S3短路以及硅化物層S3接近而導(dǎo)致控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互間的耐壓降低。

根據(jù)以上所述，在本實(shí)施的形成中，能夠提高半導(dǎo)體裝置的可靠性。

另外，在本實(shí)施方式中，在形成圖22所示的金屬膜MF2時(shí)，將比在形成金屬膜MF1(參照?qǐng)D14)、阻擋導(dǎo)體膜BM和晶種膜SD(參照?qǐng)D25)時(shí)供給到靶TG(參照?qǐng)D13)的能量低的能量供給到靶TG而進(jìn)行濺射。因此，如圖22所示，能夠不破壞硅化物層S2而在控制柵極電極CG和存儲(chǔ)器柵極電極MG上隔著硅化物層S2形成金屬膜MF2。

因此，在使用圖23來(lái)說(shuō)明了的硅化物化工序中，控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面未從硅化物層S2露出，未與金屬膜MF2相接，所以，能夠防止使用圖49來(lái)說(shuō)明了的硅向金屬膜MF2內(nèi)的擴(kuò)散以及使用圖50來(lái)說(shuō)明了的由濺射導(dǎo)致的硅的飛散。因此，能夠防止由于經(jīng)由控制柵極電極CG上的硅化物層S3和存儲(chǔ)器柵極電極MG上的硅化物層S3而柵極電極彼此短路以及硅化物層S3接近而導(dǎo)致控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互間的耐壓降低。

另外，在形成圖22所示的金屬膜MF2時(shí)，也可以將與在形成金屬膜MF1(參照?qǐng)D14)時(shí)供給到靶TG(參照?qǐng)D13)的能量相同的能量(例如10～20kW)供給到靶TG而進(jìn)行濺射。在該情況下，也由于圖22所示的控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面被硅化物層S2保護(hù)，所以能夠防止由于硅的擴(kuò)散和飛散導(dǎo)致的短路和耐壓的降低。

如果這樣以較高的能量進(jìn)行濺射而形成金屬膜MF2，則金屬膜MF2的沉積速度變快，所以能夠縮短半導(dǎo)體裝置的制造所需要的時(shí)間。即，能夠降低半導(dǎo)體裝置的制造成本。

另外，在本實(shí)施方式中，在研磨工序中形成圖22所示的硅化物層S2，未追加用于形成硅化物層S2的自對(duì)準(zhǔn)硅化物工序，所以，能夠防止半導(dǎo)體裝置的制造成本的增大。

<關(guān)于變形例1>

在上述實(shí)施方式中，說(shuō)明了通過使在形成圖22所示的金屬膜MF2時(shí)的濺射工序中供給到靶TG(參照?qǐng)D13)的能量減小，從而防止硅化物層S2的破壞和構(gòu)成存儲(chǔ)器單元區(qū)域1A的各柵極電極的硅的飛散。與此相對(duì)地，如以下說(shuō)明的那樣，即使使用在濺射裝置內(nèi)配置多孔板的準(zhǔn)直濺射法，也能夠得到防止硅化物層S2的破壞和構(gòu)成存儲(chǔ)器單元區(qū)域1A的各柵極電極的硅的飛散的效果。

在圖29中，示出本實(shí)施方式的半導(dǎo)體裝置的變形例1中使用的濺射裝置的剖面。該濺射裝置的構(gòu)成與使用圖13來(lái)說(shuō)明了的裝置大致相同，但在腔室CHMS內(nèi)，在半導(dǎo)體晶片WF與靶TG之間配置多孔板(準(zhǔn)直器、準(zhǔn)直板)CF，在這一點(diǎn)上與圖13所示的裝置不同。多孔板CF是具有大量例如從上表面向下表面貫通的孔部(貫通孔)的金屬板，大量的該孔部中的各孔部向與半導(dǎo)體晶片WF的主面垂直的方向延伸。

這樣，進(jìn)行濺射而向相對(duì)于半導(dǎo)體晶片WF的主面傾斜的方向飛行的金屬粒子被格子狀的準(zhǔn)直器阻擋而無(wú)法到達(dá)半導(dǎo)體晶片WF的主面，僅有在飛行的方向中具有較多與該主面垂直的分量的金屬粒子到達(dá)半導(dǎo)體晶片WF。由此，即使例如對(duì)靶TG供給例如10～20kW的電力而進(jìn)行濺射，也能夠防止由于從傾斜方向入射的粒子而圖22所示的硅化物層S2被破壞以及構(gòu)成存儲(chǔ)器單元區(qū)域1A的各柵極電極的硅飛散。

此外，在濺射工序中，也可以通過對(duì)多孔板CF施加接地電壓，使從靶TG濺射了的金屬粒子中的、相對(duì)于半導(dǎo)體晶片WF的主面傾斜地入射的粒子附著到多孔板CF而將其捕獲。

<關(guān)于變形例2>

在上述實(shí)施方式中，說(shuō)明了在形成圖22所示的金屬膜MF2時(shí)的濺射工序中，使供給到靶TG(參照?qǐng)D13)的能量減小，從而防止硅化物層S2的破壞以及構(gòu)成存儲(chǔ)器單元區(qū)域1A的各柵極電極的硅的飛散。與此相對(duì)地，如以下說(shuō)明的那樣，即使使用在濺射裝置內(nèi)配置多孔板的準(zhǔn)直濺射法，也能夠得到防止硅化物層S2的破壞以及構(gòu)成存儲(chǔ)器單元區(qū)域1A的各柵極電極的硅的飛散的效果。

在圖30中，示出本實(shí)施方式的半導(dǎo)體裝置的變形例2中使用的濺射裝置的剖面。圖30是示出在本變形例中使用的濺射裝置的剖面圖。該濺射裝置的構(gòu)成與使用圖13來(lái)說(shuō)明了的裝置大致相同，但腔室CHMS的縱向的長(zhǎng)度較長(zhǎng)、即半導(dǎo)體晶片WF與靶TG的間隔大，在這一點(diǎn)上與圖13所示的裝置不同。即，本變形例的濺射裝置用于通過長(zhǎng)拋濺射法進(jìn)行濺射。

這樣，通過進(jìn)行長(zhǎng)拋濺射，被濺射而在金屬粒子飛行的方向中具有較多相對(duì)于該主面傾斜的分量的粒子由于靶TG和半導(dǎo)體晶片WF的間隔長(zhǎng)，所以未到達(dá)半導(dǎo)體晶片WF。因此，與上述變形例1同樣地，僅有被濺射而在金屬粒子飛行的方向中具有較多與該主面垂直的分量的金屬粒子到達(dá)半導(dǎo)體晶片WF。

由此，即使例如對(duì)靶TG供給例如10～20kW的電力而進(jìn)行濺射，也能夠防止由于從傾斜方向入射的粒子而圖22所示的硅化物層S2被破壞以及構(gòu)成存儲(chǔ)器單元區(qū)域1A的各柵極電極的硅飛散。

(實(shí)施方式2)

以下，與上述實(shí)施方式1不同，使用圖31～圖34來(lái)說(shuō)明不通過研磨工序形成薄的硅化物層S2(參照?qǐng)D22)來(lái)防止控制柵極電極和存儲(chǔ)器柵極電極的短路和這些柵極電極間的耐壓降低。圖31～圖34是說(shuō)明本實(shí)施方式的半導(dǎo)體裝置的制造工序的剖面圖。在圖31～圖34中，與圖1等同樣地，示出存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B。

在本實(shí)施方式的制造工序中，首先，在進(jìn)行使用圖1～圖16來(lái)說(shuō)明了的工序之后，如圖31所示，進(jìn)行使用CMP法的研磨工序，從而使控制柵極電極CG、存儲(chǔ)器柵極電極MG和虛擬柵極電極DG各自的上表面露出。在該研磨中，使用不包括堿性水溶液的懸浮液來(lái)進(jìn)行利用CMP法的研磨，所以在上述各柵極電極上不形成薄的硅化物層S2(參照?qǐng)D22)。

接下來(lái)，如圖32所示，在進(jìn)行使用圖18～圖21來(lái)說(shuō)明了的工序之后，形成使控制柵極電極CG和存儲(chǔ)器柵極電極MG露出并覆蓋虛擬柵極電極DG的絕緣膜IF10的圖案。其后，利用使用圖13來(lái)說(shuō)明了的濺射裝置，對(duì)靶TG供給1kW以上且低于10kW的電力而進(jìn)行濺射，從而在層間絕緣膜IL1、控制柵極電極CG、存儲(chǔ)器柵極電極MG和絕緣膜IF10上，形成(沉積)例如由鎳鉑(NiPt)構(gòu)成的金屬膜MF2。此處，設(shè)為與上述實(shí)施方式1相同。

即，在使用圖13所示的裝置來(lái)進(jìn)行上述濺射的情況下，在該濺射中供給到靶的電力小于在使用圖26來(lái)說(shuō)明了的形成阻擋導(dǎo)體膜BM和晶種膜SD時(shí)的濺射中供給到靶的電力。

或者也可以不使用圖13所示的裝置而使用圖29或者圖30所示的裝置。即，利用使用圖29來(lái)說(shuō)明的準(zhǔn)直濺射法或者利用使用圖30來(lái)說(shuō)明了的長(zhǎng)拋濺射法來(lái)進(jìn)行濺射，由此，也可以形成金屬膜MF2。

即，在使用圖30所示的裝置來(lái)進(jìn)行上述濺射的情況下，該濺射中的靶與半導(dǎo)體晶片之間的距離長(zhǎng)于使用圖26來(lái)說(shuō)明了的形成阻擋導(dǎo)體膜BM和晶種膜SD時(shí)的濺射中的靶與半導(dǎo)體晶片之間的距離。

此時(shí)，在圖32中在露出的控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面上沉積金屬膜MF2，所以金屬膜MF2和控制柵極電極CG以及存儲(chǔ)器柵極電極MG各自的上表面互相相接。

接下來(lái)，如圖33所示，通過進(jìn)行與使用圖23來(lái)說(shuō)明了的工序相同的硅化物化工序，形成與控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面相接的硅化物層S3。

接下來(lái)，如圖34所示，通過進(jìn)行使用圖24～圖27來(lái)說(shuō)明了的工序，能夠制造本實(shí)施方式的半導(dǎo)體裝置。

在本實(shí)施方式中，在利用使用圖13來(lái)說(shuō)明了的裝置來(lái)形成金屬膜MF2(參照?qǐng)D52)時(shí)，將比形成金屬膜MF1(參照?qǐng)D14)、阻擋導(dǎo)體膜BM和晶種膜SD(參照?qǐng)D25)時(shí)供給到靶TG(參照?qǐng)D13)的能量低的能量供給到靶TG而進(jìn)行濺射?；蛘呤褂脠D29或者圖30所示的裝置來(lái)形成金屬膜MF2(參照?qǐng)D52)。

因此，能夠降低由于濺射而飛散的金屬粒子碰撞到控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面的能量，所以能夠抑制使用圖50來(lái)說(shuō)明了的硅的飛散。因此，在形成圖33所示的硅化物層S3的情況下，能夠防止由于經(jīng)由控制柵極電極CG上的硅化物層S3和存儲(chǔ)器柵極電極MG上的硅化物層S3而柵極電極彼此短路以及硅化物層S3接近而導(dǎo)致控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互間的耐壓降低。因此，能夠提高半導(dǎo)體裝置的可靠性。

<關(guān)于變形例>

如使用圖31來(lái)說(shuō)明的那樣，在研磨工序中不形成薄的硅化物層S2(參照?qǐng)D17)，以下，使用圖35～圖39來(lái)說(shuō)明追加用于形成這樣的薄膜的硅化物層的自對(duì)準(zhǔn)硅化物工序。圖35～圖39是說(shuō)明本變形例的半導(dǎo)體裝置的制造工序的剖面圖。在圖35～圖39中，與圖1等同樣地，示出存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B。

在本變形例的制造工序中，首先，進(jìn)行使用圖31來(lái)說(shuō)明了的工序，接下來(lái)進(jìn)行使用圖18～圖21來(lái)說(shuō)明了的工序之后，如圖35所示，形成使控制柵極電極CG和存儲(chǔ)器柵極電極MG露出并覆蓋虛擬柵極電極DG的絕緣膜IF10，接下來(lái)，使用濺射法，在半導(dǎo)體基板SB上形成金屬膜MF3。

與圖52所示的金屬膜MF2同樣地，使用低能量的濺射法(參照?qǐng)D13)、準(zhǔn)直濺射法(參照?qǐng)D29)或者長(zhǎng)拋濺射法(參照?qǐng)D30)來(lái)形成金屬膜MF3。因此，此處，在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面上未形成硅化物層，所以，與它們的上表面相接地沉積金屬膜MF3，但能夠防止控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面的硅由于濺射而飛散。

接下來(lái)，如圖36所示，通過在低于70℃的低溫下加熱半導(dǎo)體基板SB，使金屬膜MF3與控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面的硅發(fā)生反應(yīng)，由此，在控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面上形成薄的硅化物層S4。硅化物層S4的膜厚小于硅化物層S1。其后，去除未發(fā)生反應(yīng)的多余的金屬膜MF3。

接下來(lái)，如圖37所示，進(jìn)行與使用圖22來(lái)說(shuō)明了的工序相同的工序，在層間絕緣膜IL1上形成金屬膜MF2。即，在為了形成金屬膜MF2而進(jìn)行的濺射工序中，能夠使用低能量的濺射法(參照?qǐng)D13)、準(zhǔn)直濺射法(參照?qǐng)D29)或者長(zhǎng)拋濺射法(參照?qǐng)D30)。另外，也能夠?qū)⑴c在形成金屬膜MF1(參照?qǐng)D14)時(shí)供給到靶TG(參照?qǐng)D13)的能量相同的能量(例如10～20kW)供給到靶TG而進(jìn)行濺射。

在使用低能量的濺射法(參照?qǐng)D13)、準(zhǔn)直濺射法(參照?qǐng)D29)或者長(zhǎng)拋濺射法(參照?qǐng)D30)的情況下，能夠防止硅化物層S4的破壞。另外，即使使用10～20kW左右的高能量來(lái)進(jìn)行濺射，由于控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面被硅化物層S4保護(hù)，所以也能夠防止由于硅的擴(kuò)散和飛散導(dǎo)致的短路和耐壓的降低。在以高能量進(jìn)行濺射的情況下，能夠得到加快金屬膜MF2的沉積速度的效果。

接下來(lái)，如圖38所示，在進(jìn)行利用熱處理的硅化物化而形成與控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面相接的硅化物層S5之后，去除多余的金屬膜MF2。此處，硅化物層S4與硅化物層S5成為一體，未圖示。即，硅化物層S5的膜厚比硅化物層S4大。

接下來(lái)，如圖39所示，進(jìn)行使用圖24～圖27來(lái)說(shuō)明了的工序，從而能夠制造本變形例的半導(dǎo)體裝置。

在本變形例中，在通過圖37所示的薄的硅化物層S4覆蓋控制柵極電極CG和存儲(chǔ)器柵極電極MG的狀態(tài)下，進(jìn)行硅化物化，由此，形成硅化物層S5(參照?qǐng)D38)。因此，能夠防止由于形成硅化物層S5而硅向沉積的金屬膜MF2(參照?qǐng)D37)內(nèi)擴(kuò)散以及濺射時(shí)硅的飛散所導(dǎo)致的短路和耐壓的降低的發(fā)生，所以能夠提高半導(dǎo)體裝置的可靠性。

另外，在上述變形例中，進(jìn)行形成圖35所示的金屬膜MF3的工序、熱處理工序以及去除金屬膜MF3的工序而形成硅化物層S4，但也可以不進(jìn)行這些工序，而在形成金屬膜MF2(參照?qǐng)D37)的濺射工序中形成硅化物層S4，接下來(lái)形成硅化物層S5(參照?qǐng)D38)。這能夠通過在較高的溫度下進(jìn)行化學(xué)干法蝕刻而作為金屬膜MF2的前處理來(lái)實(shí)現(xiàn)。

即，在使用圖32來(lái)說(shuō)明了的工序中，在形成柵極電極G1和絕緣膜IF10之后，作為用于形成金屬膜MF2的前處理，進(jìn)行化學(xué)干法蝕刻。由此，去除層間絕緣膜IL1、控制柵極電極CG和存儲(chǔ)器柵極電極MG等上表面上的雜質(zhì)。在該化學(xué)干法蝕刻中，將半導(dǎo)體晶片、即半導(dǎo)體基板SB和其上的構(gòu)造體加熱到100～200℃。其后，在層間絕緣膜IL1上進(jìn)行用于沉積金屬膜MF2的濺射。

該濺射工序中的半導(dǎo)體晶片由于通過剛才的上述化學(xué)干法蝕刻而被加熱的影響，具有例如低于70℃的較高的溫度。因此，在濺射中的初期沉積的金屬膜和硅由于熱而發(fā)生反應(yīng)，從而在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面形成硅化物層S4(參照?qǐng)D37)。因此，能夠防止在其后接著進(jìn)行的濺射中，控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面的硅飛散。

通過如上所述地進(jìn)行濺射，如圖37所示，在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上方，隔著硅化物層S4形成金屬膜MF2。在其后的工序中，通過進(jìn)行使用圖38和圖39來(lái)說(shuō)明了的工序，能夠制造包括被硅化物層S5覆蓋了上表面的控制柵極電極CG和存儲(chǔ)器柵極電極MG的半導(dǎo)體裝置。

此處，如上述變形例那樣，能夠省略金屬膜MF3(參照?qǐng)D35)的形成工序、用于形成硅化物層S4的加熱工序和金屬膜MF3的去除工序，所以能夠簡(jiǎn)化制造工序。因此，能夠降低半導(dǎo)體裝置的制造成本。

(實(shí)施方式3)

以下，與上述實(shí)施方式1不同，通過使控制柵極電極和存儲(chǔ)器柵極電極各自的上表面后退，防止這些柵極電極間的短路和耐壓降低，使用圖40～圖43來(lái)說(shuō)明這一情形。圖40～圖43是說(shuō)明本實(shí)施方式的半導(dǎo)體裝置的制造工序的剖面圖。在圖40～圖43中，與圖1等同樣地，示出存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B。

在本實(shí)施方式的制造工序中，首先，進(jìn)行使用圖31來(lái)說(shuō)明了的工序，接下來(lái)進(jìn)行使用圖18～圖21來(lái)說(shuō)明了的工序之后，如圖40所示，進(jìn)行干法蝕刻，從而使控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面向半導(dǎo)體基板SB的主面?zhèn)群笸恕?/p>

此處，對(duì)ONO膜ON進(jìn)行有選擇比的干法蝕刻。因此，控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面的高度低于ONO膜ON的最高位置的上表面的高度。這樣通過干法蝕刻進(jìn)行回蝕，所以即使形成圖17所示的硅化物層S2，硅化物層S2也被去除。因此，回蝕后的控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面露出。通過該回蝕，在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面上形成槽。

接下來(lái)，通過進(jìn)行與使用圖22來(lái)說(shuō)明了的工序相同的工序，在形成絕緣膜IF10之后，在層間絕緣膜IL1、控制柵極電極CG、存儲(chǔ)器柵極電極MG和絕緣膜IF10的上方形成金屬膜MF2。金屬膜MF2埋入上述槽，與控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面相接地形成。

此處，使用低能量的濺射法(參照?qǐng)D13)、準(zhǔn)直濺射法(參照?qǐng)D29)或者長(zhǎng)拋濺射法(參照?qǐng)D30)來(lái)形成。因此，在沉積金屬膜MF2時(shí)，能夠防止控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面的硅由于濺射而飛散。

接下來(lái)，如圖42所示，通過進(jìn)行與使用圖23來(lái)說(shuō)明了的工序相同的工序，形成與控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面相接的硅化物層S3，其后去除多余的金屬膜MF2。控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面被回蝕，所以形成于這些柵極電極上的2個(gè)硅化物層S3各自的上表面的高度低于ONO膜ON的最上表面的高度。即，即使形成硅化物層S3，上述槽也未完全被埋入。

接下來(lái)，如圖43所示，通過進(jìn)行使用圖24～圖27來(lái)說(shuō)明了的工序，能夠制造本實(shí)施方式的半導(dǎo)體裝置。

在本實(shí)施方式中，通過使控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面后退，從而通過控制柵極電極CG和存儲(chǔ)器柵極電極MG之間的ONO膜ON，能夠提高控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互間的絕緣性。

即，即使假設(shè)發(fā)生使用圖49來(lái)說(shuō)明了的硅的擴(kuò)散以及使用圖50來(lái)說(shuō)明了的硅的飛散，由于存在與控制柵極電極CG、存儲(chǔ)器柵極電極MG和它們的上方的2個(gè)硅化物層S3相比上表面的高度更高的ONO膜ON，所以也能夠防止這些硅化物層S3彼此之間的短路的發(fā)生和耐壓的降低。因此，能夠提高半導(dǎo)體裝置的可靠性。

<關(guān)于變形例>

以下，使用圖44～圖48來(lái)說(shuō)明追加進(jìn)行通過回蝕使控制柵極電極和存儲(chǔ)器柵極電極各自的上表面后退并且形成保護(hù)這些柵極電極的上表面的薄的硅化物層的自對(duì)準(zhǔn)硅化物工序。圖44～圖48是說(shuō)明本變形例的半導(dǎo)體裝置的制造工序的剖面圖。在圖44～圖48中，與圖1等同樣地，示出存儲(chǔ)器單元區(qū)域1A和外圍電路區(qū)域1B。

在本變形例的制造工序中，首先，進(jìn)行使用圖40來(lái)說(shuō)明了的工序之后，如圖44所示，形成覆蓋虛擬柵極電極DG的絕緣膜IF10，接下來(lái)，使用濺射法，在半導(dǎo)體基板SB上形成金屬膜MF3。

金屬膜MF3與圖52所示的金屬膜MF2同樣地，使用低能量的濺射法(參照?qǐng)D13)、準(zhǔn)直濺射法(參照?qǐng)D29)或者長(zhǎng)拋濺射法(參照?qǐng)D30)來(lái)形成。因此，此處，在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面上未形成硅化物層，所以，與它們的上表面相接地沉積金屬膜MF3，能夠防止控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面的硅由于濺射而飛散。

接下來(lái)，如圖45所示，通過在低于70℃的低溫下加熱半導(dǎo)體基板SB，使金屬膜MF3與控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面的硅發(fā)生反應(yīng)，由此，在控制柵極電極CG和存儲(chǔ)器柵極電極MG的上表面上形成薄的硅化物層S4。硅化物層S4的膜厚小于硅化物層S1。其后，去除未發(fā)生反應(yīng)的多余的金屬膜MF3。

接下來(lái)，如圖46所示，通過進(jìn)行與使用圖22來(lái)說(shuō)明了的工序相同的工序，在層間絕緣膜IL1上形成金屬膜MF2。即，在為了形成金屬膜MF2而進(jìn)行的濺射工序中，能夠使用低能量的濺射法(參照?qǐng)D13)、準(zhǔn)直濺射法(參照?qǐng)D29)或者長(zhǎng)拋濺射法(參照?qǐng)D30)。另外，也能夠?qū)⑴c在形成金屬膜MF1(參照?qǐng)D14)時(shí)供給到靶TG(參照?qǐng)D13)的能量相同的能量(例如10～20kW)供給到靶TG而進(jìn)行濺射。

在使用低能量的濺射法(參照?qǐng)D13)、準(zhǔn)直濺射法(參照?qǐng)D29)或者長(zhǎng)拋濺射法(參照?qǐng)D30)的情況下，能夠防止硅化物層S4的破壞。另外，即使使用10～20kW左右的高能量來(lái)進(jìn)行濺射，由于控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面被硅化物層S4保護(hù)，所以也能夠防止由于硅的擴(kuò)散和飛散導(dǎo)致的短路和耐壓的降低。在以高能量進(jìn)行濺射的情況下，能夠得到加快金屬膜MF2的沉積速度的效果。

接下來(lái)，如圖47所示，在進(jìn)行利用熱處理的硅化物化而形成控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面相接的硅化物層S5之后，去除多余的金屬膜MF2。此處，硅化物層S4與硅化物層S5成為一體，未圖示。即，硅化物層S5的膜厚比硅化物層S4大?？刂茤艠O電極CG和存儲(chǔ)器柵極電極MG各自的上表面被回蝕，所以形成于這些柵極電極上的2個(gè)硅化物層S5各自的上表面的高度低于ONO膜ON的最上表面的高度。即，即使形成硅化物層S5，上述槽也未完全被埋入。

接下來(lái)，如圖48所示，通過進(jìn)行使用圖24～圖27來(lái)說(shuō)明了的工序，能夠制造本變形例的半導(dǎo)體裝置。

在本變形例中，在通過圖47所示的薄的硅化物層S4覆蓋控制柵極電極CG和存儲(chǔ)器柵極電極MG的狀態(tài)下進(jìn)行硅化物化，由此，形成硅化物層S5(參照?qǐng)D47)。因此，能夠防止由于形成硅化物層S5而硅向沉積的金屬膜MF2(參照?qǐng)D46)內(nèi)的擴(kuò)散以及濺射時(shí)的硅的飛散所導(dǎo)致的短路和耐壓的降低的發(fā)生，所以能夠提高半導(dǎo)體裝置的可靠性。

另外，通過使控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面后退，從而通過控制柵極電極CG和存儲(chǔ)器柵極電極MG之間的ONO膜ON，能夠提高控制柵極電極CG和存儲(chǔ)器柵極電極MG的相互間的絕緣性。

即，由于存在與控制柵極電極CG、存儲(chǔ)器柵極電極MG和它們的上方的2個(gè)硅化物層S5相比上表面的高度更高的ONO膜ON，所以能夠防止這些硅化物層S5彼此之間的短路的發(fā)生和耐壓的降低。因此，能夠提高半導(dǎo)體裝置的可靠性。

另外，在上述變形例中，進(jìn)行圖44所示的形成金屬膜MF3的工序、熱處理工序以及去除金屬膜MF3的工序而形成硅化物層S4，但也可以不進(jìn)行這些工序，而在形成金屬膜MF2(參照?qǐng)D46)的濺射工序中形成硅化物層S4，接下來(lái)形成硅化物層S5(參照?qǐng)D47)。這能夠通過在較高的溫度下進(jìn)行化學(xué)干法蝕刻而作為金屬膜MF2的前處理來(lái)實(shí)現(xiàn)。

即，在使用圖41來(lái)說(shuō)明了的工序中，在形成柵極電極G1和絕緣膜IF10之后，作為用于形成金屬膜MF2的前處理，進(jìn)行化學(xué)干法蝕刻。由此，去除層間絕緣膜IL1、控制柵極電極CG和存儲(chǔ)器柵極電極MG等上表面上的雜質(zhì)。在該化學(xué)干法蝕刻中，將半導(dǎo)體晶片、即半導(dǎo)體基板SB和其上的構(gòu)造體加熱到100～200℃。其后，在層間絕緣膜IL1上進(jìn)行用于沉積金屬膜MF2的濺射。

該濺射工序中的半導(dǎo)體晶片由于通過剛才的上述化學(xué)干法蝕刻被加熱的影響，具有例如低于70℃的較高的溫度。因此，在濺射中的初期沉積的金屬膜與硅由于熱而發(fā)生反應(yīng)，從而在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面形成硅化物層S4(參照?qǐng)D46)。因此，能夠防止在其后接著進(jìn)行的濺射中控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上表面的硅飛散。

通過如上所述地進(jìn)行濺射，如圖46所示，在控制柵極電極CG和存儲(chǔ)器柵極電極MG各自的上方，隔著硅化物層S4形成金屬膜MF2。在其后的工序中，通過進(jìn)行使用圖47和圖48來(lái)說(shuō)明了的工序，能夠制造包括被硅化物層S5覆蓋了上表面的控制柵極電極CG和存儲(chǔ)器柵極電極MG的半導(dǎo)體裝置。

此處，能夠如上述變形例那樣省略金屬膜MF3(參照?qǐng)D44)的形成工序、用于形成硅化物層S4的加熱工序和金屬膜MF3的去除工序，所以能夠簡(jiǎn)化制造工序。因此，能夠降低半導(dǎo)體裝置的制造成本。

以上，根據(jù)其實(shí)施方式來(lái)具體來(lái)說(shuō)明了通過本發(fā)明者完成的發(fā)明，但本發(fā)明不限定于上述實(shí)施方式，在不脫離其要旨的范圍內(nèi)能夠進(jìn)行各種變更，這自不待言。