專利名稱：材料層與電容器和半導(dǎo)體存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及沉積材料層的方法，更特別地，本發(fā)明涉及能夠增加貴金屬層在鐵電層上的沉積速率的制造材料層的方法、使用該材料層的鐵電電容器的制造方法、通過該方法制造的鐵電電容器、以及具有該鐵電電容器的半導(dǎo)體存儲器及其制造方法。
背景技術(shù)：
半導(dǎo)體器件大致劃分為隨機存取存儲器(RAM)和只讀存儲器(ROM)，RAM是易失性的并且可以自由地讀和寫，而ROM則是非易失性的且只能讀取。雖然有多種RAM，但是動態(tài)RAM(DRAM)是最廣為人知的。DRAM不但具有高的集成度而且可以高速工作。然而，DRAM的缺點在于是易失性的并且在工作期間需要周期性地刷新。近來，已經(jīng)引入了非易失存儲器，其保持了DRAM的優(yōu)點但是卻沒有DRAM的缺點。這樣的非易失存儲器劃分為鐵電RAM(FRAM)、磁RAM(MRAM)和相RAM(PRAM)，其中FRAM使用高介電常數(shù)的電介質(zhì)取代DRAM的電容器的電介質(zhì)，MRAM使用磁隧穿結(jié)單元取代DRAM的電容器，而PRAM使用相變層取代DRAM的電容器。
DRAM和FRAM的每個單位單元都包括一個晶體管和一個電容器。所以，DRAM和FRAM具有同樣的構(gòu)造，而僅在于數(shù)據(jù)的易失性特性方面不同。電容器的電容正比于它的電極和電介質(zhì)之間的接觸面積，而反比于它的上電極和下電極之間的間距。而且，DRAM和FRAM集成度的增加則意味著形成電容器的面積減少。因此，為了在充分地確保電容器的電容的同時增加DRAM和FRAM的集成度，電容器應(yīng)該以三維結(jié)構(gòu)形成。所以，已經(jīng)引入了具有圓柱形形狀的三維電容器。通過形成三維結(jié)構(gòu)的電容可以獲得理想集成度的存儲器。然而，以三維結(jié)構(gòu)形成電容器意味著電容器的結(jié)構(gòu)更加復(fù)雜了。所以，難于使用比如CVD的傳統(tǒng)沉積方法來在高集成度的DRAM和FRAM中形成三維結(jié)構(gòu)的電容器。因此，已經(jīng)開發(fā)了能夠以原子單位堆疊材料層的原子層沉積(ALD)。根據(jù)ALD，可以形成用傳統(tǒng)沉積方法不能獲得的具有極好階梯覆蓋性的材料層，而且可以在復(fù)雜結(jié)構(gòu)的下層上沉積材料層，在該復(fù)雜結(jié)構(gòu)上使用傳統(tǒng)沉積方法并不能形成的材料層。
然而，目前在以三維結(jié)構(gòu)形成的鐵電層上形成電極的工藝中暴露出了ALD所導(dǎo)致的問題。
具體而言，當在溝槽結(jié)構(gòu)中形成的鐵電層(例如鈦酸鉛鋯(PZT)層)上使用ALD以預(yù)定貴金屬(例如Ir)形成上電極時，ALD可以在位于溝槽之間的鐵電層的平坦區(qū)域上形成Ir層，但是卻不能在溝槽的內(nèi)側(cè)上形成Ir層。即，傳統(tǒng)ALD不能均勻地在三維結(jié)構(gòu)的鐵電層的整個區(qū)域上形成具有極好階梯覆蓋性的上電極，如圖1所示。
圖1是示出使用傳統(tǒng)ALD在PZT層10上形成Ir層12的掃描透射電子顯微鏡(STEM)的照片。
參考圖1，Ir層12以均勻的厚度形成位于溝槽14之間的PZT層10的平坦部分上，但是卻沒有形成在溝槽14的內(nèi)側(cè)(即，內(nèi)壁和底部)上。這樣的結(jié)果意味著，當使用現(xiàn)有技術(shù)的ALD在具有溝槽結(jié)構(gòu)的PZT層10上形成Ir層12時，在溝槽14的內(nèi)部沒有Ir層12。在圖1中，參考標號8表示由Ir形成的下電極。

發(fā)明內(nèi)容
本發(fā)明提供了一種能夠增加貴金屬層在鐵電層上的沉積速率的制造材料層的方法。
本發(fā)明還提供了三維結(jié)構(gòu)的鐵電電容器的制造方法，使用該制造材料層的方法能夠獲得上電極優(yōu)異的階梯覆蓋率并因此獲得大的電容。
本發(fā)明還提供了通過上述方法制造的鐵電電容器。
本發(fā)明還提供了半導(dǎo)體存儲器及其制造方法，通過提供上述鐵電電容器能夠獲得高的集成度和高的可靠性。
根據(jù)本發(fā)明的一個方法，提供了一種制造材料層的方法，該方法包括形成鐵電層；將鐵電層暴露于籽等離子體；以及在暴露于籽等離子體的鐵電層的區(qū)域上，形成包括籽等離子體的源材料的材料層。
鐵電層是選自鋯鈦酸鉛層、鋯鈦酸鉛鑭層、鈦酸鍶鉍層、鈦酸鉍鑭層或鈦酸鍶鋇層的一種。材料層可以使用原子層沉積(ALD)形成。籽等離子體可以是Ir等離子體或SrO等離子體。材料層可以選自Ir層、Ru層、Pt層、Rh層、SrO層、IrOx層、RuOx層和RhOx層。籽等離子體可以暴露持續(xù)5-10秒。
根據(jù)本發(fā)明的另一方面，提供了一種用于制造電容器的方法，該方法包括形成下電極；在下電極上形成鐵電層；將鐵電層暴露于籽等離子體；使用包括包含在籽等離子體的源材料的材料層，在暴露于籽等離子體的鐵電層區(qū)域上形成上電極。
在該方法中，下電極可以形成在形成有具有預(yù)定寬度和深度的溝槽位置的襯底上，使得下電極覆蓋溝槽的側(cè)壁和底部。溝槽每個可以具有小于0.39μm的寬度。上電極和下電極的至少之一可以使用原子層沉積由選自Ir、Ru、Pt、Rh、SrO、IrOx、RuOx或RhOx的一種形成。
籽等離子體和鐵電層可以由上述的多種材料形成，且等離子體可以暴露相同的時間段。
根據(jù)本發(fā)明的另一方面，提供了一種電容器，所述電容器包括下電極；鐵電層；以及上電極；其中，下電極在包括每個具有預(yù)定寬度和深度的溝槽的襯底上，下電極覆蓋溝槽的側(cè)壁和底部，并且每個溝槽具有小于0.39μm的寬度，且上電極覆蓋形成在鐵電層的溝槽內(nèi)部中的整個區(qū)域。
在該電容器中，形成上電極和下電極中至少一個的材料以及形成鐵電層的材料可以與上述方法所使用的那些相同。
根據(jù)本發(fā)明的另一個方面，提供了一種半導(dǎo)體存儲器，其包括電容器，具有順序堆疊于其中的下電極、鐵電層、上電極；以及晶體管，其中，下電極在包括每個具有預(yù)定寬度和深度的溝槽的襯底上，下電極覆蓋溝槽的側(cè)壁和底部，并且每個溝槽具有小于0.39μm的寬度，且上電極覆蓋形成在鐵電層的溝槽內(nèi)部中的整個區(qū)域。
在該半導(dǎo)體存儲器中，上電極和下電極的至少一個和鐵電層可以與上述制造電容器的方法中所使用的那些相同。
根據(jù)本發(fā)明的另一個方面，提供了一種形成包括電容器和晶體管的半導(dǎo)體存儲器的制造方法，該方法包括形成連接到晶體管的下電極；形成在下電極上的鐵電層；將鐵電層暴露于籽等離子體；使用包括包含在籽等離子體的源材料的材料層，在暴露于籽等離子體的鐵電層區(qū)域上形成上電極。
在該方法中，下電極形成在形成有具有預(yù)定寬度和深度的溝槽位置的襯底上，使得下電極覆蓋溝槽的側(cè)壁和底部。溝槽每個具有小于0.39μm的寬度。
上電極和下電極可以與上述半導(dǎo)體存儲器的那些相同。而且與籽等離子體和鐵電層相關(guān)事物可以與上述方法中使用的那些相同。
根據(jù)本發(fā)明，不管鐵電層的形狀如何，可以在鐵電層的整個暴露區(qū)域上形成貴金屬的上電極。所以，可以確保鐵電層和上電極之間寬的接觸面積，使得可以充分確保鐵電電容器的電容器。而且，根據(jù)本發(fā)明的半導(dǎo)體存儲器的制造方法形成了上述鐵電電容器。所以，由于當使用制造半導(dǎo)體存儲器的方法時，可以制造具有足夠電容的鐵電電容器，所以可以改善半導(dǎo)體存儲器的操作穩(wěn)定性。


參考附圖，通過詳細地描述本發(fā)明的示范性實施例，本發(fā)明的上述及其它特征和優(yōu)點將變得更加清楚，在附圖中圖1是使用ALD形成的傳統(tǒng)鐵電電容器的STME照片；圖2是形成根據(jù)本發(fā)明的實施例的材料層的形成方法的流程圖；圖3A到圖3D是逐步說明參考圖2的流程圖的制造材料層的方法的剖面圖；圖4A到4D示出根據(jù)本發(fā)明的第一試驗的結(jié)果的掃描電子顯微鏡(SEM)照片；圖5是圖示根據(jù)本發(fā)明的第一試驗的結(jié)果的曲線圖；圖6是根據(jù)本發(fā)明實施例的鐵電電容器的剖面圖；圖7到圖9是逐步說明圖6的鐵電電容器制造方法的剖面圖；圖10示出根據(jù)本發(fā)明的第二實施例中形成的電容器的STEM照片；圖11是示出在本發(fā)明的第二試驗中形成的電容器的STEM照片，其中該照片已經(jīng)轉(zhuǎn)變?yōu)楹诎渍掌愿忧宄貓D示電容器結(jié)構(gòu)；圖12和13是圖示了由根據(jù)本發(fā)明制造電容器的方法制造的第一電容器和形成為平坦結(jié)構(gòu)的傳統(tǒng)第二電容器測量的電特性的曲線圖；以及圖14是包括根據(jù)本發(fā)明的實施例的鐵電電容器的半導(dǎo)體存儲器的剖面圖。
具體實施例方式
下面將參考附圖更加完整地對本發(fā)明進行說明，在附圖中示出了本發(fā)明的示范性實施例。圖中，為了清楚起見夸大了層和區(qū)域的厚度。
首先，下面將說明根據(jù)本發(fā)明實施例的制造材料層的方法。
參考圖2，該方法包括第一操作到第三操作20、22和24。第一操作20形成平的鐵電層。此刻，鐵電層可以用PZT層形成。該鐵電層也可以用選自PLZT層、SBT層、BLT層或BST層的一種形成。第二操作22將鐵電層暴露于籽等離子體(seed plasma)持續(xù)預(yù)定時間，例如5-10秒。該籽等離子體是使用在隨后的工藝中形成在鐵電層上的材料作為源氣體的等離子體。例如，當在隨后的工藝中形成在鐵電層上的材料層是Ir層或SrO層時，該籽等離子體可以是Ir等離子體或SrO等離子體。這樣的等離子體可以使用濺鍍設(shè)備形成。
第三操作24形成一材料層，該材料層包括在暴露于籽等離子體的鐵電層的區(qū)域上用作種子的材料。此刻，雖然該材料層可以是Ir層，但是該材料層也可以是選自Ru層、Pt層、Rh層、SrO層、IrOx層、RuOx層或RhOx層的一種。
圖3A到圖3D是逐步說明上述制造材料層的方法的剖面圖。
參考圖3A到圖3D，將介電層30的上表面暴露于籽等離子體32。當將介電層30的上表面暴露于籽等離子體32時，種子34形成在介電層30的上表面上，如圖3C所示。種子34均勻地分布在暴露于籽等離子體32的介電層30的整個上表面上。隨后，使用ALD將與種子相同的材料沉積在介電層30上。此刻，材料以種子34為中心生長。結(jié)果，具有預(yù)定厚度的材料層36形成在介電層30上，如圖3D所示。雖然材料層36可以是Ir層，但是材料層36也可以是上述的其它層。
本發(fā)明人進行了第一試驗以驗證根據(jù)本發(fā)明的制造材料層的方法的優(yōu)異性能。
該第一試驗根據(jù)如下四種情形進行。
在第一情形中，氧化硅層形成為平的，然后Ir層形成在該氧化硅層上。
在第二情形中，Ir層形成在未暴露于籽等離子體的PZT層上。
在第三情形中，PZT層用作鐵電層，該PZT層的上表面暴露于Ir等離子體持續(xù)5秒鐘，然后將Ir層形成在PZT層上。
在第四情形中，Ir層以與第三種情形相同的方式形成，但是PZT層的上表面暴露于Ir等離子體持續(xù)10秒鐘。
在第一到第四種情形，使用ALD以相同的時間段形成所有的Ir層。
圖4A到4D示出了第一試驗的結(jié)果。在這些圖中，“ALD Ir”表示使用ALD形成的Ir層，“ALD Ir”附近的數(shù)值表示Ir層的厚度。圖4C和圖4D中“5秒鐘”和“10秒鐘”分別表示暴露于Ir等離子體的時間。
圖4A到4D分別示出了第一到第四種情形的結(jié)果。
比較圖4A和4B顯示了Ir層在SiOx層上比在未暴露于Ir等離子體的PZT層上形成得更好。但是，比較圖4A和4C或4D顯示形成在SiOx層上的Ir層具有28.7nm的厚度，而形成在暴露于Ir等離子體持續(xù)5、10秒鐘的PZT層上的Ir層分別具有30.8nm和39.0nm的厚度。因此，這揭示了形成在暴露于Ir等離子體的PZT層上的Ir層比形成在SiOx層上的Ir層要厚。而且，比較圖4C和4D顯示了形成在PZT層上的Ir層的厚度隨著該PZT層暴露于Ir等離子體的時間增加而增加。圖5總結(jié)了這些結(jié)果。
在圖5中，水平軸表示其上形成了Ir氧化物層的材料層的種類?！癙ZT”表示未暴露于Ir等離子體的PZT層(稱為第一PZT層)?！癙ZT(5秒)”和“PZT(10秒)”分別表示暴露于Ir等離子體持續(xù)5秒鐘的PZT層(稱為第二PZT層)和暴露于Ir等離子體持續(xù)10秒鐘的PZT層(稱為第三PZT層)。在圖5中，豎直軸表示形成在材料層上的Ir層的厚度。
參考圖5，根據(jù)第一試驗，形成在第一PZT層上的Ir層比形成在SiOx層上的Ir層要薄21％，然后形成在第二PZT層上的Ir層比形成在SiOx層上的Ir層要厚8％。而且，形成在第三PZT層上的Ir層比形成在SiOx層上的Ir層要厚35％。當將形成在第一PZT層上的Ir層作為基準時，形成在第二PZT層上的Ir層比形成在第一PZT層上的Ir層厚36％，形成在第三PZT層上的Ir層比形成在第一PZT層上的Ir層厚72％。
下面將參考圖6說明根據(jù)本發(fā)明實施例的電容器，該電容器包括使用根據(jù)本發(fā)明的制造材料層的方法的要旨所形成的鐵電層。
參考圖6，在襯底40上形成預(yù)定寬度W1的溝槽42。寬度W1可以小于0.39μm，且可以優(yōu)選為0.32μm。襯底40可以是絕緣層。在襯底40上存在覆蓋溝槽44的側(cè)壁和底部的下層44。下層44用作下電極。雖然下層44可以是Ir層，但是下層44可以是選自Ru層、Pt層、Rh層、SrO層、IrOx層、RuOx層或RhOx層的一種。作為鐵電層的PZT層46形成在下層44的整個區(qū)域上。PZT層46可以是另一鐵電層，即可以是選自PLZT層、SBT層、BLT層或BST層的一種。上層48在PZT層46的整個區(qū)域上。上層48用作電容器的上電極。上層48可以用與下層44相同的材料形成，但是也可以用與下層44不同的材料形成。而且，上層48可以形成來在形成PZT層46之后完全地填充溝槽42的剩余內(nèi)部區(qū)域。
將參考圖7到圖9說明本發(fā)明的電容器制造方法。
參考圖7，預(yù)定深度的溝槽42形成在襯底40中。襯底40可以是使用例如氧化硅層的絕緣層形成。而且，溝槽42的寬度W1小于0.39μm，優(yōu)選小于0.32μm。在形成溝槽42之后，用作下電極的下層44形成在襯底40上。使用ALD來形成下層44來覆蓋溝槽42的側(cè)壁和底部。下層44可以使用Ir層形成。然而，下層44可以是選自Ru層、Pt層、Rh層、SrO層、IrOx層、RuOx層或RhOx層的一種。之后，PZT層46可以形成在下層44的整個區(qū)域上。PZT層46可以使用ALD形成。PZT層46可以由于另外的鐵電層替代，即可以是選自PLZT層、SBT層、BLT層或BST層的一種。在形成PZT層46之后，PZT層46暴露于籽等離子體P1持續(xù)預(yù)定時間，例如5-10秒鐘。暴露時間可以根據(jù)形成在PZT層46上的材料而變化。籽等離子體P1例如可以使用濺鍍產(chǎn)生。籽等離子體P1可以是包括在隨后的工藝中形成在PZT層46上的材料層的成分的等離子體。例如，當材料層是Ir層時，籽等離子體P1可以是Ir等離子體。當材料層是SrO層時，籽等離子體P1可以是SrO等離子體。
在PZT層46暴露于籽等離子體P1時，種子N1均勻地分布在PZT層46上，如圖8所示。種子N1是在隨后的工藝期間形成在PZT上的材料層的成分。種子可以由Ir、SiO、Ru或Pt形成。種子N1是材料層的生長中心，該材料層將形成在PZT層46上。這些種子N1也均勻地形成在覆蓋PZT層46的溝槽42的側(cè)壁和底部的部分的表面上。
在形成種子N1之后，上層48形成在PZT層46上，如圖9所示。上層48可以使用ALD形成。上層48可以由與下層44相同的材料形成，但是也可以由與下層44不同的材料形成。當上層48使用ALD形成時，用于形成上層48的源氣體(例如，Ir前驅(qū)體氣體)被提供到PZT層上方。源氣體使用種子N1為中心聚集和生長。參考圖8，由于種子N1均勻地分布在PZT層46的整個區(qū)域上，所以上層48連續(xù)地形成在包括形成溝槽42的區(qū)域的PZT層46的整個區(qū)域上。
本發(fā)明人進行了第二試驗以驗證根據(jù)本發(fā)明的電容器的方法的優(yōu)點。
在第二試驗中，發(fā)明人使用制造電容器的上述方法制造了實際鐵電電容器。此刻，氧化硅層用作襯底40，每個直徑為0.18μm的溝槽形成在襯底40中。而且PZT層用作鐵電層，Ir層用作下層44和上層48。因此，在濺鍍設(shè)備產(chǎn)生的Ir等離子體用作籽等離子體P1。而且，將PZT層暴露于Ir等離子體持續(xù)10秒鐘。
圖10是顯示在第二試驗中形成的電容器的STEM。在圖10中，參考標號60、62和64分別表示用作下層44的下Ir層、PZT層和用作上層48的上Ir層。而且，參考標號66表示形成氧化硅襯底70中的溝槽。
參考圖10，上Ir層64形成在溝槽66內(nèi)部的部分PZT層62上，并包圍溝槽66，且上Ir層64從溝槽66的內(nèi)側(cè)連接到外側(cè)而無斷開。
圖11是示出在本發(fā)明的第二試驗中形成的電容器的STEM照片，其中該照片已經(jīng)轉(zhuǎn)變?yōu)楹诎渍掌愿忧宄貓D示電容器結(jié)構(gòu)。
參考圖11，可以清楚地知道上Ir層64連續(xù)地形成，在溝槽66的內(nèi)部沒有斷開。
第二試驗示出，當根據(jù)本發(fā)明形成鐵電電容器時，上Ir層64正常而無斷開地形成在溝槽66內(nèi)部的PZT層62上。
當在本發(fā)明的鐵電電容器中上Ir層64只形成在溝槽66周圍的部分PZT層62上而沒有正常地形成在溝槽66內(nèi)部的部分PZT層62上時，上Ir層64和PZT層62之間的接觸面積僅限于溝槽66的周圍部分。因此，上Ir層64和PZT層62之間的有效接觸面積相比平坦結(jié)構(gòu)的傳統(tǒng)電容器中的上電極和介電層之間的有效接觸面積變化不大。因此，二者的電特性不會有很大的不同。
然而，如第二試驗所驗證的，在本發(fā)明的鐵電電容器中上Ir層64還正常地形成在溝槽內(nèi)部上形成的部分PZT層62上，從而可以期望本發(fā)明的鐵電電容器的電特性不同于介電層和電極形成為平坦結(jié)構(gòu)的傳統(tǒng)電容器的電特性。
為了驗證上述事實，本發(fā)明人使用根據(jù)本發(fā)明的制造電容器的方法形成了具有三維結(jié)構(gòu)的鐵電電容(簡稱第一電容器)，并且制造了下電極、鐵電層、上電極形成為平坦結(jié)構(gòu)的另外的電容器(簡稱第二電容器)，以在第一電容器和第二電容器之間進行比較。接下來，本發(fā)明人分別測量了第一電容器和第二電容器的電特性。同時，發(fā)明人制造了兩個第一電容器。一個第一電容器具有寬度為0.25μm的溝槽，而另一個第一電容器具有寬度為0.32μm的溝槽。
圖12和13是圖示了第一電容器和第二電容器測量的電特性的曲線圖。
參考圖12，曲線圖G1和G2圖示了溝槽寬度分別為0.25μm和0.32μm的兩個第一電容器的極化相對于電壓的特性。曲線圖G3圖示了第二電容器的極化相對于電壓的特性。該極化相對于電壓的特性已經(jīng)在電壓為2.1V下測量。
比較曲線圖G1和G3顯示溝槽寬度為0.25μm的第一電容器的極化率遠大于第二電容器的極化率。而且，比較曲線圖G1和G2顯示溝槽寬度為0.32μm的第一電容器的極化率大于溝槽寬度為0.25μm的第一電容器的極化率。
從這些結(jié)果，可以知道本發(fā)明的電容器的極化率明顯大于傳統(tǒng)電容器的極化率，而且當溝槽寬度大時本發(fā)明的電容器具有較大的極化率。
參考圖13，曲線圖G4和G5圖示了溝槽寬度分別為0.25μm和0.32μm的兩個第一電容器的電荷密度Q相對于電壓的特性。曲線圖G6圖示了第二電容器的電荷密度Q相對于電壓的特性。該電荷密度Q相對于電壓的特性在電壓為2.1V下測量。
比較曲線圖G4和G6顯示第二電容器的電荷密度為約24μC/cm2，溝槽寬度為0.25μm的第一電容器的電荷密度為約39μC/cm2，這揭示溝槽寬度為0.25μm的第一電容器的電荷密度比第二電容器高約60％。而且，比較曲線圖G4和G5顯示溝槽寬度為0.25μm的第一電容器的電荷密度為約39μC/cm2，而溝槽寬度為0.32μm的第一電容器的電荷密度為約48μC/cm2，這揭示當溝槽寬度增加時電荷密度增加。
由于極化率和電荷密度正比于電容器的電極和電介質(zhì)之間的有效接觸面積，所以上述關(guān)于極化率和電荷密度的測量結(jié)果驗證了第二試驗的結(jié)果是合理的。
下面將說明具有使用根據(jù)本發(fā)明的電容器制造方法形成的鐵電電容器的半導(dǎo)體存儲器。
參考圖14，第一雜質(zhì)區(qū)74和第二雜質(zhì)區(qū)76彼此間隔開并形成在第二半導(dǎo)體襯底70中。第一雜質(zhì)區(qū)74和第二雜質(zhì)區(qū)76包含有預(yù)定導(dǎo)電雜質(zhì)，例如注入其中的n型導(dǎo)電雜質(zhì)。所注入的雜質(zhì)根據(jù)晶體管的類型而不同。第一雜質(zhì)區(qū)74和第二雜質(zhì)區(qū)76之一是源極區(qū)域，而另一個是漏極區(qū)域。柵極堆疊材料72形成在第一雜質(zhì)區(qū)74和第二雜質(zhì)區(qū)76之間的襯底70上。柵極堆疊材料72包括順序堆疊于其中的柵極氧化物層和柵電極。連接第一雜質(zhì)區(qū)74和第二雜質(zhì)區(qū)76的溝道形成在柵極堆疊材料72之下。第一雜質(zhì)區(qū)74和第二雜質(zhì)區(qū)76和柵極堆疊材料72構(gòu)成了晶體管。覆蓋第一雜質(zhì)區(qū)74和第二雜質(zhì)區(qū)76和柵極堆疊材料72的層間絕緣層78形成在襯底70上。層間絕緣層78可以是氧化硅層或BPSG層。暴露第二雜質(zhì)區(qū)76的接觸孔80形成在層間絕緣層78中，并且接觸孔80填充有導(dǎo)電塞82。絕緣層84形成在層間絕緣層78上。絕緣層84可以是氧化硅層。暴露導(dǎo)電塞82的過孔86形成在絕緣層84中。過孔86具有小于0.39μm的直徑W2，優(yōu)選小于0.32μm。下電極88形成在絕緣層84上。下電極88覆蓋過孔86的側(cè)壁和底部。雖然下電極88可以由Ir形成，但是下電極88可以由除Ir之外的其它貴金屬形成，即可以由選自Ru、Pt、Rh、SrO、IrOx、RuOx或RhOx的一種形成。鐵電層90形成在下電極88上。鐵電層90形成在包括過孔86的下電極88的整個區(qū)域上。雖然鐵電層90可以是PZT層，但是鐵電層90可以是另外的鐵電層，其可以是選自鋯鈦酸鉛層、鋯鈦酸鉛鑭層、鈦酸鍶鉍層、鈦酸鉍鑭層或鈦酸鍶鋇層的一種。上電極92形成在位于過孔86周圍的鐵電層90上。上電極92也形成在位于過孔86內(nèi)部的鐵電層90的整個區(qū)域上。上電極92可以形成來填充形成鐵電層90之后剩余的部分過孔86。雖然上電極可以由Ir形成，但是上電極92可以由其它貴金屬形成，與下電極88相同。
具有上述構(gòu)造的半導(dǎo)體存儲器可以以如下的操作來制造。
即，如圖14所示的半導(dǎo)體存儲器可以使用包括如下的操作來制造，所述操作包括在半導(dǎo)體襯底70上形成晶體管；在襯底70上形成層間絕緣層78，形成穿過層間絕緣層78并連接到第二雜質(zhì)區(qū)域76的導(dǎo)電塞82；在層間絕緣層78上形成絕緣層84，在絕緣層84中形成過孔86(或溝槽)；在過孔86中順序堆疊下電極88、鐵電層90、上電極92，其中鐵電層90的表面暴露于使用構(gòu)成上電極的材料作為種子的籽等離子體持續(xù)預(yù)定時間，例如5-10秒。
雖然已經(jīng)參考優(yōu)選實施例對許多細節(jié)進行了說明，但是這些優(yōu)選實施例僅應(yīng)該認為是說明性的而非限制性的。所以，本領(lǐng)域的普通技術(shù)人員可以形成使用溝槽結(jié)構(gòu)的變形的雙圓柱結(jié)構(gòu)的三維結(jié)構(gòu)電容器。而且，本發(fā)明的要旨不但可以用于解決鐵電層和貴金屬層之間的沉積問題，而且可以用于解決除介電層之外的其它沉積問題。
如上所述，不管鐵電層的幾何形狀如何，本發(fā)明可以允許貴金屬制成的上電極可以連續(xù)地形成而在鐵電層的暴露部分上沒有斷開。所以，可以確保鐵電層和上電極之間寬的接觸面積，使得可以充分確保鐵電電容器的電容。而且，根據(jù)本發(fā)明的制造半導(dǎo)體存儲器的方法提供了上述鐵電電容器。所以，由于當使用制造半導(dǎo)體存儲器的方法時，可以制造具有足夠電容器的鐵電電容器，所以可以改善半導(dǎo)體存儲器的操作穩(wěn)定性。
盡管已經(jīng)參考本發(fā)明的示范性實施例對本發(fā)明進行具體的示出和說明，但是本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，在不脫離權(quán)利要求所定義的本發(fā)明的要旨和范圍的情況下，可以進行許多形式和細節(jié)的變化。
權(quán)利要求
1.一種制造材料層的方法，所述方法包括形成鐵電層；將所述鐵電層暴露于籽等離子體；以及在暴露于所述籽等離子體的鐵電層的區(qū)域上，形成包括所述籽等離子體的源材料的材料層。
2.根據(jù)權(quán)利要求1的方法，其中，所述鐵電層是選自鋯鈦酸鉛層、鋯鈦酸鉛鑭層、鈦酸鍶鉍層、鈦酸鉍鑭層或鈦酸鍶鋇層的一種。
3.根據(jù)權(quán)利要求1的方法，其中，所述材料層是使用原子層沉積形成的。
4.根據(jù)權(quán)利要求1的方法，其中，所述籽等離子體是Ir等離子體或SrO等離子體。
5.根據(jù)權(quán)利要求1的方法，其中，所述材料層是選自Ir層、Ru層、Pt層、Rh層、SrO層、IrOx層、RuOx層和RhOx層的一種。
6.根據(jù)權(quán)利要求4的方法，其中，所述籽等離子體暴露5-10秒。
7.一種用于制造電容器的方法，所述方法包括形成下電極；在所述下電極上形成鐵電層；將所述鐵電層暴露于籽等離子體；使用包括包含在所述籽等離子體的源材料的材料層，在暴露于所述籽等離子體的鐵電層區(qū)域上形成上電極。
8.根據(jù)權(quán)利要求7的方法，其中，所述下電極形成在形成有每個具有預(yù)定寬度和深度的溝槽位置的襯底上，使得所述下電極覆蓋所述溝槽的側(cè)壁和底部。
9.根據(jù)權(quán)利要求8的方法，其中，所述溝槽每個具有小于0.39μm的寬度。
10.根據(jù)權(quán)利要求7的方法，其中，所述上電極使用原子層沉積由選自Ir、Ru、Pt、Rh、SrO、IrOx、RuOx或RhOx的一種形成。
11.根據(jù)權(quán)利要求7的方法，其中，所述籽等離子體是Ir等離子體或SrO等離子體。
12.根據(jù)權(quán)利要求7的方法，其中，所述鐵電層是選自鋯鈦酸鉛層、鋯鈦酸鉛鑭層、鈦酸鍶鉍層、鈦酸鉍鑭層或鈦酸鍶鋇層的一種。
13.根據(jù)權(quán)利要求7的方法，其中，所述籽等離子體暴露持續(xù)5-10秒。
14.一種電容器，包括下電極；鐵電層；以及上電極；其中，所述下電極在包括每個具有預(yù)定寬度和深度的溝槽的襯底上，所述下電極覆蓋所述溝槽的側(cè)壁和底部，并且每個溝槽具有小于0.39μm的寬度，且所述上電極覆蓋形成在所述鐵電層的溝槽內(nèi)部中的整個區(qū)域。
15.根據(jù)權(quán)利要求14的電容器，其中，所述上電極和下電極中至少一個由選自Ir、Ru、Pt、Rh、SrO、IrOx、RuOx或RhOx的一種形成。
16.根據(jù)權(quán)利要求14的電容器，其中，所述鐵電層是選自鋯鈦酸鉛層、鋯鈦酸鉛鑭層、鈦酸鍶鉍層、鈦酸鉍鑭層或鈦酸鍶鋇層的一種。
17.一種半導(dǎo)體存儲器，包括電容器，具有順序堆疊于其中的下電極、鐵電層、上電極；以及晶體管，其中，所述下電極在包括每個具有預(yù)定寬度和深度的溝槽的襯底上，所述下電極覆蓋所述溝槽的側(cè)壁和底部，并且每個溝槽具有小于0.39μm的寬度，且所述上電極覆蓋形成在所述鐵電層的溝槽內(nèi)部中的整個區(qū)域。
18.根據(jù)權(quán)利要求17的半導(dǎo)體存儲器，其中，所述上電極和下電極中至少一個由選自Ir、Ru、Pt、Rh、SrO、IrOx、RuOx或RhOx的一種形成。
19.根據(jù)權(quán)利要求17的半導(dǎo)體存儲器，其中，所述鐵電層是選自鋯鈦酸鉛層、鋯鈦酸鉛鑭層、鈦酸鍶鉍層、鈦酸鉍鑭層或鈦酸鍶鋇層的一種。
20.一種形成包括電容器和晶體管的半導(dǎo)體存儲器的制造方法，所述方法包括形成連接到所述晶體管的下電極；形成在所述下電極上的鐵電層；將所述鐵電層暴露于所述籽等離子體；使用包括包含在所述籽等離子體的源材料的材料層，在暴露于所述籽等離子體的鐵電層區(qū)域上形成上電極。
21.根據(jù)權(quán)利要求20的方法，其中，所述下電極形成在形成有每個具有預(yù)定寬度和深度的溝槽位置的襯底上，使得所述下電極覆蓋所述溝槽的側(cè)壁和底部。
22.根據(jù)權(quán)利要求21的方法，其中，所述溝槽每個具有小于0.39μm的寬度。
23.根據(jù)權(quán)利要求20的方法，其中，所述上電極使用原子層沉積由選自Ir、Ru、Pt、Rh、SrO、IrOx、RuOx或RhOx的一種形成。
24.根據(jù)權(quán)利要求20的方法，其中，所述籽等離子體是Ir等離子體或SrO等離子體。
25.根據(jù)權(quán)利要求20的方法，其中，所述鐵電層是選自鋯鈦酸鉛層、鋯鈦酸鉛鑭層、鈦酸鍶鉍層、鈦酸鉍鑭層或鈦酸鍶鋇層的一種。
26.根據(jù)權(quán)利要求20的方法，其中，所述籽等離子體暴露持續(xù)5-10秒。
全文摘要
本發(fā)明提供了能夠增加貴金屬層在鐵電層上的沉積速率的制造材料層的方法、使用該材料層的鐵電電容器的制造方法、通過該方法制造的鐵電電容器、以及具有該鐵電電容器的半導(dǎo)體存儲器及其制造方法。根據(jù)制造材料層的方法，形成了鐵電電容器。之后，將鐵電層暴露于籽等離子體，包括籽等離子體的源材料的材料層形成在鐵電層暴露于籽等離子體的區(qū)域上。
文檔編號H01L21/82GK1909194SQ20061010589
公開日2007年2月7日 申請日期2006年7月13日 優(yōu)先權(quán)日2005年7月13日
發(fā)明者具俊謨, 徐范錫, 樸永洙, 李正賢, 申尚旻, 金錫必 申請人:三星電子株式會社