FinFET電容器及其制造方法
【技術領域】
[0001]本公開一般涉及鰭式無源組件。更具體地，本公開涉及與FinFET工藝技術兼容的電容器。
【背景技術】
[0002]在移動通信和移動計算系統(tǒng)中，對集成系統(tǒng)中的數字和非數字功能性的組合需求正在促使系統(tǒng)級集成中的兩個趨勢。
[0003]系統(tǒng)級集成中的一個趨勢為片上系統(tǒng)(SOC)的概念。在片上系統(tǒng)中，功能(例如，數字功能)被集成在芯片上。在這些系統(tǒng)中，可在芯片上集成的數字功能的數目隨著芯片上可用的晶體管的數目的增加而繼續(xù)增加。系統(tǒng)級集成中的另一趨勢為基于半導體的器件的功能多樣化。取代在一塊芯片上實現諸器件，這些器件被實現在多個芯片上并且集成到一個封裝中，這被稱為系統(tǒng)級封裝(SiP)。
[0004]在片上系統(tǒng)以及系統(tǒng)級封裝中，用金屬層來構造用于提供數字功能的嵌入式電容器。此外，在典型系統(tǒng)中，常規(guī)的電容器不緊鄰有源器件。這導致較大的面積消耗和較多的寄生關系。常規(guī)的電容器工藝技術還與二維(2D)工藝相關聯。FinFET工藝技術與三維(3D)工藝相關聯。
[0005]概述
[0006]根據本公開的一方面，給出了一種電容器。該電容器包括半導體基板。該電容器還包括第一端子，該第一端子具有布置在半導體基板的表面上的鰭。該電容器進一步包括布置在鰭上的介電層。該電容器還進一步包括第二端子，該第二端子具有與鰭緊鄰且毗鄰地布置的與FinFET兼容的高K金屬柵極。
[0007]根據本公開的另一方面，一種電容器包括半導體基板。該電容器還包括第一端子，該第一端子包括布置在半導體基板的表面上的第一組柵極。該電容器進一步包括第二端子，該第二端子包括布置在半導體基板的表面上的第二組柵極。該電容器還進一步包括布置在半導體基板的表面上的、位于第一組柵極與第二組柵極之間的鰭。這些鰭可以用介電薄膜來涂敷。
[0008]根據又一方面，一種電容器包括半導體基板。該電容器還包括第一端子，該第一端子具有布置在半導體基板的表面上的第一組鰭。該電容器進一步包括第二端子，該第二端子具有布置在半導體基板的表面上的第二組鰭。該電容器還進一步包括布置在第一組鰭與第二組鰭之間的介電層。
[0009]根據又一方面，給出了一種用于制造FinFET電容器的方法。該方法包括制造第一端子，該第一端子包括半導體基板的表面上的鰭。該方法還包括在鰭上沉積介電層。該方法進一步包括沉積與鰭緊鄰且毗鄰的與FinFET兼容的高K金屬柵極。
[0010]根據另一方面，給出了一種用于制造FinFET電容器的方法。該方法包括制造第一端子，該第一端子具有布置在半導體基板的表面上的第一組柵極。該方法還包括制造第二端子，該第二端子具有布置在半導體基板的表面上的第二組柵極。該方法進一步包括制造布置在半導體基板的表面上的、位于第一組柵極與第二組柵極之間的鰭。該方法還包括用介電薄膜來涂敷這些鰭。
[0011]根據又一方面，給出了一種用于制造FinFET電容器的方法。該方法包括制造第一端子，該第一端子包括布置在半導體基板的表面上的第一組鰭。該方法還包括制造第二端子，該第二端子包括布置在半導體基板的表面上的第二組鰭。該方法還包括制造布置在第一組鰭與第二組鰭之間的介電層。
[0012]根據又一方面，給出了一種電容器。該電容器包括用于支撐至少一個鰭的裝置。該電容器還包括布置在支撐裝置的表面上的端子。該端子可以包括鰭。該電容器進一步包括布置在該端子上的用于絕緣的裝置。該電容器還具有與該端子緊鄰且毗鄰地布置的導電柵極。
[0013]根據又一方面，給出了一種電容器。該電容器包括用于支撐鰭的裝置。該電容器還包括第一端子，該第一端子包括布置在支撐裝置的表面上的鰭。該電容器進一步包括第二端子，該第二端子也可包括布置在支撐裝置的表面上的鰭。該電容器還具有布置在第一組鰭與第二組鰭之間的用于絕緣的裝置。
[0014]這已較寬泛地勾勒出本公開的特征和技術優(yōu)勢以便下面的詳細描述可以被更好地理解。本發(fā)明的其他特征和優(yōu)點將在下文描述。本領域技術人員應該領會，本發(fā)明可容易地被用作改動或設計用于實施與本發(fā)明相同的目的的其他結構的基礎。本領域技術人員還應認識到，這樣的等效構造并不脫離所附權利要求中所闡述的本發(fā)明的教導。被認為是本發(fā)明的特性的新穎特征在其組織和操作方法兩方面連同進一步的目的和優(yōu)點在結合附圖來考慮以下描述時將被更好地理解。然而要清楚理解的是，提供每一幅附圖均僅用于解說和描述目的，且無意作為對本發(fā)明的限定的定義。
[0015]附圖簡述
[0016]本公開的特征、本質和優(yōu)點將因以下結合附圖闡述的具體描述而變得更加明顯。
[0017]圖1解說了根據本公開的一方面的FinFET工藝流程。
[0018]圖2解說了從FinFET工藝流程制造的典型的電容器。
[0019]圖3解說了根據本公開的一方面的從FinFET工藝流程制造的柵極-多晶(gate-poly)電容器。
[0020]圖4解說了從FinFET工藝流程制造的典型的電容器。
[0021]圖5解說了根據本公開的一方面的從FinFET工藝流程制造的柵極-柵極(gate-gate)電容器。
[0022]圖6解說了根據本公開的一方面的從FinFET工藝流程制造的多晶-多晶(poly-poly)電容器。
[0023]圖7-9解說了根據本公開的各個方面的用于制造FinFET電容器的方法。
[0024]圖10解說了其中可有利地采用本公開的配置的示例性無線通信系統(tǒng)。
[0025]圖11是解說根據本公開一方面的用于半導體組件的電路、布局以及邏輯設計的設計工作站的框圖。
[0026]詳細描述
[0027]以下結合附圖闡述的詳細描述旨在作為各種配置的描述，而無意表示可實踐本文中所描述的概念的僅有的配置。本詳細描述包括具體細節(jié)以便提供對各種概念的透徹理解。然而，對于本領域技術人員將顯而易見的是，沒有這些具體細節(jié)也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結構和組件以避免煙沒此類概念。
[0028]本公開的一個方面涉及鰭式無源組件，諸如與FinFET工藝技術兼容的電容器。此夕卜，本公開的一個方面提供一種FinFET電容器，該FinFET電容器具有比金屬-絕緣體-金屬(MiM)或金屬-氧化物-金屬(MoM)電容器的介電常數顯著更高的介電常數(K)。較高的介電常數可以是由于與較低K互連技術相比的高K金屬柵極工藝而導致的。另外，FinFET電容器的一種配置呈現陽極與陰極之間較小的距離。具體地，在這種配置中，陽極與陰極之間的間距受到間隔物厚度的限制。此外，本公開的一個方面的FinFET電容器可被放置成與有源器件緊鄰并且是可縮放的。即，根據本公開的一個方面，鰭式無源組件的較小高度可被放大，并且2D幾何形狀可被縮小以增加FinFET電容器的電容值。例如，FinFET無源組件(諸如FinFET電容器)的所提及方面與如圖1中解說的FinFET工藝流程兼容。
[0029]圖1解說了 FinFET工藝流程100的示例。該工藝流程始于絕緣體上覆硅(SOI)基板101。在SOI基板101上對半導體(例如，硅(Si))鰭103進行圖案化。在半導體鰭103被圖案化之后，該工藝執(zhí)行多晶硅柵極沉積/光刻104以在SOI基板101上沉積多晶硅105和電阻器106。接下來，該工藝執(zhí)行柵極蝕刻和間隔物形成107以蝕刻柵極并且創(chuàng)建氮化硅(Si3N4)間隔物108。最后，該工藝執(zhí)行源極-漏極注入和快速熱退火硅化109，以使得在各個表面上沉積硅化物(例如，硅化鎳(NiSi)) 110。
[0030]圖2解說了從工藝流程(諸如圖1中所解說的工藝流程)制造的常規(guī)的FinFET柵極-多晶(gate-poly)電容器200。如圖2中所解說的，常規(guī)的FinFET柵極-多晶電容器200包括基板204、柵極206和鰭202。
[0031]圖3解說了根據本公開的一個方面的FinFET柵極-多晶電容器300。代表性地，FinFET柵極-多晶電容器300包括半導體基板302、布置在半導體基板302的表面上的鰭304、以及柵極306。如圖3中所解說的，柵極306布置在半導體基板302的表面上并且與鰭304緊鄰且毗鄰地限定。圖3進一步解說了在鰭304和柵極306的表面上限定的蓋308，以完成FinFET柵極-多晶電容器300。
[0032]在圖3的配置中，鰭304可以提供FinFET柵極-多晶電容器300的第一端子并且柵極306可以提供FinFET柵極-多晶電容器300的第二端子。根據一些方面，蓋308可以是介電層。此外，可以在鰭304周圍布置氧化物。此外，柵極306可以是與FinFET兼容的高介電常數(K)金屬柵極。最后，溝道基板可被摻雜以降低靈敏度。
[0033]圖4解說了從工藝流程(諸如圖1中所解說的工藝流程)制造的常規(guī)的FinFET