只讀存儲器的可逆轉(zhuǎn)換的示例。
[0037]按照MRAM設(shè)備50的一個實施例，MRAM 51包括第一和第二存儲區(qū)段，其中第一和第二存儲區(qū)段的存儲容量是可變的，特別是相對于彼此可變。按照一個實施例，第一存儲區(qū)段包括第一存儲區(qū)段容量，而第二存儲區(qū)段包括第二存儲區(qū)段容量，并且第一和第二存儲區(qū)段容量以相反方式可變，這意味著第一存儲區(qū)段容量的增加伴隨著第二存儲區(qū)段容量的減少，其中特別地，第一存儲區(qū)段容量的增加量等于第二存儲區(qū)段容量的減少量。按照另一個實施例，第一和第二存儲區(qū)段容量之和是不變的，其中特別地，MRAM 51的總存儲容量對應(yīng)于第一和第二存儲區(qū)段容量之和。
[0038]參照圖4，其中示出了按照一個實施例的磁性隨機(jī)存取存儲器的示意框圖表示。圖4的磁性隨機(jī)存取存儲器(MRAM) 60包括可轉(zhuǎn)換成只讀存儲器的第一存儲區(qū)段61以及不可轉(zhuǎn)換成只讀存儲器的第二存儲區(qū)段62。第一存儲區(qū)段61被分成多個具有只讀能力的區(qū)段61.1。第一存儲區(qū)段61被分成多個具有RO能力的區(qū)段61.1。MRAM 60與寫信號線64連接，其中寫信號線64與第二存儲區(qū)段62直接連接，并且在一個實施例中寫信號線64包括經(jīng)由中間的寫禁止元件63與第一存儲區(qū)段61的具有RO能力的區(qū)段61.1連接的多根線。更具體地，寫信號線64與寫禁止元件63中的一個的輸入連接，并且寫禁止元件63的輸出與第一存儲區(qū)段61的一個具有RO能力的區(qū)段61.1的輸入連接。寫禁止元件63例如能夠通過熔絲來實現(xiàn)。熔絲中的每一個能夠單獨被尋址并且通過向其提供超過某個閾值的電流而將其燒斷。當(dāng)熔絲被燒斷時，寫信號線64相對于該區(qū)段61.1不可逆地被中斷，使得隨著在寫線64上所傳輸?shù)娜魏螌懶盘柖急恢袛嗟膶懢€有效地阻斷或門控(gated)，相應(yīng)關(guān)聯(lián)的具有RO能力的區(qū)段61.1不可逆地轉(zhuǎn)換成只讀存儲器。
[0039]參照圖5，其中示出了按照一個實施例的磁性隨機(jī)存取存儲器的示意框圖表示。圖5的磁性隨機(jī)存取存儲器(MRAM) 70包括被配置為讀/寫存儲器的存儲區(qū)段71以及被配置為將存儲區(qū)段71的至少一個部分轉(zhuǎn)換成只讀存儲器的轉(zhuǎn)換電路72。存儲區(qū)段71被分成多個子區(qū)段71.10轉(zhuǎn)換電路72包括存儲介質(zhì)72.1，該存儲介質(zhì)72.1包括多個比特位置，這些比特位置中的每一個與存儲區(qū)段71的一個子區(qū)段71.1關(guān)聯(lián)。存儲介質(zhì)72.1及其單獨的比特位置與讀出線72.2連接，該讀出線72.2與邏輯設(shè)備72.3的第一輸入連接。寫信號線74與邏輯設(shè)備72.3的第二輸入連接。邏輯設(shè)備72.3的輸出與MRAM設(shè)備70的單獨的子區(qū)段71.1連接。邏輯設(shè)備72.3以這樣的方式起作用:即使得向邏輯設(shè)備72.3的第一輸入施加例如“I”的第一二進(jìn)制值具有向第二輸入所施加的任何信號都被一直饋送到邏輯設(shè)備72.3的輸出的效果，并且向第一輸入施加例如“O”的第二二進(jìn)制值具有向第二輸入所施加的任何信號都被阻斷使得在邏輯設(shè)備72.3的輸出上不存在信號的效果。如果第一存儲區(qū)段71的任意子區(qū)段71.1要轉(zhuǎn)換成只讀存儲器，則存儲介質(zhì)72.1的關(guān)聯(lián)的比特位置被設(shè)置為“O”。假定尋址到這個特定子區(qū)段的寫信號到達(dá)邏輯設(shè)備72.3的第二輸入，則與這個特定子區(qū)段關(guān)聯(lián)的比特位置的讀出比特“O”被施加至邏輯設(shè)備72.3的第一輸入。因此，由于邏輯設(shè)備72.3的功能，在寫信號線74上所提供的信號被有效地阻斷。另一方面，如果“I”被存儲在存儲介質(zhì)72.1的與第一存儲區(qū)段71的某個其他子區(qū)段71.1關(guān)聯(lián)的比特位置上，則在寫信號線74上所提供的信號將由邏輯設(shè)備72.3有效地傳遞至相應(yīng)的子區(qū)段71.1，使得在寫信號線74上所提供的數(shù)據(jù)能夠被寫入相應(yīng)的子區(qū)段71.1。因此，只要“I”被存儲在存儲介質(zhì)72.1中，相應(yīng)的子區(qū)段71.1就起讀/寫存儲器的作用，而當(dāng)比特位置被改變成“O”時，相應(yīng)的子區(qū)段以可逆方式轉(zhuǎn)換成只讀存儲器。邏輯設(shè)備72.3能夠例如由晶體管來實現(xiàn)。
[0040]由此，如上文所描述并且如圖5所描繪的實施例示出將MRAM的區(qū)段可逆地轉(zhuǎn)換成只讀存儲器的示例。如果不管出于何種原因所決定的是子區(qū)段71.1應(yīng)轉(zhuǎn)換回讀/寫存儲器，則存儲介質(zhì)72.1的相應(yīng)關(guān)聯(lián)的比特位置要被改變成“I”。當(dāng)然，需要設(shè)置用于改變存儲介質(zhì)72.1的比特位置的值的適當(dāng)?shù)目刂蒲b置，此處為了簡潔起見而未示出這樣的控制裝置，而這樣的控制裝置能夠由本領(lǐng)域的技術(shù)人員容易地實現(xiàn)。
[0041]參照圖6，其中示出了按照一個實施例的數(shù)據(jù)處理系統(tǒng)的示意框圖表示。數(shù)據(jù)處理系統(tǒng)100包括處理單元(PU) 110、靜態(tài)隨機(jī)存取存儲器(SRAM) 120、磁性隨機(jī)存取存儲器(MRAM) 130以及將處理單元110、SRAM 120和MRAM 130相互連接的總線系統(tǒng)140。靜態(tài)隨機(jī)存取存儲器(SRAM) 120也能夠被省略或者能夠被像常規(guī)ROM存儲器那樣的ROM存儲器取代。
[0042]按照圖6的數(shù)據(jù)處理系統(tǒng)100的一個實施例，磁性隨機(jī)存取存儲器130被配置為讀/寫存儲器，并且MRAM 130的至少第一區(qū)段可轉(zhuǎn)換成只讀存儲器。另外的實施例能夠采用磁性隨機(jī)存取存儲器的上述實施例的特征中的任何一個來形成。
[0043]按照圖6的數(shù)據(jù)處理系統(tǒng)100的一個實施例，該系統(tǒng)還包括轉(zhuǎn)換電路，該轉(zhuǎn)換電路被配置為將第一區(qū)段的至少第一子區(qū)段轉(zhuǎn)換成只讀存儲器。另外的實施例能夠采用磁性隨機(jī)存取存儲器的上述實施例的特征中的任何一個來形成。
[0044]按照圖6的數(shù)據(jù)處理系統(tǒng)100的一個實施例，處理單元110是數(shù)字信號處理器，如果數(shù)據(jù)處理系統(tǒng)被并入像移動通信單元那樣的通信單元中并且作為其部分，則情況尤其是這樣。按照其另外的實施例，SRAM 120被實現(xiàn)為用于需要被讀/寫的數(shù)據(jù)的工作存儲器。MRAM 130可以被組織和配置為使得第一區(qū)段起讀/寫存儲器的作用，特別地還起工作存儲器的作用，而第二區(qū)段起只讀存儲器的作用，該第二區(qū)段由已從先前的讀/寫存儲器部分轉(zhuǎn)換成只讀存儲器部分并且存儲應(yīng)在某個預(yù)先確定的時間周期內(nèi)被保持但需要在這些預(yù)先確定的時間周期之間被改變或更新的數(shù)據(jù)或代碼的存儲器部分組成。例如，在移動通信單元中，這些可以是要在電話呼叫或其他通信連接期間被保持，但可在終止連接之后被改變的數(shù)據(jù)或代碼。
[0045]按照圖6的數(shù)據(jù)處理系統(tǒng)100的一個實施例，處理單元110、靜態(tài)隨機(jī)存取存儲器120和磁性隨機(jī)存取存儲器130被集成在同一個半導(dǎo)體芯片上。
[0046]按照圖6的處理系統(tǒng)的一個實施例，處理單元110是微處理器或微控制器。按照其一個實施例，MRAM 130可包括被配置為讀/寫存儲器的第一區(qū)段以及被配置為只讀存儲器的第二區(qū)段，并且該第二區(qū)段存儲了某些客戶特定數(shù)據(jù)或代碼。特別地，這種方式的一個優(yōu)點在于，僅需要實現(xiàn)可適用于單獨的目標(biāo)系統(tǒng)的客戶特定部分。實際的基于ROM結(jié)構(gòu)的實現(xiàn)要求所有被考慮的客戶的客戶特定實現(xiàn)都需要在芯片設(shè)計期間就已經(jīng)被考慮在內(nèi)。
[0047]按照圖6的數(shù)據(jù)處理系統(tǒng)的一個實施例，總線系統(tǒng)140是雙向的，使得處理器單元110、SRAM 120和MRAM 130能夠在彼此之間自由地交換數(shù)據(jù)。
[0048]參照圖7，其中示出了按照一個實施例的數(shù)據(jù)處理系統(tǒng)的示意框圖表示。圖7的數(shù)據(jù)處理系統(tǒng)200包括處理單元210、靜態(tài)隨機(jī)存取存儲器(