交叉矩陣列式磁性隨機(jī)存儲(chǔ)器制造工藝的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及存儲(chǔ)器件領(lǐng)域，尤其涉及一種交叉矩陣列式磁性隨機(jī)存儲(chǔ)器制造工 〇
【背景技術(shù)】
[0002] 近年來人們利用磁性隧道結(jié)（MTJ，Magnetic Tunnel Junction)的特性做成磁性 隨機(jī)存儲(chǔ)器，即為MRAM(Magnetic Random Access Memory)。MRAM是一種新型固態(tài)非易失 性記憶體，它有著高速讀寫的特性。鐵磁性MTJ通常為三明治結(jié)構(gòu)，其中有磁性記憶層，它 可以改變磁化方向以記錄不同的數(shù)據(jù)；位于中間的絕緣的隧道勢(shì)皇層；磁性參考層，位于 隧道勢(shì)皇層的另一側(cè)，它的磁化方向是不變的。當(dāng)磁性記憶層與磁性參考層之間的磁化強(qiáng) 度矢量方向平行或反平行時(shí)，MTJ元件的電阻態(tài)也相應(yīng)分別為低阻態(tài)或高阻態(tài)。這樣測(cè)量 MTJ元件的電阻態(tài)即可得到存儲(chǔ)的信息。
[0003] 已有一種方法可以得到高的磁電阻（MR，Magneto Resistance)率：在非晶結(jié)構(gòu)的 磁性膜的表面加速晶化形成一層晶化加速膜。當(dāng)此層膜形成后，晶化開始從隧道勢(shì)皇層一 側(cè)形成，這樣使得隧道勢(shì)皇層的表面與磁性表面形成匹配，這樣就可以得到高M(jìn)R率。
[0004] 一般通過不同的寫操作方法來對(duì)MRAM器件進(jìn)行分類。傳統(tǒng)的MRAM為磁場(chǎng)切換型 MRAM :在兩條交叉的電流線的交匯處產(chǎn)生磁場(chǎng)，可改變MTJ元件的磁性記憶層的磁化強(qiáng)度 方向。自旋轉(zhuǎn)移矩磁性隨機(jī)存儲(chǔ)器（STT-MRAM，Spin-transfer Torque Magnetic Random Access Memory)則采用完全不同的寫操作，它利用的是電子的自旋角動(dòng)量轉(zhuǎn)移，即自旋極 化的電子流把它的角動(dòng)量轉(zhuǎn)移給磁性記憶層中的磁性材料。磁性記憶層的容量越小，需要 進(jìn)行寫操作的自旋極化電流也越小。所以這種方法可以同時(shí)滿足器件微型化與低電流密 度。STT-MRAM具有高速讀寫、大容量、低功耗的特性，有潛力在電子芯片產(chǎn)業(yè)，尤其是移動(dòng)芯 片產(chǎn)業(yè)中，替代傳統(tǒng)的半導(dǎo)體記憶體以實(shí)現(xiàn)能源節(jié)約與數(shù)據(jù)的非易失性。
[0005] 對(duì)于目前的面內(nèi)型STT-MRAM(其中MTJ元件的易磁化方向在面內(nèi)）來說，受面內(nèi) 型MTJ元件的特性所限，單一元件尺寸一般較大，并且相鄰MTJ元件需要有較大間距，以避 免相互間的磁場(chǎng)干擾。因此，限制了面內(nèi)型STT-MRAM產(chǎn)品集成度的提升。
[0006] 垂直型磁性隧道結(jié)（PMTJ，Perpendicular Magnetic Tunnel Junction)即磁矩垂 直于襯底表面的磁性隧道結(jié)，在這種結(jié)構(gòu)中，由于兩個(gè)磁性層的磁晶各向異性比較強(qiáng)（不 考慮形狀各向異性），使得其易磁化方向都垂直于層表面。在同樣的條件下，元件尺寸可以 做得比面內(nèi)型MTJ元件更小，易磁化方向的磁極化誤差可以做的很小，并且MTJ元件尺寸的 減小使所需的切換電流也可相應(yīng)減小。另一方面，在存儲(chǔ)器陣列中，相鄰垂直型MTJ的安 全間距較之面內(nèi)型MTJ也可大為縮小。從而垂直型STT-MRAM(pSTT-MRAM，perpendicular Spin-transfer Torque Magnetic Random Access Memory)較之面內(nèi)型 STT-MRAM，其集成 度有非常大的提升空間。
[0007] 但在現(xiàn)有的STT-MRAM結(jié)構(gòu)中，每個(gè)記憶單元的MTJ元件通常會(huì)連接一個(gè)三極管作 為電流流向選擇器，如使用M0S管，通過M0S管的導(dǎo)通和截止以實(shí)現(xiàn)電流導(dǎo)向，從而可以通 過相應(yīng)的寫電流來設(shè)置MTJ元件的高、低電阻態(tài)，也即寫入了存儲(chǔ)信息，以及根據(jù)讀電流的 大小來判斷MTJ元件的電阻態(tài)，也即讀出了存儲(chǔ)信息。
[0008] 對(duì)于面內(nèi)型STT-MRAM來說，基于面內(nèi)型MTJ元件的尺寸及其相互間距的要求，三 極管的尺寸不是提高面內(nèi)型STT-MRAM集成度的主要瓶頸，或者說縮小三極管的尺寸，對(duì)于 面內(nèi)型STT-MRAM集成度的提升程度有限。而對(duì)于垂直型STT-MRAM情況卻恰恰相反，垂直 型MTJ元件的尺寸及其相互間距較之面內(nèi)型MTJ元件已大為縮小，此時(shí)集成度的提升幾乎 完全取決于三極管的尺寸大小，即使使用當(dāng)前最先進(jìn)的工藝（線寬），三極管的尺寸仍遠(yuǎn)大 于垂直型MTJ元件，同時(shí)三極管制造工藝相對(duì)也比較復(fù)雜，提高了產(chǎn)品的制造成本。
[0009] 因此，本領(lǐng)域的技術(shù)人員致力于開發(fā)一種高集成、高性能、成本節(jié)省的STT-MRAM 制造工藝。

【發(fā)明內(nèi)容】

[0010] 為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種磁性隨機(jī)存儲(chǔ)器制造工藝，包括：
[0011] 形成底電極；
[0012] 在所述底電極頂部形成磁記憶單元陣列，其中包括制備多層薄膜形成串聯(lián)的磁性 隧道結(jié)和導(dǎo)電層1/半導(dǎo)體/導(dǎo)電層2三層結(jié)構(gòu)；本文中所述的"頂部"或"頂"表示相應(yīng)結(jié) 構(gòu)中遠(yuǎn)離襯底基片的一側(cè)；
[0013] 在所述磁記憶單元陣列頂部形成頂電極。
[0014] 進(jìn)一步地，所述底電極的形成包括：
[0015] 沉積底電極金屬層和硬掩膜一；
[0016] 光刻底電極；
[0017] 刻蝕底電極；
[0018] 沉積電介質(zhì)一；
[0019] 表面平坦化。
[0020] 進(jìn)一步地，所述磁記憶單元陣列的形成包括：
[0021] 在所述底電極頂部制備構(gòu)成所述導(dǎo)電層1/半導(dǎo)體/導(dǎo)電層2三層結(jié)構(gòu)和所述磁 性隧道結(jié)的薄膜，其中先制備構(gòu)成所述導(dǎo)電層1/半導(dǎo)體/導(dǎo)電層2三層結(jié)構(gòu)的薄膜再沉積 構(gòu)成所述磁性隧道結(jié)的薄膜，或者先沉積構(gòu)成所述磁性隧道結(jié)的薄膜再制備構(gòu)成所述導(dǎo)電 層1/半導(dǎo)體/導(dǎo)電層2三層結(jié)構(gòu)的薄膜；
[0022] 沉積硬掩膜二；
[0023] 光刻磁記憶單元陣列；
[0024] 刻蝕磁記憶單元陣列；
[0025] 沉積電介質(zhì)二；
[0026] 表面平坦化。
[0027] 進(jìn)一步地，所述頂電極的形成包括：
[0028] 在所述磁記憶單元陣列頂部沉積頂電極金屬層和硬掩膜三；
[0029] 光刻頂電極；
[0030] 刻蝕頂電極；
[0031] 沉積電介質(zhì)三；
[0032] 表面平坦化。
[0033] 進(jìn)一步地，所述磁性隧道結(jié)包括層疊設(shè)置的磁性參考層、隧道勢(shì)皇層和磁性記憶 層。由下至上，可以是依次是磁性參考層、隧道勢(shì)皇層和磁性記憶層，也可以依次是磁性記 憶層、隧道勢(shì)皇層和磁性參考層。本文中所述的"上"和"下"的相對(duì)位置，"上"較于"下" 更遠(yuǎn)離襯底基片。
[0034] 進(jìn)一步地，所述導(dǎo)電層1/半導(dǎo)體/導(dǎo)電層2三層結(jié)構(gòu)的半導(dǎo)體包括P型半導(dǎo)體 或N型半導(dǎo)體。半導(dǎo)體基材可采用Si、Ge、SiGe或SiC，其中N型半導(dǎo)體通過摻雜V價(jià)元素 (如As、P等）形成，P型半導(dǎo)體通過摻雜III價(jià)元素（如B等）形成；也可以采用GaAs或 InP，其中N型半導(dǎo)體通過摻雜VI價(jià)元素（如Se、Te等）形成，P型半導(dǎo)體通過摻雜II價(jià) 元素（如Be等）形成。
[0035] 進(jìn)一步地，所述導(dǎo)電層1/半導(dǎo)體/導(dǎo)電層2三層結(jié)構(gòu)的導(dǎo)電層1和/或?qū)щ妼? 包括 Pt、Au、Rd、Ir、Ru、Pd、Ag、Mo、Cr、W、Ti、Ta 或 CuAl。
[0036] 進(jìn)一步地，所述導(dǎo)電層1/半導(dǎo)體/導(dǎo)電層2三層結(jié)構(gòu)的導(dǎo)電層1和導(dǎo)電層2分別 包括與所述導(dǎo)電層1/半導(dǎo)體/導(dǎo)電層2三層結(jié)構(gòu)的半導(dǎo)體相鄰設(shè)置的擴(kuò)散保護(hù)層，以阻擋 所述P型半導(dǎo)體或N型半導(dǎo)體中的雜質(zhì)向所述導(dǎo)電層1和導(dǎo)電層2內(nèi)擴(kuò)散。
[0037] 進(jìn)一步地，所述頂電極和/或所述底電極包括金屬層Cu ;或是包括多層結(jié)構(gòu)TaN/ Ta/Cu/Ta/TaN 或 TiN/Ti/Cu/Ti/TiN，其中 Cu 頂部的 TaN/Ta 或 TiN/Ti 作為硬掩膜。
[0038] 進(jìn)一步地，所述底