存儲器芯片封裝模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種模塊封裝結(jié)構(gòu)，且特別是涉及一種存儲器封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]就動(dòng)態(tài)隨機(jī)存取存儲器(Dynamic Random Access Memory, DRAM)芯片而言，因其所需的接腳數(shù)少，且內(nèi)部線路簡單，故可將其焊墊設(shè)計(jì)為中央分布型(central type)，以共用部分的接線。具體來說，動(dòng)態(tài)隨機(jī)存取存儲器芯片可經(jīng)由打線接合(wire bonding)或倒裝接合(flip chip bonding)等方式而電連接至承載器(carrier),例如導(dǎo)線架(leadframe)或基板(substrate)等。
[0003]以現(xiàn)有的打線接合型態(tài)的動(dòng)態(tài)隨機(jī)存取存儲器芯片封裝結(jié)構(gòu)為例，動(dòng)態(tài)隨機(jī)存取存儲器芯片會(huì)先貼附至承載器，再以打線接合的方式電連接至承載器。之后，以封裝膠體(molding compound)包覆動(dòng)態(tài)隨機(jī)存取存儲器芯片以及動(dòng)態(tài)隨機(jī)存取存儲器芯片與承載器電連接的部分，用于防止動(dòng)態(tài)隨機(jī)存取存儲器芯片以及動(dòng)態(tài)隨機(jī)存取存儲器芯片與承載器電連接的部分受到外界水氣的影響及雜塵的污染。至此，動(dòng)態(tài)隨機(jī)存取存儲器芯片封裝結(jié)構(gòu)已大致完成，其中動(dòng)態(tài)隨機(jī)存取存儲器芯片封裝結(jié)構(gòu)可通過表面黏著技術(shù)(SurfaceMount Technology, SMT)固定在印刷電路板上，以制得現(xiàn)有的動(dòng)態(tài)隨機(jī)存取芯片封裝模塊。
[0004]由于在制作現(xiàn)有的動(dòng)態(tài)隨機(jī)存取芯片封裝模塊之前，需先個(gè)別進(jìn)行動(dòng)態(tài)隨機(jī)存取存儲器芯片封裝結(jié)構(gòu)的制作，其中動(dòng)態(tài)隨機(jī)存取存儲器芯片需貼附至承載器，以通過承載器電連接至印刷電路板，因此無法有效地降低動(dòng)態(tài)隨機(jī)存取芯片封裝模塊的整體厚度、制造成本以及制造工時(shí)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種存儲器芯片封裝模塊，其因制作工藝的簡化而降低了制造成本以及制造工時(shí)，且可符合薄型化的需求。
[0006]為達(dá)上述目的，本發(fā)明提出一種存儲器芯片封裝模塊，其包括線路基板、多個(gè)第一存儲器芯片以及第一封裝膠體。線路基板具有第一表面、相對于第一表面的第二表面、位于第一表面上的多個(gè)第一凹槽以及位于這些第一凹槽內(nèi)的多個(gè)第一接點(diǎn)。這些第一存儲器芯片分別位于這些第一凹槽內(nèi)，其中各個(gè)第一存儲器芯片通過至少一第一焊線電連接至對應(yīng)的第一接點(diǎn)。第一封裝膠體填充于這些第一凹槽內(nèi)，并至少包覆這些第一存儲器芯片與這些第一接點(diǎn)電連接的部分。
[0007]在本發(fā)明的一實(shí)施例中，上述的各個(gè)第一存儲器芯片具有主動(dòng)表面、相對于主動(dòng)表面的芯片背面以及連接主動(dòng)表面與芯片背面的芯片側(cè)表面。
[0008]在本發(fā)明的一實(shí)施例中，上述的各個(gè)第一存儲器芯片以芯片背面連接至線路基板，而使主動(dòng)表面暴露于第一表面，且第一表面高于各個(gè)第一存儲器芯片的主動(dòng)表面。
[0009]在本發(fā)明的一實(shí)施例中，上述的第一封裝膠體包覆這些第一焊線、這些第一接點(diǎn)以及各個(gè)第一存儲器芯片的主動(dòng)表面與芯片側(cè)表面。
[0010]在本發(fā)明的一實(shí)施例中，兩個(gè)以上的第一存儲器芯片相互堆疊以構(gòu)成第一存儲器芯片組，并以這些第一存儲器芯片的其中一者的芯片背面連接至線路基板，而使各個(gè)第一存儲器芯片的主動(dòng)表面暴露于第一表面，且第一表面高于各個(gè)第一存儲器芯片的主動(dòng)表面。
[0011]在本發(fā)明的一實(shí)施例中，上述的第一凹槽從第一表面貫穿至第二表面。
[0012]在本發(fā)明的一實(shí)施例中，上述的第一存儲器芯片以主動(dòng)表面連接至線路基板，而使芯片背面暴露于第一表面或第二表面。
[0013]在本發(fā)明的一實(shí)施例中，上述的第一表面高于各個(gè)第一存儲器芯片的芯片背面。
[0014]在本發(fā)明的一實(shí)施例中，上述的第二表面高于各個(gè)第一存儲器芯片的芯片背面。
[0015]在本發(fā)明的一實(shí)施例中，上述的存儲器芯片封裝模塊還包括多個(gè)第二存儲器芯片以及第二封裝膠體。線路基板還具有位于第二表面上的多個(gè)第二凹槽以及位于這些第二凹槽內(nèi)的多個(gè)第二接點(diǎn)。這些第二存儲器芯片分別位于這些第二凹槽內(nèi)，并通過至少一第二焊線電連接至對應(yīng)的第二接點(diǎn)。第二封裝膠體填充于這些第二凹槽內(nèi)，并至少包覆這些第二存儲器芯片與這些第二接點(diǎn)電連接的部分。
[0016]在本發(fā)明的一實(shí)施例中，上述的各個(gè)第二存儲器芯片具有主動(dòng)表面、相對于主動(dòng)表面的芯片背面以及連接主動(dòng)表面與芯片背面的芯片側(cè)表面。
[0017]在本發(fā)明的一實(shí)施例中，上述的各個(gè)第二存儲器芯片以芯片背面連接至線路基板，而使主動(dòng)表面暴露于第二表面，且第二表面高于各個(gè)第二存儲器芯片的主動(dòng)表面。
[0018]在本發(fā)明的一實(shí)施例中，上述的第二封裝膠體包覆這些第二焊線、這些第二接點(diǎn)以及各個(gè)第二存儲器芯片的主動(dòng)表面與芯片側(cè)表面。
[0019]在本發(fā)明的一實(shí)施例中，兩個(gè)以上的第二存儲器芯片相互堆疊以構(gòu)成第二存儲器芯片組，并以這些第二存儲器芯片的其中一者的芯片背面連接至該線路基板，而使各個(gè)第二存儲器芯片的主動(dòng)表面暴露于第二表面，且第二表面高于各個(gè)第二存儲器芯片的主動(dòng)表面。
[0020]在本發(fā)明的一實(shí)施例中，上述的第一凹槽在第一表面上的位置分別正對于第二凹槽在第二表面上的位置。
[0021]基于上述，由于本發(fā)明的存儲器芯片封裝模塊是將存儲器芯片內(nèi)埋于線路基板，并利用焊線以打線接合的方式直接電連接存儲器芯片與線路基板，因此在無需額外設(shè)置承載器以作為存儲器芯片與線路基板之間電連接的媒介的情況下，不僅可有效降低存儲器芯片封裝模塊的整體厚度，也可大幅節(jié)省制造成本以及制造工時(shí)。
[0022]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附的附圖作詳細(xì)說明如下。
【附圖說明】
[0023]圖1A是本發(fā)明一實(shí)施例的存儲器芯片封裝模塊的局部俯視示意圖；
[0024]圖1B是圖1A的存儲器芯片封裝模塊沿1-Ι剖線的局部剖面示意圖；
[0025]圖2是本發(fā)明另一實(shí)施例的存儲器芯片封裝模塊的局部剖面示意圖；
[0026]圖3是本發(fā)明另一實(shí)施例的存儲器芯片封裝模塊的局部剖面示意圖；
[0027]圖4是本發(fā)明另一實(shí)施例的存儲器芯片封裝模塊的局部剖面示意圖；
[0028]圖5是本發(fā)明另一實(shí)施例的存儲器芯片封裝模塊的局部剖面示意圖；
[0029]圖6是本發(fā)明另一實(shí)施例的存儲器芯片封裝模塊的局部剖面示意圖；
[0030]圖7是本發(fā)明另一實(shí)施例的存儲器芯片封裝模塊的局部剖面示意圖；
[0031]圖8是本發(fā)明另一實(shí)施例的存儲器芯片封裝模塊的局部剖面示意圖。
[0032]符號說明
[0033]12:第一存儲器芯片組
[0034]16:第二存儲器芯片組
[0035]100、100A?100G:存儲器芯片封裝模塊
[0036]110、110b、110c、110e、110f、110g:線路基板
[0037]111:第一表面
[0038]112:第二表面
[0039]113、113e、113f、113g:第一凹槽
[0040]114:第一接點(diǎn)
[0041]115:第二凹槽
[0042]116:第二接點(diǎn)
[0043]120:第一存儲器芯片
[0044]121、161:焊墊
[0045]122、162:主動(dòng)表面
[0046]123、163:芯片背面
[0047]124、164:芯片側(cè)表面
[0048]130:第一封裝膠體
[0049]140:第一焊線
[0050]160:第二存儲器芯片
[0051]170:第二封裝膠體
[0052]180:第二焊線
【具體實(shí)施方式】
[0053]圖1A是本發(fā)明一實(shí)施例的存儲器芯片封裝模塊的局部俯視示意圖。圖1B是圖1A的存儲器芯片封裝模塊沿1-ι剖線的局部剖面示意圖。請參考圖1A與圖1B，在本實(shí)