專(zhuān)利名稱(chēng)：磁性隨機(jī)存取存儲(chǔ)器(mram)的原位電阻測(cè)量的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電子電路，且特定來(lái)說(shuō)涉及集成電路存儲(chǔ)器元件的原位測(cè)量。
背景技術(shù)：
在磁阻RAM(MRAM)中，數(shù)據(jù)作為磁性極化而存儲(chǔ)于稱(chēng)作磁性隧道結(jié)(MTJ)的元件中。電阻視MTJ中的兩個(gè)層的相對(duì)極化而定。一個(gè)層為永久(“固定”)層，而另一(“自由”)層將改變以匹配充分強(qiáng)的外部場(chǎng)的極化。通過(guò)測(cè)量電阻，可確定自由層極化。存儲(chǔ)器裝置可由并入有MTJ的此類(lèi)“單元”的柵格構(gòu)建?；蛘?，自旋轉(zhuǎn)移力矩(STT)MRAM使用充分臨界電流密度的自旋對(duì)準(zhǔn)(“極化”)電子來(lái)直接扭轉(zhuǎn)，且將極化“寫(xiě)入”到自由層，其中極化方向和結(jié)電阻視電子流的方向而定。次臨界電流密度可用于測(cè)量電阻。隨著存儲(chǔ)器單元大小按比例減少，此寫(xiě)入電流進(jìn)一步減小， 隨著Si技術(shù)繼續(xù)按比例調(diào)整到較高裝置間距密度，此減小為重要益處。通過(guò)自由層和固定層極化是平行的還是反平行的來(lái)確定存儲(chǔ)器狀態(tài)。在平行狀態(tài) (“0狀態(tài)”)中，跨越薄絕緣層的隧穿電阻相對(duì)較“低”。在反平行狀態(tài)中，跨越薄絕緣層的隧穿電阻相對(duì)較“高”。測(cè)量此磁阻確定存儲(chǔ)于MTJ單元中的存儲(chǔ)器狀態(tài)。用于特征化兩個(gè)電阻值的度量稱(chēng)作磁化率(MR)，將磁化率(MR)定義為MTJ反平行電阻(Rap)與MTJ平行電阻(Rp)之間的差值除以MTJ平行電阻(Rp)，即，(Rap-Rp)/Rp0 MR優(yōu)選為盡可能大的，即，兩個(gè)狀態(tài)的電阻值盡可能相差較大，以確保正確讀取MTJ單元的存儲(chǔ)器狀態(tài)的可靠性。舉例來(lái)說(shuō)，可如下實(shí)現(xiàn)測(cè)量存儲(chǔ)器狀態(tài)MRAM單元可常規(guī)地包括串聯(lián)于位線與源極線之間的MTJ及晶體管。將位線及源極線設(shè)定于電位差下。當(dāng)將晶體管柵極設(shè)定為接通 (例如，“高”)時(shí)，電流可流經(jīng)MTJ。由凈電位差以及位線電阻、MTJ電阻、晶體管接通狀態(tài)電阻及源極線電阻的串聯(lián)總和來(lái)定義所述電流。MTJ電阻可具有以下兩個(gè)值中的一者針對(duì)平行0狀態(tài)的“低”，或針對(duì)反平行1狀態(tài)的“高”。通過(guò)測(cè)量MTJ上的電壓降及通過(guò)MTJ 單元的電流，可計(jì)算電阻。可比較(例如)MTJ晶體管結(jié)與源極線之間的參考電壓與在MTJ 處于兩種狀態(tài)中的任一者中的情況下所測(cè)量到的電壓。將參考電壓設(shè)定為兩個(gè)所測(cè)量電壓之間的中間值可用于比較器邏輯門(mén)中以區(qū)別兩個(gè)狀態(tài)。歸因于通?？稍谘b置制造過(guò)程中發(fā)生的處理?xiàng)l件的變化，且甚至在于存儲(chǔ)器陣列中含有多個(gè)此些MTJ單元的單一芯片的范圍上的變化(例如，歸因于光刻均勻性)，可能導(dǎo)致磁電阻的值的變化。此變化在裝置結(jié)構(gòu)按比例調(diào)整到約數(shù)十納米或更小的尺寸且工藝變化為約數(shù)納米時(shí)變得越加重要。即，當(dāng)裝置尺寸的分?jǐn)?shù)改變相對(duì)于裝置大小變得顯著時(shí)，存在以下可能性工藝變化可導(dǎo)致處于低0狀態(tài)中的一些MTJ單元的磁電阻變得接近處于高 1狀態(tài)中的一些MTJ單元的磁電阻或與其重疊。由于常規(guī)地通過(guò)測(cè)量MTJ單元上的電壓降且比較所述電壓降與參考電壓來(lái)確定電阻值，因此在讀取MTJ單元的存儲(chǔ)器狀態(tài)時(shí)可能出現(xiàn)錯(cuò)誤。在MTJ單元的大存儲(chǔ)器陣列中，存儲(chǔ)器讀取錯(cuò)誤的數(shù)目可歸因于工藝變化及溫度(PVT)而變得顯著。結(jié)合自動(dòng)測(cè)試設(shè)備(ATE)，所有存儲(chǔ)器元件的100%測(cè)試為可能的。此在特征化存儲(chǔ)器陣列(包括基于MRAM及STT-MRAM的存儲(chǔ)器陣列)時(shí)是有用的。因?yàn)橛蛇h(yuǎn)離MTJ的所有源引起的所有電阻(即，“寄生”電阻)的總和可能與MTJ 電阻相當(dāng)，所以?xún)蓚€(gè)MTJ狀態(tài)之間的總的可測(cè)量電阻差可為總電阻的顯著分?jǐn)?shù)(例如， 25% -75% )。較大寄生電阻減弱了 MTJ的兩個(gè)電阻狀態(tài)之間的所測(cè)量電壓的改變(如上文所描述)，此減弱可限制用于設(shè)定電阻參考電平的裕度，所述電阻參考電平用于區(qū)別MTJ 處于哪個(gè)狀態(tài)，即，電阻是低于參考電平( 與Rap的平均值)還是高于參考電平。此夕卜，ATE、用以介接ATE與存儲(chǔ)器芯片的電纜及芯片上互連件可引入額外寄生電阻及電抗性阻抗。此些寄生電阻與納米級(jí)MTJ MRAM裝置的阻抗相比可為顯著的，且此可限制測(cè)試的準(zhǔn)確度及速度。因此，需要能夠特征化在存儲(chǔ)器陣列中的MTJ單元的兩個(gè)狀態(tài)下的磁電阻的統(tǒng)計(jì)變化，不僅作為特征化工藝穩(wěn)定性的手段，而且用于確定用于讀取存儲(chǔ)器狀態(tài)的平行電阻及反平行電阻參考電平，平行電阻及反平行電阻參考電平可消除或補(bǔ)償寄生效應(yīng)。

發(fā)明內(nèi)容
揭示一種用于在含有MRAM存儲(chǔ)器陣列的集成電路上原位測(cè)量MTJ電阻的方法及系統(tǒng)。比較所述MRAM陣列中的每一 MTJ單元與接近MTJ單元的復(fù)制單元。所述復(fù)制單元包括相同的寄生組件，但不包括MTJ。此情形實(shí)現(xiàn)對(duì)兩個(gè)單元所共有的寄生阻抗的消除，且使用電流鏡射方案來(lái)確定MTJ電阻。一種測(cè)量磁性隨機(jī)存取存儲(chǔ)器(MRAM)單元的磁性隧道結(jié)(MTJ)的電阻的方法包括將具有選定電平的電壓施加到包含MTJ的存儲(chǔ)器單元，所述MTJ與處于導(dǎo)通狀態(tài)的存儲(chǔ)器單元晶體管串聯(lián)；確定通過(guò)所述存儲(chǔ)器單元的電流量；將可變電壓施加到復(fù)制單元，所述復(fù)制單元不具有MTJ，但包含處于導(dǎo)通狀態(tài)的復(fù)制單元晶體管；確定所述可變電壓的值， 其中通過(guò)所述復(fù)制單元的電流量大體上與通過(guò)所述存儲(chǔ)器單元的所述電流量相同；及通過(guò)獲取所述存儲(chǔ)器單元電壓與所述經(jīng)確定的可變復(fù)制單元電壓之間的差值且將所述結(jié)果除以所述經(jīng)確定的存儲(chǔ)器單元電流來(lái)計(jì)算所述MTJ電阻。一種測(cè)量磁性隧道結(jié)(MTJ)存儲(chǔ)器單元的磁性隨機(jī)存取存儲(chǔ)器(MRAM)陣列中的 MTJ的電阻的方法包括將所述MRAM劃分為可尋址區(qū)段；比較所述可尋址區(qū)段中的一者中的每一 MTJ單元與復(fù)制單元的相關(guān)聯(lián)群組中的對(duì)應(yīng)復(fù)制單元；及基于所述比較而確定每一 MTJ單元的電阻。一種用于磁性隧道結(jié)(MTJ)磁性隨機(jī)存取存儲(chǔ)器(MRAM)的陣列結(jié)構(gòu)包括若干模塊及每一模塊內(nèi)的組。每一組包括若干MTJ存儲(chǔ)器位片及一復(fù)制位片。多個(gè)MTJ存儲(chǔ)器單元提供于每一 MTJ存儲(chǔ)器位片內(nèi)，且多個(gè)復(fù)制單元提供于每一復(fù)制位片內(nèi)。復(fù)制位單元的數(shù)目等于同一組的MTJ位片中的任一者中的MTJ存儲(chǔ)器單元的最大數(shù)目。前文已相當(dāng)廣泛地概述了本發(fā)明的特征及技術(shù)優(yōu)勢(shì)以便可更好地理解以下的實(shí)施方式。在下文中將描述本發(fā)明的額外特征及優(yōu)勢(shì)，其形成本發(fā)明的權(quán)利要求書(shū)的主題。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，所揭示的概念及特定實(shí)施例可易于用作用于修改或設(shè)計(jì)其它結(jié)構(gòu)來(lái)進(jìn)行本發(fā)明的相同目的的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)了解，此種等效構(gòu)造不脫離如所附權(quán)利要求書(shū)中闡述的本發(fā)明的精神及范圍。當(dāng)結(jié)合附圖考慮時(shí)，從以下描述將更好地理解據(jù)信為本發(fā)明的特性的新穎特征(關(guān)于其組織及操作方法兩者)以及其它目的及優(yōu)勢(shì)。然而，應(yīng)明確理解，所述圖中的每一者是僅出于說(shuō)明及描述目的而提供且既定不界定本發(fā)明的限制。


為了更徹底地理解本發(fā)明，現(xiàn)參考結(jié)合所附圖式進(jìn)行的以下描述。圖1為展示可有利地使用本發(fā)明的實(shí)施例的示范性無(wú)線通信系統(tǒng)的框圖。圖2為根據(jù)本發(fā)明的實(shí)施例的磁性隧道結(jié)單元及復(fù)制單元的表示。圖3為根據(jù)本發(fā)明的實(shí)施例的具有MTJ存儲(chǔ)器位單元的多個(gè)MTJ位片及復(fù)制位片的組的表示。圖4為根據(jù)本發(fā)明的實(shí)施例的能夠進(jìn)行原位MTJ電阻測(cè)量的1Mb MRAM芯片的架構(gòu)的表示。圖5為根據(jù)本發(fā)明的實(shí)施例的用于確定參考電阻值的測(cè)量到的平行及反平行MTJ 電阻值的直方圖。圖6為根據(jù)本發(fā)明的實(shí)施例的用于測(cè)量MTJ電阻的方法的流程圖。
具體實(shí)施例方式揭示一種用于在含有MRAM存儲(chǔ)器陣列的集成電路上原位測(cè)量MTJ電阻的方法及系統(tǒng)。圖1展示可有利地使用本發(fā)明的實(shí)施例的示范性無(wú)線通信系統(tǒng)100。出于說(shuō)明的目的，圖1展示三個(gè)遠(yuǎn)程單元120、130及150以及兩個(gè)基站140。將認(rèn)識(shí)到，典型無(wú)線通信系統(tǒng)可具有更多遠(yuǎn)程單元及基站。遠(yuǎn)程單元120、130及150包括MRAM及/或STTMRAM存儲(chǔ)器裝置125A、125B及125C，其為如下文進(jìn)一步論述的本發(fā)明的實(shí)施例。圖1展示來(lái)自基站140及遠(yuǎn)程單元120、130及150的前向鏈路信號(hào)180以及從遠(yuǎn)程單元120、130及150到基站140的反向鏈路信號(hào)190。在圖1中，將遠(yuǎn)程單元120展示為移動(dòng)電話，將遠(yuǎn)程單元130展示為便攜式計(jì)算機(jī)，且將遠(yuǎn)程單元150展示為無(wú)線本地回路系統(tǒng)中的固定位置遠(yuǎn)程單元。舉例來(lái)說(shuō)，遠(yuǎn)程單元可為手機(jī)、手持型個(gè)人通信系統(tǒng)(PCQ單元、例如個(gè)人數(shù)據(jù)助理的便攜式數(shù)據(jù)單元或例如儀表讀取設(shè)備的固定位置數(shù)據(jù)單元。盡管圖1說(shuō)明根據(jù)本發(fā)明的教示的遠(yuǎn)程單元，但本發(fā)明不限于這些示范性所說(shuō)明單元。本發(fā)明的實(shí)施例可適用于包括存儲(chǔ)器的任何裝置中。圖2為根據(jù)本發(fā)明的實(shí)施例的用于使用復(fù)制單元206評(píng)估磁性隧道結(jié)(MTJ)單元 205的電流鏡電路200的表示。MTJ單元205包括MTJ 210以及具有漏極D、源極S與柵極 G連接的晶體管220，所述晶體管220適于視施加到柵極的信號(hào)而準(zhǔn)許電流流經(jīng)單元205。 MTJ 210可由電阻Rto表示，因?yàn)镽to為所關(guān)注參數(shù)。MTJ 210在一側(cè)上耦合到晶體管220的漏極D，且在另一側(cè)上耦合到位線BL。晶體管220的源極S耦合到源極線SL。位線BL及源極線SL兩者的特征分別為寄生電阻及
Rslo當(dāng)經(jīng)由字線WL將適當(dāng)信號(hào)施加到晶體管220的柵極G從而使晶體管220導(dǎo)通時(shí)， 晶體管220的特征可為寄生電阻&。寄生電阻可為測(cè)量到的總電阻的約50%。
復(fù)制單元206包括復(fù)制晶體管且不包括MTJ。復(fù)制晶體管230與MTJ單元晶體管 220大體上相同。在一個(gè)實(shí)施例中，晶體管220及230為等同的。MTJ單元晶體管220及復(fù)制晶體管230兩者可由同一字線WL并行控制以變得同時(shí)導(dǎo)通。復(fù)制單元寄生電阻
保持不變，但MTJ電阻Rto在復(fù)制單元206中不存在。在一實(shí)施例中，包括MTJ 210的電路中的寄生電阻大體上等同于包括復(fù)制單元206的電路中的寄生電阻，但另外在一些變化范圍內(nèi)大體上相同?，F(xiàn)將描述測(cè)量MTJ 210的電阻值的電流鏡方法。源極線SL及復(fù)制源極RSL可共同接地，或連接到相同電壓電位。假設(shè)MTJ 210先前已被寫(xiě)入到已知狀態(tài)(例如，低或0)。 將具有足以“讀取”MTJ狀態(tài)但不足以干擾所述狀態(tài)的值的位線電壓V皿施加到位線BL。字線WL耦合到MTJ單元晶體管220及復(fù)制晶體管230兩者的柵極G，所述兩個(gè)柵極G均通過(guò)施加的寫(xiě)入信號(hào)而共同接通。MTJ單元205中的所得電流^為位線電壓V皿除以總電阻 RBL+RSL+RT+Rmtjo在復(fù)制單元電路中，將可變復(fù)制位線電壓V-施加到復(fù)制位線RBL?？勺兓?Vm直到復(fù)制電路中的所得電流與MTJ單元電路中的電流相同為止。在此電流值的情況下， 假設(shè)MTJ單元205及復(fù)制單元206兩者中的寄生電阻大體上相同或等同，電壓差VBfVi對(duì)應(yīng)于僅在MTJ 210上出現(xiàn)的電壓降。因?yàn)殡娏髟贛TJ單元電路及復(fù)制單元電路中相同，即， 復(fù)制單元電路電流經(jīng)設(shè)定為等于i皿，所以通過(guò)關(guān)系式Rmtt =來(lái)確定MTJ電阻 Rmtjo因此，通過(guò)寄生電阻的共模抑制來(lái)確定MTJ 210的電阻?？稍贛TJ 210經(jīng)寫(xiě)入到相反狀態(tài)(即，反平行或“1”)之后重復(fù)所述測(cè)量。針對(duì)每一狀態(tài)獲得Rmtt的一個(gè)值，其中針對(duì)反平行狀態(tài)1可預(yù)期Rmtt較高，且針對(duì)平行狀態(tài)0可預(yù)期Rmtt較低?？苫赗mtt的測(cè)量到的低狀態(tài)值及高狀態(tài)值來(lái)選擇中間參考電阻I ref?？梢暅y(cè)量到的Rmtt在與Rref相比時(shí)的相對(duì)值，通過(guò)輸出電路(未圖示)來(lái)分別產(chǎn)生邏輯狀態(tài)0 或1。因?yàn)槿魏未鎯?chǔ)器(包括MRAM及STT-MRAM)可由大量存儲(chǔ)器單元組成，所以適用于所有MTJ單元205的Rref的單一值將為有利的，但可能歸因于跨越MRAM芯片的工藝、電壓及溫度(PVT)變化而不切實(shí)際。另外，可能出現(xiàn)電壓電平變化，且操作或測(cè)試溫度條件可改變結(jié)果。此些PVT變化影響在含有大量MTJ單元205的芯片上的MTJ210的所測(cè)量值。因此，可在芯片的若干局部區(qū)域中復(fù)制復(fù)制單元，且在局部區(qū)域內(nèi)執(zhí)行MTJ單元205的電流鏡測(cè)量。下文揭示用于在區(qū)域性基礎(chǔ)上存取一區(qū)域中的每一 MTJ單元205的架構(gòu)，其中復(fù)制單元206接近MTJ單元205而位于同一地點(diǎn)。復(fù)制電路是基于圖2中所展示的電路。所述架構(gòu)試圖實(shí)現(xiàn)減少?gòu)?fù)制單元所使用的芯片空間的不當(dāng)量的消耗與歸因于寄生電阻而限制用于測(cè)試所需的功率之間的平衡。另外，因?yàn)榭深A(yù)期納米級(jí)裝置與寄生組件的電阻值的PVT 變化(甚至在芯片上的一個(gè)位置與另一位置之間)，所以可結(jié)合芯片設(shè)計(jì)的架構(gòu)使用統(tǒng)計(jì)方法以便確定I^f的合適值。在一個(gè)實(shí)施例中，圖3展示待由一個(gè)復(fù)制位片測(cè)試的η+1個(gè)存儲(chǔ)器位片，其中將存儲(chǔ)器位片展示為垂直列，且每一位片耦合到η+1條位線BLO-BLn中的一者。舉例來(lái)說(shuō)，可通過(guò)一個(gè)復(fù)制位片測(cè)試32個(gè)位片。每一位片含有m+1個(gè)MTJ單元CO-Cm，其垂直布置于每一位片中。因此，此存儲(chǔ)器的大小為(η+1) X (m+1)。將額外復(fù)制位片布置為平行于存儲(chǔ)器位片的列，且含有(m+1)個(gè)復(fù)制單元RCO-RCm以鏡射由所述位線BLO-BLn中的一者識(shí)別的任一存儲(chǔ)器位片中的對(duì)應(yīng)數(shù)目的MTJ單元CO-Cm。如上文所描述，每一 MTJ單元CO-Cm包括
8MTJ 210(表示為電阻器Rto)及晶體管220。每一復(fù)制單元RCO-RCm包括晶體管230，但不包括MTJ。如圖3中所展示，單一水平行(在存儲(chǔ)器位片及復(fù)制位片兩者中)中的所有晶體管220、230共享共同字線WLo-WLm。在任何單一存儲(chǔ)器位片中，連接到每一 MTJ單元CO-Cm的位線并聯(lián)耦合到位線 BLtl-BLn中的單一片位線。在復(fù)制位片中，所有晶體管230(例如，在漏極D處)并聯(lián)耦合到單一復(fù)制位線RBL。類(lèi)似地，單一存儲(chǔ)器位片中的晶體管220的所有源極S并聯(lián)耦合到源極線SLtl-SLn中的單一片源極線。在復(fù)制位片中，所有晶體管230(例如，在源極S處)并聯(lián)耦合到單一復(fù)制源極線RSL。未展示位線BLci-BI^RBL以及源極線SLtl-SLn及RSL的寄生電阻，但應(yīng)理解，所述寄生電阻存在。所有位片中的MTJ單元205及具有相同垂直地址的復(fù)制單元206 (例如，Cl、RCl， 如圖3中所展示)的晶體管柵極G并聯(lián)連接到WLtl-WLm中的單一字線(例如，WL1)。即，在每一片中存在對(duì)應(yīng)于(m+1)個(gè)單元的(m+1)條字線。從圖3可見(jiàn)，如果存儲(chǔ)器單元陣列變大，即，存儲(chǔ)器位片的數(shù)目或每一位片的存儲(chǔ)器單元的數(shù)目變大，那么與長(zhǎng)位線、源極線及字線相關(guān)聯(lián)的寄生電阻可相對(duì)于MTJ電阻& 的值而變大。因此，可相應(yīng)地選擇存儲(chǔ)器單元陣列的大小，且為每一陣列提供復(fù)制位片。舉例來(lái)說(shuō)，一組可包括各自含有512個(gè)存儲(chǔ)器單元的32個(gè)存儲(chǔ)器位片以及含有512個(gè)復(fù)制單元的一個(gè)復(fù)制位片。此配置的益處在于，正被測(cè)試的任何MTJ單元205可距對(duì)應(yīng)復(fù)制單元 206僅幾微米或數(shù)十微米?？珊侠淼貙VT條件假設(shè)為在此些距離內(nèi)為大體上均勻的，且位線、源極線及字線的寄生電阻可保持在選定的統(tǒng)計(jì)范圍內(nèi)。即，寄生電阻可在選定大小的陣列內(nèi)為大體上均勻的，從而改善MTJ電阻的測(cè)量的準(zhǔn)確度。如上所述，可通過(guò)使多個(gè)組成群組來(lái)建立較大存儲(chǔ)器陣列。舉例來(lái)說(shuō)，圖4展示在 65nm技術(shù)節(jié)點(diǎn)下設(shè)計(jì)的1MB MRAM芯片的存儲(chǔ)器400的實(shí)施例。如上文所描述，每一組可包括(例如)各自具有512個(gè)MTJ單元的32個(gè)存儲(chǔ)器位片及具有512個(gè)復(fù)制單元的一個(gè)復(fù)制位片。在每一存儲(chǔ)器位片內(nèi)，512個(gè)MTJ單元可并聯(lián)耦合于從位線BLtl-BLn中選擇的單一位線與從源極線SLtl-SLn中選擇的單一源極線之間。在每一復(fù)制位片內(nèi)，512個(gè)復(fù)制單元可并聯(lián)耦合于單一復(fù)制位線RBL與單一復(fù)制源極線RSL之間。在一組內(nèi)，每一存儲(chǔ)器位片及復(fù)制位片可具有地址。此外，在一實(shí)施例中，八個(gè)此些組(bnk<0>-bnk<7>)可經(jīng)組織為模塊 (mod<0>-mod<7>) 0所述模塊則將具有8 X 32 X 512 = 131，072個(gè)存儲(chǔ)器單元。八個(gè)此些模塊(mOd<0>-mOd<7>)可經(jīng)組織于芯片上以包括1，048，576( “1MB”)個(gè)存儲(chǔ)器單元205。所述模塊中的每一者可具有模塊地址。如圖4中所展示，所述模塊經(jīng)布置為各具有四個(gè)模塊的兩個(gè)行，以促進(jìn)模塊、組及位片的尋址。如圖4中所展示，總共1，024條字線WLtl-WLltl23可用以尋址每一位片中的512個(gè)位單元例如，512條字線WLtl-WL511用于模塊的上部行，且512條字線WL512-WLltl23用于模塊的下部行。在另一實(shí)施例中，可以并行對(duì)的方式來(lái)尋址上部及下部字線集合。舉例來(lái)說(shuō)，字線 WLtl及WL512可并聯(lián)耦合，使得字線信號(hào)實(shí)質(zhì)上同時(shí)施加到兩條字線。因此，可能僅需要512 個(gè)字線地址。在此后者實(shí)施例中，例如，在尋址特定字線的任何時(shí)間，同時(shí)接通對(duì)應(yīng)的MTJ 單元晶體管220及復(fù)制晶體管230。即，單一字線在被尋址時(shí)接通1，024個(gè)存儲(chǔ)器單元晶體管及64個(gè)復(fù)制單元晶體管的柵極。然而，指定單一模塊/組/位片地址將導(dǎo)致單一存儲(chǔ)器單元-復(fù)制單元鏡電流測(cè)量。存儲(chǔ)器400中的存儲(chǔ)器單元-復(fù)制單元對(duì)的尋址可通過(guò)地址總線410來(lái)實(shí)現(xiàn)，其中在預(yù)解碼器420中預(yù)解碼由存儲(chǔ)器400接收的地址信號(hào)以管理字線 WL、位線BL、模塊、組、位片等的個(gè)別尋址。圖5為根據(jù)本發(fā)明的實(shí)施例的用于確定參考電阻值的所測(cè)量到的平行(低)MTJ 電阻R1m值及反平行(高)MTJ電阻Iihigh值的直方圖?？山缍▍⒖茧娮鑂rrf以便確定存儲(chǔ)器單元是具有處于平行磁化0狀態(tài)(具有低于RMf的電阻)中的MTJ還是具有處于反平行磁化1狀態(tài)(具有高于Rm的電阻)中的MTJ。S卩，將測(cè)量到的電阻與參考電阻加以比較即會(huì)確定MTJ單元在操作期間的存儲(chǔ)器狀態(tài)。在含有MTJ的位單元陣列中，平行電阻及反平行電阻Rap各自具有以標(biāo)準(zhǔn)偏差 σ為特征的平均值及分布?？蓪⒖茧娮柽x擇為大體上處于艮與Rap之間的“中央”。 在一個(gè)實(shí)施例中，Rref與艮及Rap兩者的間隔為艮及Rap的平均值的相應(yīng)σ的六倍。這可稱(chēng)作艮與Rap之間的“12 O，，間隔。在與每一平均值的間隔具有1 σ的額外裕度的情況下， Rp及Rap可分開(kāi)“ 14 σ，，以改善正確感測(cè)MTJ的狀態(tài)的可靠性。Ι ρ及Rap的相應(yīng)平均值及分布的準(zhǔn)確測(cè)量幫助確保對(duì)存儲(chǔ)于MTJ位單元中的數(shù)據(jù)的適當(dāng)感測(cè)。圖6為根據(jù)本發(fā)明的實(shí)施例的用于測(cè)量MTJ電阻的方法600的流程圖。假設(shè)存儲(chǔ)器MTJ單元205具有已被寫(xiě)入到特定狀態(tài)的MTJ，則目標(biāo)為測(cè)量MTJ 210的電阻。將適于讀取MTJ 210電阻(并不將其改變)的選定電壓電平I施加到選定存儲(chǔ)器MTJ單元205(框 610)。所施加電壓產(chǎn)生通過(guò)MTJ單元205的電流，測(cè)量所述電流(框620)。將可變電壓V· 施加到對(duì)應(yīng)復(fù)制單元206 (框630)。確定在復(fù)制單元206中產(chǎn)生與在MTJ單元205中測(cè)量到的電流相同的電流的可變電壓V-的值(框640)。接著如上文所描述來(lái)計(jì)算電阻Rmtt (框 650)。在必要時(shí)，可對(duì)待測(cè)量的MTJ單元205的每一組重復(fù)框610-650的流程。因此，可了解，揭示一種用于測(cè)量MTJ電阻的系統(tǒng)及方法。這在納米級(jí)結(jié)構(gòu)特征化于集成電路環(huán)境中的情況下為尤其有價(jià)值的，在所述集成電路環(huán)境中，寄生電阻與所測(cè)量的MTJ電阻相當(dāng)。雖然已陳述特定電路，但所屬領(lǐng)域的技術(shù)人員將了解，并不需要所揭示電路中的全部來(lái)實(shí)踐本發(fā)明的實(shí)施例。此外，尚未描述特定眾所周知的電路以維持對(duì)本發(fā)明的聚焦。 類(lèi)似地，盡管描述內(nèi)容依據(jù)平行及反平行MTJ極化而提及邏輯“0”及邏輯“ 1 ”，但所屬領(lǐng)域的技術(shù)人員應(yīng)了解，可在不影響本發(fā)明的操作實(shí)施例的情況下切換狀態(tài)值，相應(yīng)地調(diào)整電路的剩余部分。雖然已詳細(xì)描述本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)，但應(yīng)理解，可在不脫離如由所附權(quán)利要求書(shū)界定的本發(fā)明的精神及范圍的情況下在本文中進(jìn)行各種改變、替換及更改。舉例來(lái)說(shuō)，通過(guò)單一復(fù)制位片測(cè)試的位片的數(shù)目可大于或小于32，且存儲(chǔ)器位片及對(duì)應(yīng)復(fù)制位片可包括少于512個(gè)或多于512個(gè)的單元。此外，本申請(qǐng)案的范圍既定不限制于說(shuō)明書(shū)中描述的過(guò)程、機(jī)器、制造、物質(zhì)組成、手段、方法及步驟的特定實(shí)施例。如一般所屬領(lǐng)域的技術(shù)人員將從本發(fā)明的實(shí)施例輕易了解，可根據(jù)本發(fā)明利用當(dāng)前存在或稍后待開(kāi)發(fā)的執(zhí)行與本文所描述對(duì)應(yīng)實(shí)施例大體上相同的功能或?qū)崿F(xiàn)與本文所描述對(duì)應(yīng)實(shí)施例大體上相同的結(jié)果的過(guò)程、機(jī)器、制造、物質(zhì)組成、手段、方法或步驟。因此，所附權(quán)利要求書(shū)既定在其范圍內(nèi)包括此些過(guò)程、機(jī)器、制造、物質(zhì)組成、手段、方法或步驟。
權(quán)利要求
1.一種測(cè)量磁性隨機(jī)存取存儲(chǔ)器(MRAM)單元的磁性隧道結(jié)(MTJ)的電阻的方法，其包含將具有選定電平的電壓施加到包含MTJ的存儲(chǔ)器單元，所述MTJ與處于導(dǎo)通狀態(tài)的存儲(chǔ)器單元晶體管串聯(lián)；確定通過(guò)所述存儲(chǔ)器單元的電流量；將可變電壓施加到復(fù)制單元，所述復(fù)制單元不具有MTJ且包含處于導(dǎo)通狀態(tài)的復(fù)制單元晶體管；確定所述可變電壓的值，其中通過(guò)所述復(fù)制單元的電流量大體上與通過(guò)所述存儲(chǔ)器單元的所述電流量相同；及通過(guò)獲取所述存儲(chǔ)器單元電壓與所述經(jīng)確定的可變復(fù)制單元電壓之間的差值且將所述結(jié)果除以所述經(jīng)確定的存儲(chǔ)器單元電流來(lái)計(jì)算所述MTJ電阻。
2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含將所述選定電壓電平施加到耦合到所述MTJ的第一電極的存儲(chǔ)器單元位線；及將字線信號(hào)施加到存儲(chǔ)器單元晶體管柵極以將所述存儲(chǔ)器單元晶體管置于所述導(dǎo)通狀態(tài)。
3.根據(jù)權(quán)利要求2所述的方法，其進(jìn)一步包含將所述可變電壓施加到耦合到復(fù)制單元晶體管漏極的復(fù)制單元位線；及將所述字線信號(hào)施加到復(fù)制單元晶體管柵極以將所述復(fù)制單元晶體管置于所述導(dǎo)通狀態(tài)。
4.根據(jù)權(quán)利要求3所述的方法，其進(jìn)一步包含將所述存儲(chǔ)器位線電壓設(shè)定為足以在所述MTJ上產(chǎn)生電壓降但不足以改變所述MTJ的狀態(tài)的電平。
5.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含計(jì)算在距所述復(fù)制單元的選定接近度內(nèi)的存儲(chǔ)器單元的所述MTJ電阻。
6.根據(jù)權(quán)利要求1所述的方法，其中所述MRAM為自旋力矩轉(zhuǎn)移(STT)MRAM。
7.一種用于測(cè)量磁性隨機(jī)存取存儲(chǔ)器(MRAM)中的存儲(chǔ)器單元的磁性隧道結(jié)(MTJ)的電阻的電路，其包含存儲(chǔ)器單元，其包含與存儲(chǔ)器單元晶體管串聯(lián)耦合的MTJ，所述存儲(chǔ)器單元接收選定電壓電平以產(chǎn)生存儲(chǔ)器單元電流；及復(fù)制單元，其不具有MTJ且包含復(fù)制單元晶體管，所述復(fù)制單元接收可變電壓電平以產(chǎn)生大體上與存儲(chǔ)器單元電流電平相同的復(fù)制單元電流電平，從而實(shí)現(xiàn)對(duì)所述MTJ的所述電阻的計(jì)算。
8.根據(jù)權(quán)利要求7所述的電路，其中所述存儲(chǔ)器單元進(jìn)一步包含 位線，其用以將位線電壓供應(yīng)到所述MTJ ；存儲(chǔ)器單元源極線，其耦合到單元晶體管源極以供應(yīng)單元源極線電壓；及字線，其將字線信號(hào)提供到單元晶體管柵極以控制所述單元晶體管。
9.根據(jù)權(quán)利要求8所述的電路，其中所述復(fù)制單元進(jìn)一步包含 復(fù)制位線，其用以將所述可變電壓電平供應(yīng)到所述復(fù)制單元；復(fù)制源極線，其耦合到所述復(fù)制晶體管的源極以供應(yīng)與所述單元源極線電壓大體上相同的復(fù)制源極線電壓；及所述復(fù)制晶體管的柵極，其接收所述字線信號(hào)以控制所述復(fù)制晶體管。
10.根據(jù)權(quán)利要求9所述的電路，其中所述位線電壓處于足以在所述MTJ上產(chǎn)生電壓降但不足以改變所述MTJ的狀態(tài)的電平。
11.根據(jù)權(quán)利要求7所述的電路，其中所述MRAM為自旋力矩轉(zhuǎn)移(STT)MRAM。
12.根據(jù)權(quán)利要求7所述的電路，所述MRAM包含多個(gè)模塊，每一模塊包含多個(gè)組，每一組包含具有選定數(shù)目的存儲(chǔ)器單元的多個(gè)存儲(chǔ)器位片及至少一個(gè)復(fù)制位片。
13.根據(jù)權(quán)利要求12所述的電路，其進(jìn)一步包含共同位線，其連接到每一存儲(chǔ)器位片中的每一存儲(chǔ)器單元；共同源極線，其連接到每一存儲(chǔ)器位片中的每一存儲(chǔ)器單元及每一復(fù)制位片中的每一復(fù)制單元；復(fù)制位線，其連接到每一復(fù)制位片中的每一復(fù)制單元；及字線，其在每一行中連接到所述行中的所述對(duì)應(yīng)存儲(chǔ)器單元及復(fù)制單元中的每一者。
14.根據(jù)權(quán)利要求1所述的電路，其中所述MTJ為自旋轉(zhuǎn)移力矩(STT)MTJ。
15.一種測(cè)量磁性隧道結(jié)(MTJ)存儲(chǔ)器單元的磁性隨機(jī)存取存儲(chǔ)器(MRAM)陣列中的 MTJ的電阻的方法，其包含將所述MRAM劃分為可尋址區(qū)段；比較所述可尋址區(qū)段中的一者中的每一 MTJ單元與相關(guān)聯(lián)復(fù)制單元群組中的對(duì)應(yīng)復(fù)制單元；及基于所述比較而確定每一 MTJ單元的電阻。
16.根據(jù)權(quán)利要求15所述的方法，其中所述將所述MRAM劃分為可尋址區(qū)段包含 將所述MRAM的所述存儲(chǔ)器單元陣列劃分為多個(gè)可尋址模塊；將所述可尋址模塊劃分為在所述模塊中的每一者內(nèi)可尋址的多個(gè)組； 將所述可尋址組劃分為在所述組中的每一者內(nèi)可尋址的多個(gè)存儲(chǔ)器位片及至少一個(gè)復(fù)制位片，所述存儲(chǔ)器位片各含有選定數(shù)目的存儲(chǔ)器單元； 將字線地址指派到每一存儲(chǔ)器單元；及通過(guò)指定所述模塊、所述組、所述位片及所述字線地址來(lái)尋址所述MRAM陣列的每一存儲(chǔ)器單元。
17.一種用于磁性隧道結(jié)(MTJ)磁性隨機(jī)存取存儲(chǔ)器(MRAM)的陣列結(jié)構(gòu)，其包含 多個(gè)模塊；每一模塊內(nèi)的多個(gè)組；每一組內(nèi)的多個(gè)MTJ存儲(chǔ)器位片及一復(fù)制位片； 每一 MTJ存儲(chǔ)器位片內(nèi)的多個(gè)MTJ存儲(chǔ)器單元；及每一復(fù)制位片內(nèi)的多個(gè)復(fù)制單元，復(fù)制位單元的量等于同一組的任一 MTJ位片中的 MTJ存儲(chǔ)器單元的最大量。
18.根據(jù)權(quán)利要求17所述的結(jié)構(gòu)，其進(jìn)一步包含 地址總線，其用以接收地址信號(hào)；及預(yù)解碼器，其用以預(yù)解碼所述所接收的地址信號(hào)。
19.根據(jù)權(quán)利要求17所述的結(jié)構(gòu)，其進(jìn)一步包含多條字線，第一多條所述字線與第一多個(gè)所述模塊相關(guān)聯(lián)，且第二多條所述字線與第二多個(gè)所述模塊相關(guān)聯(lián)。
20.根據(jù)權(quán)利要求17所述的結(jié)構(gòu)，其中所述MTJ存儲(chǔ)器單元為自旋轉(zhuǎn)移力矩(STT)MTJ 存儲(chǔ)器單元。
全文摘要
一種測(cè)量MRAM存儲(chǔ)器單元的磁性隧道結(jié)(MTJ)的電阻的方法包括將具有選定電平的電壓施加到包含MTJ的存儲(chǔ)器單元，所述MTJ與處于導(dǎo)通狀態(tài)的存儲(chǔ)器單元晶體管串聯(lián)。確定通過(guò)所述存儲(chǔ)器單元的電流。將可變電壓施加到復(fù)制單元，所述復(fù)制單元不具有MTJ且包含處于導(dǎo)通狀態(tài)的復(fù)制單元晶體管。確定所述可變電壓的值，其中通過(guò)所述復(fù)制單元的所得電流大體上與通過(guò)所述存儲(chǔ)器單元的所述電流相同。通過(guò)獲取所述存儲(chǔ)器單元電壓與所述經(jīng)確定的可變復(fù)制單元電壓的差值且將所述結(jié)果除以所述經(jīng)確定的存儲(chǔ)器單元電流來(lái)計(jì)算所述MTJ電阻。
文檔編號(hào)G11C11/16GK102282622SQ201080004957
公開(kāi)日2011年12月14日 申請(qǐng)日期2010年1月29日 優(yōu)先權(quán)日2009年1月29日
發(fā)明者哈利·拉奧, 朱曉春, 楊賽森, 穆罕默德·哈?！ぐ⒉?拉赫馬 申請(qǐng)人:高通股份有限公司