Pecvd鍍膜裝置制造方法
【專利摘要】本發(fā)明提供了一種PECVD鍍膜裝置。該PECVD鍍膜裝置包括：預(yù)處理室（10），用于對基材（40）進(jìn)行表面預(yù)處理；鍍膜室（20），位于預(yù)處理室（10）下游，用于對經(jīng)預(yù)處理室（10）預(yù)處理的基材（40）進(jìn)行鍍膜；以及收料室（30），設(shè)置在鍍膜室（20）下游，用于收集經(jīng)鍍膜室（20）鍍膜的基材（40）；預(yù)處理室（10）、鍍膜室（20）以及收料室（30）之間為真空密封連接。本發(fā)明所提供的PECVD鍍膜裝置，能夠保證基材表面處理時的清潔度，保證基材表面的鍍膜質(zhì)量。
【專利說明】PECVD鍍膜裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及氣體放電【技術(shù)領(lǐng)域】，具體而言，涉及一種PECVD鍍膜裝置。
【背景技術(shù)】
[0002]等離子體增強化學(xué)氣相沉積法PECVD (Plasma Enhanced Chemical VaporDeposition)借助于氣體輝光放電產(chǎn)生的低溫等離子體，增強反應(yīng)位置的化學(xué)活性，促進(jìn)了氣體間的化學(xué)反應(yīng)，從而在低溫下也能在基材上形成固體膜。固體膜可以敷在軟基材、硬基材上。為保證固體薄膜的成膜質(zhì)量，通常對基材的預(yù)成膜面進(jìn)行表面的處理，表面處理的目的是去除基材表面的材質(zhì)成份?；谋砻娴念A(yù)處理工作會影響到基材上固體膜的成膜質(zhì)量。
[0003]PECVD裝置通常通過一對或若干對電極輥對向放電產(chǎn)生等離子體，一個放電區(qū)域在兩組電極之間形成放電區(qū)，放電區(qū)域內(nèi)通過放電產(chǎn)生的電子碰撞分子或原子產(chǎn)生等離子體，高能量的等離子體運動過程中促成反應(yīng)氣體的化學(xué)反應(yīng)，組成了新成份粒子。新成份粒子在磁場的控制下形成規(guī)律性的運動，最終沉積在基材或設(shè)備的外壁上形成固態(tài)薄膜。薄膜形成過程中，控制鍍膜室的真空度或壓力、控制反應(yīng)氣體的通氣量、控制電極間的放電間隙等，可以控制在基材表面鍍膜的質(zhì)量。
[0004]在對基材進(jìn)行鍍膜時，一般通過對基材表面進(jìn)行加熱或者烘烤等來增加基材表面的清潔度，但如此一來，基材表面容易在高溫環(huán)境下與空氣之間發(fā)生反應(yīng)，導(dǎo)致對基材表面造成污染，對基材表面的鍍膜質(zhì)量造成不利影響。
【發(fā)明內(nèi)容】

[0005]本發(fā)明旨在提供一種PECVD鍍膜裝置，能夠保證基材表面處理時的清潔度，保證基材表面的鍍膜質(zhì)量。
[0006]為了實現(xiàn)上述目的，根據(jù)本發(fā)明的一個方面，提供了一種PECVD鍍膜裝置，包括:預(yù)處理室，用于對基材進(jìn)行表面預(yù)處理；鍍膜室，位于預(yù)處理室下游，用于對經(jīng)預(yù)處理室預(yù)處理的基材進(jìn)行鍍膜；以及收料室，設(shè)置在鍍膜室下游，用于收集經(jīng)鍍膜室鍍膜的基材；預(yù)處理室、鍍膜室以及收料室之間為真空密封連接。
[0007]進(jìn)一步地，預(yù)處理室包括:供給機構(gòu)，用于供給基材；表面處理機構(gòu)，設(shè)置在基材的待處理表面所在側(cè)，用于對基材的待處理表面進(jìn)行清潔。
[0008]進(jìn)一步地，表面處理機構(gòu)為低溫等離子體清潔機構(gòu)。
[0009]進(jìn)一步地，鍍膜室包括:放電電極對，基材穿設(shè)在放電電極對的兩個電極之間；卷繞輥，基材繞設(shè)在卷繞輥上。
[0010]進(jìn)一步地，放電電極對的兩個電極之間的間距可調(diào)。
[0011]進(jìn)一步地，放電電極對的兩個電極之間的間距為25mm至55mm之間。
[0012]進(jìn)一步地，放電電極對的各電極均為等截面電極。
[0013]進(jìn)一步地，鍍膜室還包括連接至室內(nèi)的排氣系統(tǒng)和進(jìn)氣口，進(jìn)氣口設(shè)置在放電電極對的兩個電極之間，排氣系統(tǒng)設(shè)置在鍍膜室的側(cè)壁上。
[0014]進(jìn)一步地，PECVD鍍膜裝置還包括成膜速率檢測裝置，成膜速率檢測裝置用于檢測放電電極對的放電區(qū)域內(nèi)的等離子區(qū)內(nèi)的成膜速率。
[0015]進(jìn)一步地，收料室內(nèi)設(shè)置有:收料機構(gòu)，用于收起完成鍍膜的基材；電暈處理機構(gòu)，設(shè)置在完成鍍膜的基材進(jìn)入收料機構(gòu)的路徑上，用于對完成鍍膜的基材表面的固態(tài)薄膜進(jìn)行電暈。
[0016]應(yīng)用本發(fā)明的技術(shù)方案，PECVD鍍膜裝置包括:預(yù)處理室，用于對基材進(jìn)行表面預(yù)處理；鍍膜室，位于預(yù)處理室下游，用于對經(jīng)預(yù)處理室預(yù)處理的基材進(jìn)行鍍膜；以及收料室，設(shè)置在鍍膜室下游，用于收集經(jīng)鍍膜室鍍膜的基材；預(yù)處理室、鍍膜室以及收料室之間為真空密封連接。根據(jù)本發(fā)明的PECVD鍍膜裝置，預(yù)處理室、鍍膜室和收料室之間為真空密封連接，使得基材的整個鍍膜過程全部在真空密封環(huán)境下進(jìn)行，因此可以避免對基材進(jìn)行表面處理時基材表面與空氣發(fā)生反應(yīng)而影響基材的鍍膜質(zhì)量，從而有效提高基材的鍍膜質(zhì)量。
【專利附圖】

【附圖說明】
[0017]構(gòu)成本發(fā)明的一 部分的附圖用來提供對本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
[0018]圖1示出了根據(jù)本發(fā)明的實施例的PECVD鍍膜裝置的結(jié)構(gòu)示意圖；
[0019]圖2示出了根據(jù)本發(fā)明的實施例的PECVD鍍膜裝置的放電電極對結(jié)構(gòu)示意圖；
[0020]圖3示出了根據(jù)本發(fā)明的PECVD鍍膜裝置的鍍膜室的第一結(jié)構(gòu)示意圖；以及
[0021]圖4示出了根據(jù)本發(fā)明的PECVD鍍膜裝置的鍍膜室的第二結(jié)構(gòu)示意圖。
[0022]附圖標(biāo)記:10、預(yù)處理室；20、鍍膜室；30、收料室；40、基材；11、供給機構(gòu)；12、表面處理機構(gòu)；21、放電電極對；22、卷繞輥；23、排氣系統(tǒng)；24、進(jìn)氣口 ；31、收料機構(gòu)；32、電暈處理機構(gòu)。
【具體實施方式】
[0023]下文中將參考附圖并結(jié)合實施例來詳細(xì)說明本發(fā)明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。
[0024]如圖1至圖4所示，根據(jù)本發(fā)明的實施例，PECVD鍍膜裝置包括預(yù)處理室10、鍍膜室20和收料室30。預(yù)處理室10用于對基材40進(jìn)行表面預(yù)處理；鍍膜室20位于預(yù)處理室10下游，用于對經(jīng)預(yù)處理室10預(yù)處理的基材40進(jìn)行鍍膜；收料室30設(shè)置在鍍膜室20下游，用于收集經(jīng)鍍膜室20鍍膜的基材40 ;預(yù)處理室10、鍍膜室20以及收料室30之間為真空密封連接。
[0025]預(yù)處理室10、鍍膜室20和收料室30之間為真空密封連接，使得基材40的整個鍍膜過程全部在真空密封環(huán)境下進(jìn)行，因此可以避免對基材40進(jìn)行表面處理時基材表面與空氣發(fā)生反應(yīng)而影響基材40的鍍膜質(zhì)量，從而有效提高基材40的鍍膜質(zhì)量。
[0026]預(yù)處理室10、鍍膜 室20和收料室30的各室均為真空，可以通過每個真空室采用單獨的排氣裝置的方式形成，也可以總體采用一套排氣裝置形成真空。三個真空室的真空度均滿足2.0e-2Pa或更高的真空度，從而保證預(yù)處理的過程中以及預(yù)處理之后的基材表面不會被空氣解除到，從而不會被污染，使得基材在干凈的條件下進(jìn)入可成膜區(qū)域，可以提高薄膜的致密性及成膜的純度等，從而提高固態(tài)膜的質(zhì)量。
[0027]預(yù)處理室10包括供給機構(gòu)11和表面處理機構(gòu)12，其中供給機構(gòu)11上纏繞有待鍍膜的基材40，用于供給待鍍膜的基材40 ;表面處理機構(gòu)12設(shè)置在基材40的待處理表面所在側(cè)，用于對基材40的待處理表面進(jìn)行清潔。在本實施例中，表面處理機構(gòu)12為低溫等離子體清潔機構(gòu)，在基材40的A、B兩個側(cè)面分別設(shè)置有低溫等離子體清潔機構(gòu)12a和12b，可以對基材實現(xiàn)雙面的清潔。
[0028]鍍膜室20包括放電電極對21和卷繞輥22，其中放電電極對21包括電極X和電極Y，基材40穿設(shè)在放電電極對21的兩個電極X，Y之間，并通過電極X、Y放電所產(chǎn)生的等離子進(jìn)行鍍膜；基材40繞設(shè)在卷繞輥22上，并通過卷繞輥22進(jìn)行換向和導(dǎo)向動作，使基材40可以在放電電極對21的兩個電極X，Y之間充分鍍膜。
[0029]鍍膜室20還包括連接至室內(nèi)的排氣系統(tǒng)23和進(jìn)氣口 24，進(jìn)氣口 24設(shè)置在放電電極對21的兩個電極之間，排氣系統(tǒng)23設(shè)置在鍍膜室20的側(cè)壁上。通過調(diào)節(jié)排氣系統(tǒng)23的排氣量以及進(jìn)氣口 24處的氣體進(jìn)入量，可以調(diào)節(jié)參與反應(yīng)的集中氣體的比例，從而對放電區(qū)域EP的粒子濃度進(jìn)行控制，保證基材表面的固化薄膜的一致性和生產(chǎn)效率。進(jìn)氣口 24還可以設(shè)置在位于同一卷繞輥22的相對兩側(cè)的基材40之間，且位于相對兩側(cè)的基材40之間的中間位置。優(yōu)選地，進(jìn)氣口 24還位于上下兩組卷繞輥22中間的位置處。
[0030]待鍍膜的基材40進(jìn)入電極X、Y的放電區(qū)域EP區(qū)時，放電區(qū)EP的粒子通過磁場的控制會很快沉積到基材表面。同時由于基材表面是運動的。經(jīng)過EP區(qū)的基材表面就會形成一層固態(tài)薄膜。放電區(qū)域EP聚集的粒子濃度、粒子的成份及粒子的運行軌跡都決定了成膜的特性和質(zhì)量，粒子的濃度與產(chǎn)生的等離子體成正比例關(guān)系。而形成的等離子濃度的與進(jìn)氣口 24的供氣量、鍍膜室20提供的放電環(huán)境的氣壓存在等比例的關(guān)系，同時，等離子體產(chǎn)生的數(shù)量與供電電源的功率成正比例關(guān)系。而對于PECVD技術(shù)來說，大功率可以提高成膜的效率，但同時，過高的供電功率會造形成弧光放電或誤放電，從而損壞電源或擊穿基材。因此，對于電極X和電極Y形成的放電間距需要合理的設(shè)計與放置，整體放電環(huán)境對于電源的波形、功率及匹配度都有更高的要求。
[0031]為了能夠較好地滿足待鍍膜的基材40鍍膜時的要求，優(yōu)選地，放電電極對21的兩個電極之間的間距可調(diào)。通過調(diào)節(jié)兩個電極Χ、y之間的間距，可以調(diào)節(jié)放點區(qū)域EP處的等離子體的密度，從而改變鍍膜所需粒子的濃度，使得放電電極對21可以滿足不同鍍膜要求的基材40的鍍膜需要，因此具有更好的適應(yīng)性。優(yōu)選地，放電電極對21的兩個電極之間的間距為25mm至55mm之間。
[0032]兩個電極的電信號由放電電源提供，放電電源的輸出的電信號波形可以是正方波、梯形波及復(fù)合波，也可以為輸出正弦波。同時，對于電源的工作電壓通常為2000V以下。過高的工作電壓會在放電過程中產(chǎn)生誤放電和弧光放電，在2000V以下的工作電源保證放電區(qū)域工作在輝光放電區(qū)。電源工作頻率通常為20kHz — 200kHz。為去除等離子體放電過程中設(shè)備內(nèi)壁積累的電荷，放電腔體及與放電腔體接觸的部分通常要做到良好的接地，通常接地電阻<5Ω。另外，電源要與放電區(qū)域形成良好的阻抗匹配性，通常電源的阻抗匹配范圍為50Ω-350Ω之間。
[0033]放電電極對21采用循環(huán)制冷劑進(jìn)行降溫，確保放電電極X和Y之間工作過程中的溫度不影響電極的密封性。電極X、Y的材料為良好的金屬導(dǎo)體，可以采用不銹鋼、銅材質(zhì)、鋁材質(zhì)等。電極的形狀以可以是多種多樣的，如圖2所示，可以為實心圓柱體、空心圓柱體，也可以是截面的形狀為圓形、圓弧、梯形及矩形等的長條形電極。當(dāng)采用圓柱形的實心或空心電極可以把基材的卷繞輥25與電極兼顧使用，如圖3所示，此時基材40直接繞設(shè)在電極上，電極不僅起到放電形成等離子區(qū)域的作用，同時還要起到對基材40進(jìn)行導(dǎo)向的作用，這樣就不需要再單獨對電極進(jìn)行設(shè)置，因此可以減少放電電極在裝置中的安裝費用。
[0034]在實際的設(shè)置過程中，也可以將卷繞輥22和放電電極對21的兩個電極X、Y分開設(shè)置，例如如果采用非圓形或中心軸不對稱的電極，則卷繞輥25與電極X、Y不能通用一組，此時需要將放電電極對21成對設(shè)置，在每個放電電極對21的兩個電極之間產(chǎn)生EP放電區(qū)域，見圖4所示。經(jīng)過驗證，兩種方法在PECVD成膜過程中，均可實現(xiàn)正常鍍膜。
[0035]放電空間的工作壓力通常為0.1-1OPa之間可調(diào)。在本實施例中，通過調(diào)節(jié)放電空間的方式來調(diào)節(jié)放電空間的放電壓力?？刂品烹娍臻g的方法有，通過調(diào)整排氣系統(tǒng)23的排氣量進(jìn)行控制，也可通過調(diào)整放電空間區(qū)域內(nèi)的反應(yīng)氣體的進(jìn)氣口 24的進(jìn)氣量進(jìn)行控制，也可根據(jù)采用調(diào)整排氣量配合調(diào)整進(jìn)氣量或進(jìn)氣比例來達(dá)到調(diào)整工藝的目的，從而提高成膜質(zhì)量。
[0036]PECVD鍍膜裝置還包括成膜速率檢測裝置，成膜速率檢測裝置用于檢測放電電極對21的放電區(qū)域內(nèi)的等離子區(qū)內(nèi)的成膜速率?；?0的輸送速度靠設(shè)備本身自帶的基材輸送機構(gòu)提供均勻的輸送速度來實現(xiàn)，而控制放電區(qū)域EP的粒子濃度，則依靠成膜速率檢測裝置來實現(xiàn)EP區(qū)粒子濃度的檢測，成膜速率檢測裝置檢測到數(shù)據(jù)及時反饋給設(shè)備的控制單元，控制單元可以根據(jù)成膜速率檢測裝置檢測到的EP區(qū)粒子濃度調(diào)整鍍膜室20內(nèi)的粒子濃度，具體調(diào)整的方 式為調(diào)整排氣量或者調(diào)整進(jìn)氣量，或者同時調(diào)整進(jìn)氣量和排氣量。
[0037]收料室30內(nèi)設(shè)置有收料機構(gòu)31和電暈處理機構(gòu)32，收料機構(gòu)31用于收起完成鍍膜的基材40 ;電暈處理機構(gòu)32設(shè)置在完成鍍膜的基材40進(jìn)入收料機構(gòu)31的路徑上，用于對完成鍍膜的基材40表面的固態(tài)薄膜進(jìn)行電暈。
[0038]固態(tài)薄膜敷在基材40上之后，收料機構(gòu)31將完成鍍膜完成的材料基材40收起，從而完成整個鍍膜的過程。真空鍍膜過程中，由于基材表面沉積了固態(tài)薄膜，表面能通常會有明顯的減小，為滿足后續(xù)產(chǎn)品的加工要求，通常會對基材表面形成固態(tài)薄膜進(jìn)行電暈處理以提高鍍膜面的表面能，因此可以選擇對鍍膜過后的基材40進(jìn)行電暈處理。在本實施例中，電暈處理設(shè)置在完成鍍膜的基材40進(jìn)入收料機構(gòu)31的路徑上的電暈處理機構(gòu)32完成。
[0039]從以上的描述中，可以看出，本發(fā)明上述的實施例實現(xiàn)了如下技術(shù)效果:
[0040]1、避免了在對基材進(jìn)行表面處理時對基材表面造成污染，保證了基材的表面鍍膜質(zhì)量。
[0041]2、可以更好地調(diào)整放點區(qū)域的粒子濃度，改善基材的鍍膜質(zhì)量。
[0042]3、通過設(shè)置電暈處理機構(gòu)，可以改善基材鍍膜表面的表面能，能夠滿足后續(xù)薄膜加工的需要。
[0043]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種PECVD鍍膜裝置，其特征在于，包括: 預(yù)處理室(10)，用于對基材(40)進(jìn)行表面預(yù)處理； 鍍膜室(20)，位于所述預(yù)處理室(10)下游，用于對經(jīng)所述預(yù)處理室(10)預(yù)處理的基材(40)進(jìn)行鍍膜；以及 收料室(30)，設(shè)置在所述鍍膜室(20)下游，用于收集經(jīng)所述鍍膜室(20)鍍膜的基材(40)； 所述預(yù)處理室(10 )、所述鍍膜室(20 )以及所述收料室(30 )之間為真空密封連接。
2.根據(jù)權(quán)利要求1所述的PECVD鍍膜裝置，其特征在于，所述預(yù)處理室(10)包括: 供給機構(gòu)(11)，用于供給所述基材(40 ); 表面處理機構(gòu)(12)，設(shè)置在所述基材(40 )的待處理表面所在側(cè)，用于對所述基材(40 )的待處理表面進(jìn)行清潔。
3.根據(jù)權(quán)利要求2所述的PECVD鍍膜裝置，其特征在于，所述表面處理機構(gòu)(12)為低溫等離子體清潔機構(gòu)。
4.根據(jù)權(quán)利要求1所述的PECVD鍍膜裝置，其特征在于，所述鍍膜室(20)包括: 放電電極對(21)，所述基材(40 )穿設(shè)在所述放電電極對(21)的兩個電極之間； 卷繞輥(22 )，所述基材(40 )繞設(shè)在所述卷繞輥(22 )上。
5.根據(jù)權(quán)利要求4所述的PECVD鍍膜裝置，其特征在于，所述放電電極對(21)的兩個所述電極之間的間距可調(diào)。
6.根據(jù)權(quán)利要求4所述的PECVD鍍膜裝置，其特征在于，所述放電電極對(21)的兩個電極之間的間距為25mm至55mm之間。
7.根據(jù)權(quán)利要求4所述的PECVD鍍膜裝置，其特征在于，所述放電電極對(21)的各電極均為等截面電極。
8.根據(jù)權(quán)利要求4所述的PECVD鍍膜裝置，其特征在于，所述鍍膜室(20)還包括連接至室內(nèi)的排氣系統(tǒng)(23)和進(jìn)氣口(24)，所述進(jìn)氣口(24)設(shè)置在所述放電電極對(21)的兩個電極之間，所述排氣系統(tǒng)(23)設(shè)置在所述鍍膜室(20)的側(cè)壁上。
9.根據(jù)權(quán)利要求4所述的PECVD鍍膜裝置，其特征在于，所述PECVD鍍膜裝置還包括成膜速率檢測裝置，所述成膜速率檢測裝置用于檢測所述放電電極對(21)的放電區(qū)域內(nèi)的等離子區(qū)內(nèi)的成膜速率。
10.根據(jù)權(quán)利要求1至9中任一項所述的PECVD鍍膜裝置，其特征在于，所述收料室(30)內(nèi)設(shè)置有: 收料機構(gòu)(31)，用于收起完成鍍膜的基材(40 ); 電暈處理機構(gòu)(32)，設(shè)置在所述完成鍍膜的基材(40)進(jìn)入所述收料機構(gòu)(31)的路徑上，用于對所述完成鍍膜的基材(40 )表面的固態(tài)薄膜進(jìn)行電暈。
【文檔編號】C23C16/02GK103695870SQ201310722518
【公開日】2014年4月2日 申請日期:2013年12月24日 優(yōu)先權(quán)日:2013年12月24日
【發(fā)明者】陳立國, 呂旭東, 李海燕, 張受業(yè), 陳偉岸, 賀艷, 趙萌, 朱惠欽 申請人:北京北印東源新材料科技有限公司