專利名稱：驅(qū)動(dòng)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及進(jìn)行負(fù)載(發(fā)光二極管等)的驅(qū)動(dòng)控制的驅(qū)動(dòng)裝置。
背景技術(shù)：
作為LCD [Liquid Crystal Display,液晶顯示]面板(例如汽車導(dǎo)航監(jiān)視器)的背光光源，當(dāng)前主要采用冷陰極管熒光燈(CCFL[Cold Cathode Fluorescent Lamp])，但是由于Hg揮發(fā)對應(yīng)的趨勢以及高亮度、省電、壽命長等優(yōu)點(diǎn)，近年來白色LED[Light Emitting Diode,發(fā)光二極管]被實(shí)用化，對于進(jìn)行其驅(qū)動(dòng)控制的LED驅(qū)動(dòng)裝置(所謂LED驅(qū)動(dòng)器)， 也公開并提出了各種技術(shù)(例如，參照專利文獻(xiàn)1)。專利文獻(xiàn)1 特開2007-13183號公報(bào)在利用PWM控制要使LED發(fā)光時(shí)，由元件的特性而能夠控制的占空比范圍被限制。并且，根據(jù)元件的特性，使LED發(fā)光的電流精度低。

發(fā)明內(nèi)容
本發(fā)明鑒于上述問題點(diǎn)，其目的是提供一種能夠擴(kuò)大可控制占空比范圍，能夠不依賴于元件的變動(dòng)而提高控制電流的精度的驅(qū)動(dòng)裝置。為了達(dá)成上述目的，本發(fā)明涉及的驅(qū)動(dòng)裝置構(gòu)成為具有第一晶體管，其一個(gè)端子輸入脈沖狀電流，并且所述一個(gè)端子與控制端子連接；和第二晶體管，其一個(gè)端子至少連接一個(gè)負(fù)載，另一個(gè)端子與所述第一晶體管的另一個(gè)端子共同連接于基準(zhǔn)電位，控制端子分別連接于所述第一晶體管的控制端子；在所述第一晶體管的控制端子和所述第一晶體管的另一個(gè)端子之間，連接電阻元件的結(jié)構(gòu)(第一結(jié)構(gòu))。此外，由上述第一結(jié)構(gòu)構(gòu)成的驅(qū)動(dòng)裝置優(yōu)選還具備分別對所述第一晶體管和所述第二晶體管的一個(gè)端子供給恒定電壓的第二基準(zhǔn)電壓供給部和第二基準(zhǔn)電壓供給部的結(jié)構(gòu)(第二結(jié)構(gòu))。根據(jù)本發(fā)明涉及的驅(qū)動(dòng)裝置，通過插入電阻可以使晶體管的上升沿提前，由此可以擴(kuò)大可控占空比范圍。此外，根據(jù)本發(fā)明涉及的驅(qū)動(dòng)裝置，通過使晶體管的一個(gè)端子為恒定電壓，能夠不依賴于元件變動(dòng)而提高控制電流的精度。


圖1是表示本發(fā)明涉及的半導(dǎo)體裝置的第1實(shí)施方式的框圖。圖2是半導(dǎo)體裝置10的引腳配置圖。圖3是表示外部端子的引腳號、端子名以及功能的對應(yīng)表。
圖4是用于說明半導(dǎo)體裝置10的外部連接的圖。圖5是表示外部元件的常量的一例的設(shè)定表。圖6是外部端子的輸入輸出等效電路圖。圖7是表示半導(dǎo)體裝置10的電特性的表。圖8是表示FAILl信號的輸出段的圖。圖9是表示FAIL2信號的輸出段的圖。圖10是用于說明開路/短路的檢測動(dòng)作的圖。圖11是表示LED使能(enable)信號LEDEm、LEDEN2的輸入邏輯與LED輸出端子 LEDl LED4的導(dǎo)通/截止?fàn)顟B(tài)的相互關(guān)系的真值表。圖12是表示電流設(shè)定部116和恒流驅(qū)動(dòng)器117的一結(jié)構(gòu)例的電路圖。圖13是表示電阻RSET和輸出電流ILED的相互關(guān)系的曲線圖。圖14A是表示FWM調(diào)光控制的一例(P麗=150Hz、Duty = 0. 38% )的時(shí)序圖。圖14B是表示PWM調(diào)光控制的一例(P麗=150Hz、Duty = 50% )的時(shí)序圖。圖14C是表示PWM調(diào)光控制的一例(PWM = 20kHz、Duty = 50% )時(shí)序圖。圖15是表示電阻RT和振蕩頻率FOSC的相互關(guān)系的曲線圖。圖16是用于說明與OCP部111的動(dòng)作相關(guān)聯(lián)的外部元件的連接關(guān)系的圖。圖17A是用于說明線圈Ll的選定的波形圖。圖17B是用于說明線圈Ll的選定的電路圖。圖18是用于說明輸出電容器CVOUT的選定的圖。圖19是用于說明輸入電容器CVCC的選定的圖。圖20是用于說明負(fù)荷開關(guān)用晶體管Ql的選定、及其軟啟動(dòng)的圖。圖21是表示晶體管Ql的柵極·源極間電容和軟啟動(dòng)時(shí)間的相互關(guān)系的曲線圖。圖22是表示DC/DC轉(zhuǎn)換器的LC諧振電路的電路圖。圖23是表示相位超前單元的第1例(輸出電容器的ESR分量)的電路圖。圖24是表示相位超前單元的第2例(與COMP端子連接的CR分量)的電路圖。圖25是表示半導(dǎo)體裝置10的動(dòng)作時(shí)序的時(shí)序圖。圖26是表示本發(fā)明涉及的半導(dǎo)體裝置的第2實(shí)施方式的框圖。圖27是半導(dǎo)體裝置20的引腳配置圖。圖28是示出外部端子的引腳號、端子名以及功能的對應(yīng)表。圖29是表示半導(dǎo)體裝置20的電特性的表。圖30是表示電流設(shè)定部220和恒流驅(qū)動(dòng)器221的一結(jié)構(gòu)例的電路圖。圖31A是表示鏡像比(mirror ratio)和晶體管尺寸的相互關(guān)系的示意圖(鏡像比1 1650的情況)。圖31B是表示鏡像比和晶體管尺寸的相互關(guān)系的示意圖(鏡像比1 100的情況)。圖32是鋸齒形配置了電阻的布局圖。符號說明10半導(dǎo)體裝置101基準(zhǔn)電壓生成部(VREG部)
102 開關(guān)103欠壓保護(hù)部(UVL0部)104溫度保護(hù)部(TSD部)105過電壓保護(hù)部(0VP部)106輸入緩沖器107振蕩器部108PWM 比較器109控制邏輯部110驅(qū)動(dòng)器111過電流保護(hù)部(0CP部)112比較器113誤差放大器114軟啟動(dòng)部115輸入緩沖器116電流設(shè)定部117恒流驅(qū)動(dòng)器118開路/短路檢測部119輸入緩沖器120輸入緩沖器20半導(dǎo)體裝置201基準(zhǔn)電壓生成部(VREG部)202欠壓保護(hù)部(UVL0部)203溫度保護(hù)部(TSD部)204短路保護(hù)部(SCP部)205過電壓保護(hù)部(0VP部)206過電流保護(hù)部(0CP部)207比較器208控制邏輯部209輸入緩沖器210振蕩器部211斜坡電壓生成部212PWM 比較器213驅(qū)動(dòng)器控制部214驅(qū)動(dòng)器215N溝道型場效應(yīng)晶體管216驅(qū)動(dòng)器217誤差放大器218軟啟動(dòng)部219輸入緩沖器
220電流設(shè)定部221恒流驅(qū)動(dòng)器222開路/短路檢測部223輸入緩沖器224輸入緩沖器
具體實(shí)施例方式圖1是表示本發(fā)明涉及的半導(dǎo)體裝置的第1實(shí)施方式的框圖。首先，敘述本實(shí)施方式的半導(dǎo)體裝置10的概要。半導(dǎo)體裝置10是36V高耐壓的白色LED驅(qū)動(dòng)器IC，在單芯片上集成了升壓DC/ DC轉(zhuǎn)換器、以及4通道輸出的恒流驅(qū)動(dòng)器。另外，半導(dǎo)體裝置10通過PWM[PUlse Width Modulation，脈沖寬度調(diào)制]控制以及VDAC控制的任一個(gè)都可以實(shí)現(xiàn)白色LED的調(diào)光控制。下面，敘述本實(shí)施方式的半導(dǎo)體裝置10的特點(diǎn)。第一特點(diǎn)，電源電壓VCC的輸入電壓范圍是4. 5 30[V]。第二特點(diǎn)，內(nèi)置有升壓 DC/DC控制器。第三特點(diǎn)，內(nèi)置有對LED提供輸出電流ILED的4通道恒流驅(qū)動(dòng)器(最大電流值150[mA])。第四特點(diǎn)，對應(yīng)于PWM調(diào)光(占空比0. 38 99. ])。第五特點(diǎn)，內(nèi)置有各種保護(hù)功能部(UVL0[Under Voltage Lock Out] ,OVP [Over Voltage Protection]、 T SD [Thermal Shut Down]、OCP [Over Current Protection])。第六特點(diǎn)，內(nèi)置有 LED 異常狀態(tài)(開路/短路)的檢測功能。第七特點(diǎn)，采用了 HS0P-M28封裝(參照圖2)。另外，本實(shí)施方式的半導(dǎo)體裝置10可以用于汽車導(dǎo)航監(jiān)視器的背光光源、中小型 LCD面板的背光光源等的驅(qū)動(dòng)控制。如圖1所示，具有上述特點(diǎn)的本實(shí)施方式的半導(dǎo)體裝置10集成以下部件而成基準(zhǔn)電壓生成部101 (以下稱為VREG部101)、開關(guān)102、欠壓保護(hù)部103(以下稱為UVLO部 103)、溫度保護(hù)部104 (以下稱為TSD部104)、過電壓保護(hù)部105 (以下稱為OVP部105)、輸入緩沖器106、振蕩器部107、PWM比較器108、控制邏輯部109、驅(qū)動(dòng)器110、過電流保護(hù)部 111 (以下稱為OCP部111)、比較器112、誤差放大器113、軟啟動(dòng)部114、輸入緩沖器115、電流設(shè)定部116、恒流驅(qū)動(dòng)器117、開路/短路檢測部118、輸入緩沖器119和120。另外，半導(dǎo)體裝置10的上述電路部可以大致分為以下四個(gè)模塊VREG模塊(VREG 部101)、升壓DC/DC控制器模塊(開關(guān)102、輸入緩沖器106、振蕩器部107、PWM比較器108、 控制邏輯部109、驅(qū)動(dòng)器110、OCP部111、比較器112、誤差放大器113以及軟啟動(dòng)部114)、 電流驅(qū)動(dòng)器模塊(輸入緩沖器115、電流設(shè)定部116、恒流驅(qū)動(dòng)器117、開路/短路檢測部118 以及輸入緩沖器119和120)、保護(hù)模塊(UVL0部103、TSD部104、OVP部105)。此外，本實(shí)施方式的半導(dǎo)體裝置10具有28個(gè)外部端子(1引腳 28引腳)作為與外部確立電連接的單元。圖2是半導(dǎo)體裝置10的引腳配置圖，圖3是表示外部端子的引腳號、端子名、以及功能的對應(yīng)表。另外，在圖2中，在半導(dǎo)體裝置10的中央部兩邊所設(shè)置的寬幅端子是與子接地連接的FIN端子，是用于使放熱性良好的端子。下面，對半導(dǎo)體裝置10的外部連接進(jìn)行詳細(xì)的說明。
圖4是用于說明半導(dǎo)體裝置10的外部連接的圖。關(guān)于圖4所示的外部元件，去耦電容器CVCC、CREG優(yōu)選盡可能連接在IC引腳最近的地方。在CS端子(22引腳)、GND端子(7引腳)以及PGND(21引腳)中有可能流過大電流，所以優(yōu)選分別獨(dú)立地進(jìn)行布線并降低阻抗。應(yīng)注意在VDAC端子(8引腳)、ISET端子(9引腳)、RT端子(26引腳)以及COMP 端子(28引腳)中不產(chǎn)生噪聲。PWM端子(5引腳)、SYNC端子(6引腳)、LEDl端子(12引腳)、LED2端子(14引腳)、LED3端子(15引腳)以及LED4端子(17引腳)會(huì)被接通斷開，所以應(yīng)注意不要對周邊圖案產(chǎn)生影響。圖4中的粗線部分優(yōu)選寬幅圖案且盡可能短地進(jìn)行布局。另外，在本實(shí)施方式的半導(dǎo)體裝置10中，外接有功率晶體管Q2，所以能夠提高放熱性。圖5是表示外部元件的常量的一例的設(shè)定表。另外，本圖中例示的常量是在電源電壓VCC= 12[V]、LED5串聯(lián)4并聯(lián)、輸出電流ILED = 50[mA]時(shí)對動(dòng)作進(jìn)行了確認(rèn)的常量。因此，最適值根據(jù)使用條件等而不同，所以優(yōu)選在充分評價(jià)的基礎(chǔ)上決定常量。圖6是外部端子的輸入輸出等效電路圖。如圖6所示，在半導(dǎo)體裝置10的外部端子都連接有靜電保護(hù)二極管。此外，對于作為控制關(guān)聯(lián)端子的PWM端子(5引腳)、SYNC端子(6引腳)、VDAC端子(8引腳)、ISET端子(9引腳)、LEDENl端子(10引腳)、LEDEN2端子(11引腳)、CS端子(22引腳hSWOUI^SH^ (23引腳)、EN端子(24引腳)、0VP端子(25引腳)、RT端子(26 引腳)、SS端子(27引腳)、C0MP端子(28引腳)，構(gòu)成為不是將上側(cè)(從信號線向電源線抽出電荷的路徑側(cè))的靜電保護(hù)二極管的陰極連接于基準(zhǔn)電壓VREG或電源電壓VCC的施加端，而是連接于中間電壓CLlOV (例如10 [V]，參照圖6的最右下欄)的施加端。通過這樣的結(jié)構(gòu)，在未施加電源電壓VCC的情況下，或未通過使能信號EN生成基準(zhǔn)電壓VREG的情況下，即使對外部端子施加了正電壓，也不會(huì)經(jīng)由靜電保護(hù)二極管向基準(zhǔn)電壓線或電源電壓線流入過大電流，所以可以防止電路破壞或誤動(dòng)作。圖7是表示由上述結(jié)構(gòu)構(gòu)成的半導(dǎo)體裝置10的電特性的表。另外，對于圖7所示的電特性，在沒有特別指定的情況下，表示在電源電壓VCC = 12 [V]、周圍溫度Ta = 25 [°C ] 下的數(shù)值。下面，對于半導(dǎo)體裝置10的VREG模塊(VREG部101)，參照前面提到的圖1等進(jìn)行詳細(xì)的說明。VREG部101是在輸入到EN端子(24引腳)的使能信號EN為高電平時(shí)，生成來自輸入到VCC端子(1引腳)的電源電壓VCC(12 [V])的基準(zhǔn)電壓VREG(5 [V] (Typ.))的單元。 該基準(zhǔn)電壓VREG作為內(nèi)部電路的電源來使用，并且，也使用于在IC外將端子固定為高電平電壓時(shí)。此外，VREG部101具備UVLO功能，在成為2.9 [V] (Typ.)以上時(shí)開始動(dòng)作，在成為 2. 8 [V] (Typ.)以下時(shí)停止動(dòng)作。另外，VREG端子(4引腳)是用于連接相位補(bǔ)償用電容CREG(10 μ F(Typ.))的外
8部端子。通過連接這樣的相位補(bǔ)償用電容CREG，可以使VREG部101的電路動(dòng)作穩(wěn)定。下面，對半導(dǎo)體裝置10的自診斷功能進(jìn)行詳細(xì)的說明。本實(shí)施方式的半導(dǎo)體裝置10為了表示內(nèi)置于自身的保護(hù)電路的動(dòng)作狀態(tài)，具備分別從FAILl端子(3引腳)和FAIL2端子(20引腳)以開漏(open drain)形式分別輸出 FAILl信號和FAIL2信號的功能。UVLO部103、TSD部104、0VP部105以及OCP部111的任一個(gè)檢測異常狀態(tài)，在其輸出信號為低電平時(shí)，控制邏輯部109經(jīng)由圖8所示的輸出段，使FAILl信號為低電平，并將SWOUT端子(23引腳)固定為低電平，由此停止升壓動(dòng)作。但是，OCP部111是逐脈沖(pulse by pulse)方式，所以僅在由升壓DC/DC轉(zhuǎn)換器的振蕩頻率FOSC決定的1周期，SWOUT端子被固定在低電平之后，恢復(fù)升壓動(dòng)作。通過這樣的逐脈沖方式，可以在不使電路動(dòng)作完全停止的情況下施加電流限制，所以即使由于誤動(dòng)作而電路被停止時(shí)，也沒有遲延地進(jìn)行自動(dòng)恢復(fù)，因此對于用戶來說使用方便。此外，在UVLO部103、TSD部104以及OVP部105的至少一個(gè)檢測出異常狀態(tài)時(shí)， 使LEDl端子、LED2端子、LED3端子以及LED4端子(12引腳、14引腳、15引腳、17引腳)都為開路(高阻抗)。此外，從FAILl端子(3引腳)輸出的FAILl信號和從LOADSW端子(2引腳)輸出的LOADSW信號互為反轉(zhuǎn)信號，F(xiàn)AILl信號為低電平時(shí)，LOADSW信號利用開關(guān)102成為高電平。因此，在UVLO部103、TSD部104、OVP部105以及OCP部111的任一個(gè)檢測出異常狀態(tài)時(shí)，與LOADSW端子(2引腳)外部連接的負(fù)荷開關(guān)(圖4的P溝道型場效應(yīng)晶體管Ql) 被截止。因此，在半導(dǎo)體裝置10異常時(shí)，使升壓動(dòng)作停止，從而可以防止IC達(dá)到破壞或冒煙·起火于未然。另一方面，從FAIL2端子(20引腳)輸出的FAIL2信號在開路/短路檢測部118檢測出異常狀態(tài)(開路狀態(tài)或短路狀態(tài))時(shí)，經(jīng)由圖9所示的輸出段輸出低電平。另外，從開路/短路檢測部118輸出的FAIL2信號成為鎖存方式，根據(jù)使能信號EN的導(dǎo)通/截止(進(jìn)而UVLO信號的導(dǎo)通/截止)來進(jìn)行其鎖存解除。如圖10所示那樣，開路/短路檢測部118在應(yīng)該維持在規(guī)定的LED控制電壓 VLED (0. 8 [V] (Typ.))的LED端子電壓Vl V4(LED1端子 LED4端子的各端子電壓)成為0.15[V] (Typ.)以下時(shí)，判斷為該LED端子為開路，并且在OVP端子(25引腳)的端子電壓VP(輸出電壓VOUT的分壓電壓)達(dá)到1.7[V] (Typ.)時(shí)，為了截止對判斷為開路的LED 端子的電流輸出，對恒流驅(qū)動(dòng)器117發(fā)送指示并且使FAIL2信號遷移到低電平。另外，在圖 10的例中，例示出了 LEDl端子成為開路的情況。這樣，通過由兩階段來實(shí)施LED端子的開路檢測和電流輸出的截止控制，可以避免不必要的停機(jī)(shut down)。另外，對于上述開路檢測，也可以利用OVP部105執(zhí)行的過電壓檢測來代替。艮口， 在OVP部105中，檢測出OVP端子的端子電壓VP達(dá)到規(guī)定的過電壓檢測電壓VDOVP (2. 0 [V] (Typ.))的情況之后，停止DC/DC轉(zhuǎn)換器的升壓動(dòng)作，截止全通道的電流輸出，所以即使不用進(jìn)行開路檢測，也能夠以兼?zhèn)溥^電壓檢測和開路檢測的形式，使全通道的電流輸出截止。其中，在僅想要截止成為開路的通道的情況下，如上述說明的那樣，通過監(jiān)視LED 端子電壓Vl V4，確定成為開路的LED端子，可以僅截止該通道。尤其是應(yīng)用于若截止全通道的電流輸出則對使用產(chǎn)生障礙的應(yīng)用(汽車導(dǎo)航監(jiān)視器的背光驅(qū)動(dòng)裝置等)時(shí)，優(yōu)選可以個(gè)別地截止各通道的電流輸出的本實(shí)施方式的結(jié)構(gòu)。此外，開路/短路檢測部118在LED端子電壓Vl V4成為4. 5[V] (Typ.)以上時(shí)判斷為短路。換言之，在正常時(shí)和異常時(shí)之間，在LED端子電壓的差分成為3. 7[V](= 4. 5[V]-0.8[V]) (Typ.)以上時(shí)成為檢測出短路。另外，白色LED的正方向下降電壓VF大約為3. 4 [V]，所以在上述設(shè)定例中，LED僅有一個(gè)短路時(shí)不檢測為短路，在LED有兩個(gè)以上短路時(shí)檢測為短路。通過這樣的閾值電平的設(shè)定，可以在使用產(chǎn)生了 LED短路的LED時(shí)不會(huì)帶來什么障礙的范圍內(nèi)避免不需要的停機(jī)。這樣，在開路/短路檢測部118的短路檢測是指檢測以下狀態(tài)的動(dòng)作，例如在分別外部連接于LEDl端子 LED4端子的LED列中，對于任意一個(gè)LED列，形成該LED列的一個(gè)LED成為短路狀態(tài)(陽極/陰極間的短路狀態(tài))的結(jié)果，作為LED列整體的正方向下降電壓成為降低成為了該短路狀態(tài)的LED的正方向下降電壓VF程度的狀態(tài)，一個(gè)LED端子電壓與其他LED端子電壓相比，成為提高了 LED的正方向下降電壓VF程度的狀態(tài)。因此如圖 1所示，開路/短路檢測部118和OVP部105作為別的保護(hù)模塊而形成。但是，在本實(shí)施方式的半導(dǎo)體裝置10中，一旦檢測出開路/短路，則以后短路檢測信號被屏蔽(mask)。若采用圖10的例來敘述，則檢測出LEDl端子的開路以后，對于其他 LED2端子 LED4端子，其短路檢測信號被屏蔽。通過這樣的屏蔽控制，LEDl端子成為開路的結(jié)果，LED端子電壓Vl幾乎減低為GND，接受此而輸出電壓VOUT上升，追隨于此，LED端子電壓V2 V4即使比通常時(shí)上升，也不會(huì)將其誤檢測為短路。另外，開路檢測信號在開路 /短路檢測后不被屏蔽。此外，上述短路檢測信號在由PWM驅(qū)動(dòng)引起的輸出電流ILED的截止期間也被屏蔽。通過這樣的屏蔽控制，在輸出電流ILED的截止期間，即使LED端子電壓Vl V4跳躍的情況下，也不會(huì)將其誤檢測為短路。另外，關(guān)于上述屏蔽控制，考慮在PWM信號的邏輯變遷定時(shí)和輸出電流ILED的導(dǎo)通/截止定時(shí)之間產(chǎn)生延遲的情況，可以從開始流過輸出電流 ILED的定時(shí)(恒流驅(qū)動(dòng)器117的輸出晶體管導(dǎo)通的定時(shí))到PWM信號下降為低電平的定時(shí)為止進(jìn)行屏蔽(參照后面出現(xiàn)的圖13)。此外，若在LEDl端子 LED4端子連接附加電容，則在輸出導(dǎo)通時(shí)LED端子電壓 Vl V4下降的情況變慢，有可能短路檢測進(jìn)行誤動(dòng)作，所以需要注意。此外，F(xiàn)AILl信號和 FAIL2信號都是開漏形式，所以FAILl端子和FAIL2端子對基準(zhǔn)電壓VREG的施加端由電阻 (圖4的電阻RFL1、RFL2)被提升(pull up)。下面，對半導(dǎo)體裝置10的電流驅(qū)動(dòng)器模塊(輸入緩沖器115、電流設(shè)定部116、恒流驅(qū)動(dòng)器117、開路/短路檢測部118以及輸入緩沖器119和120)進(jìn)行詳細(xì)的說明。在LED輸出端子LEDl LED4中有未使用來自恒流驅(qū)動(dòng)器117的輸出電流ILED 的輸出端子(進(jìn)而，未點(diǎn)亮的LED列)的情況下，采用LEDEm端子(10弓丨腳)以及LEDEN2 端子(11引腳)，可以分別截止對LED輸出端子LEDl LED4的電流輸出。圖11是表示LED使能信號LEDEm、LEDEN2的輸入邏輯與LED輸出端子LEDl LED4的導(dǎo)通/截止?fàn)顟B(tài)的相互關(guān)系的真值表。另外，在不利用LED使能信號LEDEm、LEDEN2使未使用的LED端子開路時(shí)，在開路/短路檢測部118中開路檢測產(chǎn)生誤動(dòng)作。此外，在利用LED使能信號LEDEm、LEDEN2使向 LED端子的電流輸出適當(dāng)截止的情況下，誤差放大器113的輸入段進(jìn)行動(dòng)作，所以優(yōu)選LEDl 端子 LED4端子不固定于GND，而連接于開路或定電壓VREG的施加端。此外，在P麗驅(qū)動(dòng)輸出電流ILED時(shí)，優(yōu)選不切換LED使能信號LEDEm、LEDEN2。下面，對于輸出電流ILED的設(shè)定方法，參照圖12進(jìn)行詳細(xì)地說明。圖12是表示電流設(shè)定部116和恒流驅(qū)動(dòng)器117的一結(jié)構(gòu)例的電路圖。如圖12所示，電流設(shè)定部116具有運(yùn)算放大器Al、直流電壓源A2、npn型雙極性晶體管A3、電阻A4和A5、pnp型雙極性晶體管A6 A9以及電阻AlO (電阻值R)而構(gòu)成。運(yùn)算放大器Al的第1正相輸入端⑴連接于VDAC端子(8引腳)。運(yùn)算放大器 A2的第2正相輸入端(+)連接于直流電壓源A2的正極端，施加規(guī)定的定電壓VISET( = 2.0[V])。直流電壓源A2的負(fù)極端連接于接地端。運(yùn)算放大器A2的反相輸入端(-)連接于ISET端子(9引腳)。晶體管A3的基極連接于運(yùn)算放大器Al的輸出端。晶體管A3的發(fā)射極連接于ISET端子。電阻A4、A5的各一端都連接于基準(zhǔn)電壓VREG的施加端。電阻A4的另一端連接于晶體管A6的發(fā)射極。電阻R5的另一端連接于晶體管A7的發(fā)射極。晶體管A6、A7的基極相互連接，其連接節(jié)點(diǎn)連接于晶體管A7的集電極。晶體管A6的集電極連接于晶體管A8的發(fā)射極。晶體管A7的集電極連接于晶體管A9的發(fā)射極。晶體管A8、A9的基極相互連接， 其連接節(jié)點(diǎn)連接于晶體管A8的集電極。晶體管A8的集電極連接于晶體管A3的集電極。晶體管A9的集電極經(jīng)由電阻AlO連接于接地端。另一方面，如圖12所示，恒流驅(qū)動(dòng)器117具有分別對LEDl端子 LED4端子提供輸出電流ILED的4通道的輸出段Chl、Ch2、Ch3、Ch4而構(gòu)成。另外，輸出段Chl具有運(yùn)算放大器B1、N溝道型場效應(yīng)晶體管B2、電阻B3(電阻值5R)、電流鏡電路B4(鏡像比1 1)、電阻B5 (電阻值5R)、運(yùn)算放大器B6、N溝道型場效應(yīng)晶體管B7、電阻B8 (電阻值5R)、電流鏡電路B9(鏡像比1 10)、運(yùn)算放大器B10、直流電壓源B11、N溝道型場效應(yīng)晶體管B12 B14、運(yùn)算放大器B15、直流電壓源B16、N溝道型場效應(yīng)晶體管B17、電阻B18而構(gòu)成。運(yùn)算放大器Bl的正相輸入端(+)連接于晶體管A9和電阻AlO的連接節(jié)點(diǎn)。運(yùn)算放大器Bl的反相輸入端(_)連接于電阻B3的一端。電阻B3的另一端連接于接地端。晶體管B2的漏極連接于電流鏡電路B4的輸入端。晶體管B2的源極連接于電阻B3的一端。 晶體管B2的柵極連接于運(yùn)算放大器Bl的輸出端。電流鏡電路B4的電源輸入端連接于基準(zhǔn)電壓VREG的施加端。運(yùn)算放大器B6的正相輸入端⑴分別連接于電流鏡電路B4的輸出端和電阻B5 的一端。運(yùn)算放大器B6的反相輸入端連接于電阻B8的一端。電阻B5、B8的另一端都連接于接地端。晶體管B7的漏極連接于電流鏡電路B9的輸入端。晶體管B7的源極連接于電阻B8的一端。晶體管B7的柵極連接于運(yùn)算放大器B6的輸出端。電流鏡電路B9的電源輸入端連接于基準(zhǔn)電壓VREG的施加端。運(yùn)算放大器BlO的正相輸入端(+)連接于直流電壓源Bll的正極端。直流電壓源 Bll的負(fù)極端連接于接地端。晶體管B12的漏極連接于電流鏡電路B9的輸出端。晶體管 B12的源極連接于運(yùn)算放大器BlO的反相輸入端(_)。晶體管B12的柵極連接于運(yùn)算放大器BlO的輸出端。
晶體管B13的漏極連接于晶體管B12的源極。晶體管B13、B14的柵極相互連接， 并且其連接節(jié)點(diǎn)連接于晶體管B12的漏極，另一方面還經(jīng)由電阻B18連接于接地端。晶體管B13、B14的源極都連接于接地端。運(yùn)算放大器B15的正相輸入端(+)連接于直流電壓源B16的正極端。直流電壓源 B16的負(fù)極端連接于接地端。晶體管B17的漏極連接于LEDl端子。晶體管B17的源極連接于運(yùn)算放大器B15的反相輸入端(_)，另一方面還連接于晶體管B14的漏極。晶體管B17 的柵極連接于運(yùn)算放大器B15的輸出端。另外，構(gòu)成恒流驅(qū)動(dòng)器117的其他輸出段Ch2 Ch4由與上述輸出段Chl相同的結(jié)構(gòu)構(gòu)成，所以省略詳細(xì)的說明。在由上述結(jié)構(gòu)構(gòu)成的電流設(shè)定部116以及恒流驅(qū)動(dòng)器117中，根據(jù)下面的(1)式設(shè)定輸出電流I LED。[式1]ILED [mA] = min {VDAC, 20 [V]} /RSET [k Ω ] X 3300…(1)在上述(1)式中，參數(shù)min{VDAC，2.0[V]}是輸入VDAC端子(8引腳)的控制電壓VDAC、和在電流設(shè)定部116的內(nèi)部預(yù)定的定電壓VISET( = 2.0[V])中任意一個(gè)較低的電壓值。此外，參數(shù)RSET是與ISET端子(9引腳)外部連接的電阻RSET的電阻值，參數(shù) 3300 (Typ.)是在恒流驅(qū)動(dòng)器117的電路內(nèi)部決定的常量。S卩，通過對ISET端子(9引腳)下拉(pull down)連接電阻RSET，從而成為將流過該ISET端子的基準(zhǔn)電流ISET的規(guī)定增益倍(例如3300倍)設(shè)定為輸出電流ILED的最大值(例如50[mA])的形式。若就圖12的例來具體敘述，則在恒流驅(qū)動(dòng)器117中，首先，利用運(yùn)算放大器Bi、晶體管B2以及電阻B3 (電阻值5R)，對電阻AlO的端子電壓Va ( = ISET X R)進(jìn)行電壓/電流變換，生成作為基準(zhǔn)電流ISET的1/5的中間電流Ia( = 1/5ISET)。接著，采用電流鏡電路 B4，將中間電流Ia以1 1鏡像，生成中間電流1/5ISET)。接著，采用電阻B5(電阻值5R)，對中間電流Λ進(jìn)行電流/電壓變換，生成端子電壓Vb ( = ISET XR)。接著，采用運(yùn)算放大器Β6、晶體管Β7以及電阻Β8 (電阻值5R)，對電阻Β5的端子電壓Vb進(jìn)行電壓/電流變換，生成中間電流Ic( = 1/5ISET)。接著，采用電流鏡電路B9，將中間電流Ic以1 10 鏡像，生成將基準(zhǔn)電流ISET兩倍后的中間電流Id( = 2ISET)。然后，最終采用由晶體管 B13、B14構(gòu)成的電流鏡電路，將中間電流Id以1 1650鏡像，生成將基準(zhǔn)電流ISET3300倍后的輸出電流ILED( = 3300ISET)。另外，為了提高輸出電流ILED的精度，對于最終段的電流鏡電路，采用運(yùn)算放大器B10、B15，使晶體管B13、B14的漏極·源極間電壓相同(例如0.3[V])。此外，恒流驅(qū)動(dòng)器117構(gòu)成為根據(jù)所輸入的基準(zhǔn)電流ISET，反復(fù)進(jìn)行電壓/電流變換和電流/電壓變換，并生成希望的輸出電流ILED。因此，上述變換處理中所用的電阻元件(在圖12的例中，電阻 B3、B5、B8)增加，進(jìn)而其修整(trimming)機(jī)會(huì)增加。這樣，根據(jù)具有許多可能修整的電阻的結(jié)構(gòu)，通過對這些電阻值進(jìn)行微調(diào)，可以實(shí)現(xiàn)輸出電流ILED的相對偏差幅度為士4%、絕對偏差幅度為士6%，進(jìn)而可以對亮度偏差的降低以及LED的長壽命化作出貢獻(xiàn)。圖13是表示電阻RSET和輸出電流ILED的相互關(guān)系的曲線圖。另外，作為電阻 RSET，優(yōu)選采用300&Ω]以下的電阻。
此外，在采用上述控制電壓VDAC進(jìn)行輸出電流ILED的可變控制(LED的調(diào)光控制)時(shí)，其輸入范圍可以是0. 1 2.0[V]的范圍。通過施加這樣的控制電壓VDAC，可以將輸出電流ILED從最大值進(jìn)行降低。另一方面，在作為控制電壓VDAC而輸入2.0[V]以上時(shí)，如上述(1)式所示，成為選擇定電壓VISET的電壓值，所以基于控制電壓VDAC的調(diào)光功能成為不使用狀態(tài)。另外，在不使用基于控制電壓VDAC的調(diào)光功能的情況下，從避免誤動(dòng)作的觀點(diǎn)出發(fā)，可以不使VDAC 端子為開路而連接于基準(zhǔn)電壓VREG(5[V])的施加端。此外，在本實(shí)施方式的半導(dǎo)體裝置10中，除了利用上述控制電壓VDAC的LED的調(diào)光控制之外，還可以采用輸入到PWM端子(5引腳)的PWM信號來進(jìn)行基準(zhǔn)電流ISET的導(dǎo)通/截止控制，由此進(jìn)行LED的調(diào)光控制。S卩，若根據(jù)PWM信號使成為輸出電流ILED的基準(zhǔn)的基準(zhǔn)電流ISET為脈沖電流，則 PWM信號的占空比成為輸出電流ILED的占空比，所以可以使輸出電流ILED從其最大值(或者由控制電壓VDAC決定的電流值)看起來降低。另外，對于基于PWM信號的基準(zhǔn)電流ISET 的導(dǎo)通/截止控制單元(脈沖電流生成單元)，可以設(shè)置于電流設(shè)定部116的輸出段(恒流驅(qū)動(dòng)器117的前段)。此外，在本實(shí)施方式的半導(dǎo)體裝置10中，為了提高輸出電流ILED對PWM信號的響應(yīng)性，對于最終段的電流鏡電路，在晶體管B13、B14的柵極·源極間插入有下拉電阻 B18 (500 R Ω ])。通過插入這樣的下拉電阻Β18，可以使晶體管Β13、Β14的上升沿提前，所以可以實(shí)現(xiàn)PWM調(diào)光能力的提高(最低占空比0. 38% (150[Hz]時(shí)))。另一方面，在不使用基于PWM信號的調(diào)光功能的情況下(占空比100% )，可以將 PWM端子固定在高電平(例如定電壓VREG)。另外，在PWM端子中，優(yōu)選插入低通濾波器(截止頻率30 [kHz])。圖14A 圖14C分別是表示PWM調(diào)光控制的一例的時(shí)序圖，示出PWM信號和輸出電流ILED的相互關(guān)系。另外，圖14A示出PWM信號的頻率為150 [Hz]、占空比為0. 38 ] 的情況，圖14B示出PWM信號的頻率為150 [Hz]、占空比為50 ]的情況。此外，圖14C示出PWM信號的頻率為20 [kHz]、占空比為50 [%]的情況。另外，圖14A、圖14B、圖14C的各橫軸都是時(shí)間軸，但是各個(gè)PWM信號的頻率相差較大，所以其描寫范圍相互不同。通常，PWM 信號的頻率固定地設(shè)定為100 200[Hz]左右。下面，詳細(xì)地說明半導(dǎo)體裝置10的升壓DC/DC控制器模塊(包括輸入緩沖器106、 振蕩部107、PWM比較器108、控制邏輯部109、驅(qū)動(dòng)器110、0CP部111、比較器112、誤差放大器113以及軟啟動(dòng)部114的電路模塊)。首先，參照前面提到的圖1和圖4，詳細(xì)地說明升壓DC/DC控制器模塊的基本動(dòng)作 (升壓動(dòng)作)。晶體管Q2是根據(jù)來自SWOUT端子(23引腳)的輸出而被進(jìn)行導(dǎo)通/截止控制的 N溝道場效應(yīng)型的輸出功率晶體管。使晶體管Q2為導(dǎo)通狀態(tài)時(shí)，在線圈Ll中經(jīng)由晶體管Q2流過朝向接地端的開關(guān)電流，并蓄積其電能。另外，在晶體管Q2的導(dǎo)通期間，在輸出電容器CVOUT中已經(jīng)蓄積了電荷的情況下，在作為負(fù)載的發(fā)光二極管列(在圖4中未明示，為連接于輸出電壓VOUT的引出端與LEDl端子 LED4端子之間的LED列)中，流過來自輸出電容器CVOUT的電流。并且
13此時(shí)，二極管Dl的陽極電位經(jīng)由晶體管Q2降低到幾乎接地電位，所以二極管Dl成為反向偏置狀態(tài)，從輸出電容器CVOUT向晶體管Q2不流入電流。另一方面，在使晶體管Q2為截止?fàn)顟B(tài)時(shí)，由于在線圈Ll中產(chǎn)生的反向電壓而放出在其中蓄積的電能。此時(shí)，二極管Dl成為正向偏置狀態(tài)，所以經(jīng)由二極管Dl流動(dòng)的電流流入作為負(fù)載的LED列，并且還經(jīng)由輸出電容器CVOUT而流入接地端，成為對輸出電容器 CVOUT進(jìn)行充電。通過反復(fù)上述動(dòng)作，對作為負(fù)載的LED列供給通過輸出電容器CVOUT被升壓并且被平滑后的輸出電壓V0UT。這樣，本實(shí)施方式的半導(dǎo)體裝置10通過晶體管Q2的導(dǎo)通/截止控制而驅(qū)動(dòng)作為能量儲(chǔ)存元件的線圈Li，由此作為使電源電壓VCC升壓從而生成輸出電壓VOUT的斬波型升壓電路的一結(jié)構(gòu)要素來發(fā)揮功能。下面，詳細(xì)地說明升壓DC/DC控制器模塊的輸出反饋控制。誤差放大器113將分別施加給第1 第四反相輸入端(_)的LED端子電壓Vl V4的最低值與輸入到正相輸入端⑴的規(guī)定的LED控制電壓VLED之差分放大從而生成誤差電壓Verr。即，輸出電壓VOUT比其目標(biāo)設(shè)定值越低，誤差電壓Verr的電壓值成為越高的電平。另一方面，PWM比較器108比較分別施加給第1、第2正相輸入端(+)的誤差電壓 Verr以及上限電壓Vlmt中較小的一個(gè)、和施加給反相輸入端(-)的三角波電壓(斜坡波電壓)Vosc，由此生成與其比較結(jié)果相對應(yīng)的占空比的比較信號(PWM驅(qū)動(dòng)波形)。即，比較信號的邏輯成為若誤差電壓Verr (或上限電壓Vlmt)比三角波電壓Vosc高則為高電平，若低則為低電平。因此，穩(wěn)定動(dòng)作時(shí)的比較信號的能效(on duty)(晶體管Q2的導(dǎo)通期間占單位期間的比)根據(jù)誤差電壓Verr和三角波電壓Vosc的相對高低而發(fā)生變動(dòng)。在上述比較信號為高電平的期間，控制邏輯部109經(jīng)由驅(qū)動(dòng)器110，將SWOUT端子的端子電壓(即，晶體管Q2的柵極電壓)保持在高電平。因此，晶體管Q2成為導(dǎo)通狀態(tài)。 另一方面，在比較信號為低電平的期間，將SWOUT端子的端子電壓保持在低電平。因此，晶體管Q2成為截止?fàn)顟B(tài)。這樣，升壓DC/DC控制器模塊構(gòu)成為根據(jù)LED端子電壓Vl V4(進(jìn)而輸出電壓 V0UT)的監(jiān)控結(jié)果，進(jìn)行晶體管Q2的驅(qū)動(dòng)控制。因此，可以將輸出電壓VOUT維持在希望值。下面，說明作為負(fù)載的LED列的串聯(lián)數(shù)。如上述那樣，半導(dǎo)體裝置10的升壓DC/DC控制器模塊檢測LED列的陰極電壓(即 LED端子電壓Vl V4)，并控制施加給LED列的陽極的輸出電壓V0UT，以使陰極電壓成為 LED 控制電壓 VLED ( = 0.8 [V] (Typ.))。在PWM信號為高電平且對LED列流過輸出電流ILED時(shí)只進(jìn)行上述升壓動(dòng)作。此外，在驅(qū)動(dòng)多個(gè)LED列時(shí)，LED的正方向下降電壓VF最大的列的LED端子電壓(換言之，LED 端子電壓的最低值)被控制為與LED控制電壓VLED—致。因此，其他列的LED端子電壓成為高出正方向下降電壓VF的偏差部分的電壓。另外，對于正方向下降電壓VF的偏差容許電壓Vper ( = 3.7 [V] (Typ.))，根據(jù)短路檢測電壓VDSHT ( = 4. 5 [V] (Typ.))以及LED控制電壓VLED ( = 0.8 [V] (Typ.))利用下面的(2)式來設(shè)定。
[式2]Vper = VDSHT-VLED — (2)此外，開路/短路檢測部118中的開路檢測時(shí)，OVP部105中的過電壓檢測基準(zhǔn)電壓VDOVP ( = 2.0 [V] (Typ.))的85%被設(shè)定為觸發(fā)電壓(開路檢測電壓VD0P2 ( = 1.7 [V] (Typ.))(參照圖7和圖10)。將其換算為輸出電壓VOUT來考慮時(shí)，通常動(dòng)作時(shí)的輸出電壓 VOUT的最大值成為30. 6 [V] =36[V]X0.85。因此，LED的串聯(lián)數(shù)N被限制為比輸出電壓 VOUT的最大值30. 6 [V]除以LED —個(gè)的正方向下降電壓VF所得的值(30. 6/VF)小。下面，說明OVP部105。在OVP端子05引腳)中，輸入將輸出電壓VOUT電阻分割而得到的分壓電壓VPo對于與其進(jìn)行比較的OVP部105的過電壓檢測基準(zhǔn)電壓VD0VP， 如前所述，可以根據(jù)LED列的串聯(lián)數(shù)N和正方向下降電壓VF的偏差容許電壓Vper來適當(dāng)?shù)貨Q定。此外，在決定過電壓檢測基準(zhǔn)電壓VDOVP時(shí)，應(yīng)該還考慮開路檢測電壓VD0P2(= VDOVP X0. 85)來進(jìn)行決定。另外，OVP部105 —旦啟動(dòng)保護(hù)動(dòng)作之后，在輸出電壓VOUT降低到過電壓檢測基準(zhǔn)電壓VDOVP的77. 5%時(shí)解除其保護(hù)動(dòng)作。例如，在設(shè)電阻分割電路的電阻值為ROVPl (升壓電壓側(cè))、R0VP2(GND側(cè))的情況下，輸出電壓VOUT滿足下面的(3)式時(shí)OVP部105的保護(hù)動(dòng)作啟動(dòng)。[式3]
權(quán)利要求
1.一種LED驅(qū)動(dòng)器，其特征在于，具有升降壓DC/DC控制器模塊，其對根據(jù)輸入電壓生成輸出電壓并供給到LED的升降壓DC/ DC轉(zhuǎn)換器進(jìn)行控制；和電流驅(qū)動(dòng)器模塊，其生成上述LED的輸出電流。
2.根據(jù)權(quán)利要求1所述的LED驅(qū)動(dòng)器，其特征在于， 上述升降壓DC/DC轉(zhuǎn)換器包括第一開關(guān)，其第一端與上述輸入電壓的施加端連接；第一二極管，其陰極與上述第一開關(guān)的第二端連接，陽極與接地端連接；電感器，其第一端與上述第一開關(guān)的第二端連接；第二開關(guān)，其第一端與上述電感器的第二端連接，第二端與接地端連接；和第二二極管，其陽極與上述電感器的第二端連接，陰極與上述LED的陽極連接。
3.根據(jù)權(quán)利要求2所述的LED驅(qū)動(dòng)器，其特征在于， 上述升降壓DC/DC控制器模塊包括誤差放大器，其放大上述LED的陰極電壓和規(guī)定的LED控制電壓的差分，生成誤差電壓；斜坡電壓生成部，其生成斜坡電壓；PWM比較器，其比較上述誤差電壓和上述斜坡電壓，生成比較信號； 驅(qū)動(dòng)器控制部，其基于上述比較信號生成驅(qū)動(dòng)信號； 第一驅(qū)動(dòng)器，其基于上述驅(qū)動(dòng)信號使上述第一開關(guān)接通/斷開；和第二驅(qū)動(dòng)器，其基于上述驅(qū)動(dòng)信號使上述第二開關(guān)接通/斷開。
4.根據(jù)權(quán)利要求3所述的LED驅(qū)動(dòng)器，其特征在于，上述斜坡電壓生成部，輸出規(guī)定頻率的三角波電壓與流過上述第一開關(guān)的電流所對應(yīng)的電流檢測電壓的相加電壓作為上述斜坡電壓。
5.根據(jù)權(quán)利要求3或4所述的LED驅(qū)動(dòng)器，其特征在于，上述升降壓DC/DC控制器模塊還包括第三開關(guān)，該第三開關(guān)基于上述驅(qū)動(dòng)信號互補(bǔ)地使上述第一開關(guān)以及上述第二開關(guān)接通/斷開。
6.根據(jù)權(quán)利要求1 5中任一項(xiàng)所述的LED驅(qū)動(dòng)器，其特征在于， 上述電流驅(qū)動(dòng)器模塊包括電流設(shè)定部，其生成基準(zhǔn)電流；和恒流驅(qū)動(dòng)器，其按照上述基準(zhǔn)電流生成上述輸出電流。
7.根據(jù)權(quán)利要求6所述的LED驅(qū)動(dòng)器，其特征在于，上述電流設(shè)定部，將與上述基準(zhǔn)電流對應(yīng)的基準(zhǔn)電壓輸出到上述恒流驅(qū)動(dòng)器， 上述恒流驅(qū)動(dòng)器，基于上述基準(zhǔn)電壓反復(fù)電壓/電流變換和電流/電壓變換，并生成上述輸出電流。
8.根據(jù)權(quán)利要求7所述的LED驅(qū)動(dòng)器，其特征在于，上述恒流驅(qū)動(dòng)器，包括能修整的多個(gè)電阻，以便進(jìn)行上述電壓/電流變換和上述電流/ 電壓變換。
9.根據(jù)權(quán)利要求8所述的LED驅(qū)動(dòng)器，其特征在于， 上述多個(gè)電阻中成對的電阻被布局成鋸齒狀。
10.根據(jù)權(quán)利要求6所述的LED驅(qū)動(dòng)器，其特征在于，上述電流設(shè)定部基于從外部輸入的控制電壓和在內(nèi)部預(yù)先設(shè)定的恒定電壓中任一較低一方的電壓值設(shè)定上述基準(zhǔn)電流。
全文摘要
本發(fā)明涉及的驅(qū)動(dòng)裝置構(gòu)成為具有第一晶體管(B13)，其一個(gè)端子輸入脈沖狀電流，并且所述一個(gè)端子與控制端子連接；和第二晶體管(B14)，其一個(gè)端子至少連接一個(gè)負(fù)載，另一個(gè)端子與第一晶體管(B13)的另一個(gè)端子一起連接于基準(zhǔn)電位，控制端子連接于第一晶體管(B13)的控制端子；在第一晶體管(B13)的控制端子和第一晶體管(B13)的另一個(gè)端子之間，連接電阻元件。
文檔編號H05B37/02GK102306482SQ20111022556
公開日2012年1月4日 申請日期2008年8月8日 優(yōu)先權(quán)日2007年8月10日
發(fā)明者川田真司, 梶原洋一 申請人:羅姆股份有限公司