第三溝槽103電連接芯片單元區(qū)域I的第一半導(dǎo)體層110。
[0116]需要特別說明的是，本實(shí)施例中，當(dāng)提到第一側(cè)邊上的結(jié)構(gòu)時(shí)，所述結(jié)構(gòu)位于所述第一側(cè)邊的相應(yīng)芯片單元區(qū)域內(nèi)，當(dāng)提到第二側(cè)邊上的結(jié)構(gòu)時(shí)，所述結(jié)構(gòu)位于所述第二側(cè)邊的相應(yīng)芯片單元區(qū)域內(nèi)。
[0117]本實(shí)施例中，各圖所示左側(cè)邊為第一側(cè)邊，右側(cè)邊為第二側(cè)邊。
[0118]本實(shí)施例中，位于第一側(cè)邊的互聯(lián)電極電連接位于第一側(cè)邊的第一半導(dǎo)體層110。
[0119]需要說明的是，在本發(fā)明的其它實(shí)施例中，也可以設(shè)置位于第二側(cè)邊的互聯(lián)電極電連接位于第二側(cè)邊的第一半導(dǎo)體層110，從而保證各個(gè)芯片單元區(qū)域后續(xù)形成的各芯片單元串聯(lián)連接。
[0120]本實(shí)施例中，各互聯(lián)電極的材料均可以為Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一種或多種。各互聯(lián)電極均可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)。
[0121]本實(shí)施例中，互聯(lián)電極可以采用蒸鍍的方法形成，例如化學(xué)氣相蒸鍍方法。
[0122]需要特別說明的是，本實(shí)施例所提供的制造方法還包括:在形成各互聯(lián)電極時(shí)，同時(shí)形成填平電極150t。填平電極150t可以采用與各互聯(lián)電極完全相同的材料和工藝步驟同時(shí)形成。但是填平電極150t并不參考導(dǎo)電連接，而是僅與各互聯(lián)電極位于同一層的填平結(jié)構(gòu)。例如本實(shí)施例中，填平電極150t填充了芯片單元區(qū)域IV內(nèi)的第四溝槽104。如果未形成填平電極150t，圖10中現(xiàn)在顯示為填平電極150t的部分會(huì)變成空缺，而這一空缺會(huì)導(dǎo)致各種問題的出現(xiàn)。例如本不應(yīng)該相連的結(jié)構(gòu)變成了連接結(jié)構(gòu)，本應(yīng)該形成溝槽的結(jié)構(gòu)無法形成溝槽結(jié)構(gòu)等等，有時(shí)還會(huì)出現(xiàn)結(jié)構(gòu)無法緊密配合，出現(xiàn)缺失部分。因此，需要形成此填平電極150t，進(jìn)而保證芯片結(jié)構(gòu)緊密完整。
[0123]從圖10可知，填平電極150t位于第二側(cè)邊。這是因?yàn)椋緦?shí)施例后續(xù)形成的外延電極190(請(qǐng)參考圖19)設(shè)計(jì)為位于第一側(cè)邊(即左側(cè)邊)，為了使各互聯(lián)電極參與導(dǎo)電連接結(jié)構(gòu)，且填平電極150t不參與導(dǎo)電連接結(jié)構(gòu)，需要使填平電極150t位于第二側(cè)邊，且位于第二側(cè)邊的最外邊緣。
[0124]需要說明的是，當(dāng)外延電極190位于第二側(cè)邊時(shí)，填平電極150t位于第一側(cè)邊的最外邊緣。
[0125]本實(shí)施例中，填平電極150t的材料同樣可以為Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一種或多種。填平電極150t同樣可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)。
[0126]請(qǐng)結(jié)合參考圖11和圖12，形成第二絕緣層160覆蓋所述互聯(lián)電極并填充第五溝槽105。
[0127]并且如圖11和圖12所示，在第二絕緣層160形成第六溝槽106，第六溝槽106暴露位于所述第一側(cè)邊的互聯(lián)電極150a。
[0128]圖11和圖12顯示的是相同結(jié)構(gòu)的不同視圖。其中，圖11為俯視圖，圖12為圖11沿FF雙點(diǎn)劃線切割得到的剖視圖。
[0129]本實(shí)施例中，具有三個(gè)第六溝槽106。第六溝槽106的俯視形狀可以為圖11所示的圓形，也可以是矩形或者其它形狀。第六溝槽106的個(gè)數(shù)可以是圖11所示的三個(gè)，也可以是一個(gè)、兩個(gè)或四個(gè)以上。第六溝槽106需要暴露第一側(cè)邊的互聯(lián)電極表面，并且防止暴露其它結(jié)構(gòu)。
[0130]需要說明的是，在其它實(shí)施例中，第六溝槽106也可以暴露位于第二側(cè)邊的互聯(lián)電極。但是，無論何種情況，第六溝槽106僅暴露其中一個(gè)互聯(lián)電極。并且，這個(gè)互聯(lián)電極位于第一側(cè)邊或者第二側(cè)邊的芯片單元區(qū)域，而不是位于其它芯片單元區(qū)域的互聯(lián)電極。具體到圖12中，第六溝槽106僅暴露互聯(lián)電極150a，而不會(huì)是暴露其它互聯(lián)電極。
[0131]本實(shí)施例中，第二絕緣層160的材料可以為Si02、SiN, S1N、Al2O3和T12中的任意一種或多種。第二絕緣層160可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)。
[0132]請(qǐng)結(jié)合參考圖13和圖14，形成第二電極170，第二電極170覆蓋第二絕緣層160并填充第六溝槽106。
[0133]圖13和圖14顯示的是相同結(jié)構(gòu)的不同視圖。其中，圖13為俯視圖，圖14為圖13沿GG雙點(diǎn)劃線切割得到的剖視圖。
[0134]本實(shí)施例中，第二電極170整面覆蓋第二絕緣層160并填充第六溝槽106，因此，根據(jù)第二電極170材料的不同，第二電極170可以與其它層結(jié)構(gòu)構(gòu)成不同的光學(xué)結(jié)構(gòu)，例如構(gòu)成全角反射鏡(Omn1-Direct1nal Reflector，0DR)和分散式布拉格反射鏡(distributedbrag reflectors, DBR)等。
[0135]本實(shí)施例中，第二電極170的材料可以為Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一種或多種。第二電極170可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)。
[0136]請(qǐng)參考圖15，在第二電極170上形成導(dǎo)電基板180。
[0137]本實(shí)施例中，可以利用鍵合或其它技術(shù)將第二電極170連接到導(dǎo)電基板180之上，導(dǎo)電基板180可以是金屬板之類的導(dǎo)電材料，導(dǎo)電基板180可以為導(dǎo)電導(dǎo)熱型基板。第二電極170連接導(dǎo)電基板180后，導(dǎo)電基板180將與第二電極170導(dǎo)通，即此時(shí)導(dǎo)電基板180可以作為倒裝LED芯片的P電極。
[0138]本實(shí)施例中，導(dǎo)電基板180可以具體為導(dǎo)電導(dǎo)熱型基板，可以是硅、金屬板之類的導(dǎo)電材料。
[0139]請(qǐng)參考圖16，將外延疊層與襯底100分離以暴露第一半導(dǎo)體層110的出光面。
[0140]本實(shí)施例中，將襯底100與外延疊層剝離可以包括:采用化學(xué)蝕刻、機(jī)械分割或者激光方法將襯底100與外延疊層剝離。第一半導(dǎo)體層110與襯底100分離后暴露的面為出光面。
[0141]請(qǐng)參考圖17，在暴露第一半導(dǎo)體層110的出光面后，且在刻蝕第一半導(dǎo)體層110的出光面前，對(duì)第一半導(dǎo)體層110的出光面進(jìn)行清潔處理和表面粗糙處理(Surfaceroughing)的至少一種處理。
[0142]本實(shí)施例中，清潔處理可以采用干刻、濕刻或其組合的方法，對(duì)第一半導(dǎo)體層110表面進(jìn)行清潔。
[0143]本實(shí)施例中，表面粗糙處理，可以做出具有小凸起111的粗糙表面形態(tài)。并在表面粗糙處理后，再對(duì)出光面進(jìn)行清潔。所述表面粗糙處理目的是破壞光在出光面與空氣界面的全反射，增加光的出射效率，提高芯片的光提取效率。提高出光效率的方法是將LED芯片做成倒金字塔形或錐形等。當(dāng)制作成倒金字塔(Truncated Inverted Pyramid, TIP)形狀(側(cè)面與垂直方向成一定角度)時(shí)，芯片的四個(gè)側(cè)面不再是相互平行，可以使得射到芯片側(cè)面的光，經(jīng)側(cè)面的反射到頂面，以小于全反射臨界角的角度出射；同時(shí)，射到頂面大于全反射臨界角的光可以從側(cè)面出射，從而大大提高了芯片的出光效率。因此，圖11中將芯片表面粗糙處理成倒金字塔形狀的小凸起111。
[0144]需要說明的是，所述清潔處理和表面粗糙處理能夠提高倒裝LED芯片的性能，例如提高出光效率等性能。但在本發(fā)明的其它實(shí)施例中，可以選擇對(duì)第一半導(dǎo)體層110的出光面進(jìn)行清潔處理和表面粗糙處理的一種處理，也可以不必進(jìn)行清潔處理和表面粗糙處理。
[0145]請(qǐng)參考圖18，刻蝕第一半導(dǎo)體層110直至形成第七溝槽107，位于不同芯片單元區(qū)域的第一半導(dǎo)體層110、量子阱層和第二半導(dǎo)體層120被第七溝槽107絕緣分隔。
[0146]本實(shí)施例中，可以利用掩膜(未示出)對(duì)第一半導(dǎo)體層110進(jìn)行選擇性刻蝕，形成第七溝槽107。
[0147]圖18顯示，相鄰芯片單元區(qū)域之間的分隔點(diǎn)劃線(未標(biāo)注)位于第七溝槽107中，因此，當(dāng)?shù)谄邷喜?07貫穿第一半導(dǎo)體層110、量子阱層和第二半導(dǎo)體層120時(shí)，就能夠絕緣分隔位于不同芯片單元區(qū)域的第一半導(dǎo)體層110、量子阱層和第二半導(dǎo)體層120。
[0148]請(qǐng)參考圖19，刻蝕第一半導(dǎo)體層110直至形成第八溝槽108。本實(shí)施例中，由于第六溝槽106暴露位于第一側(cè)邊的互聯(lián)電極150a，且互聯(lián)電極150a電連接第一側(cè)邊的第一半導(dǎo)體襯底110，因此，第八溝槽108暴露位于第二側(cè)邊的第一電極130。
[0149]在其它實(shí)施例中，如果第六溝槽暴露位于第一側(cè)邊的互聯(lián)電極，而第一側(cè)邊的互聯(lián)電極電連接第一側(cè)邊的第一電極時(shí)，第八溝槽暴露位于第二側(cè)邊的互聯(lián)電極。
[0150]在其它實(shí)施例中，當(dāng)?shù)诹鶞喜郾┞段挥诘诙?cè)邊的互聯(lián)電極，且位于第二側(cè)邊的互聯(lián)電極電連接位于第二側(cè)邊的第一半導(dǎo)體層時(shí)，第八溝槽暴露位于第一側(cè)邊的第一電極；
[0151]在其它實(shí)施例中，當(dāng)?shù)诹鶞喜郾┞段挥诘诙?cè)邊的互聯(lián)電極，且位于第二側(cè)邊的互聯(lián)電極電連接位于第二側(cè)邊的第一電極時(shí)，第八溝槽暴露位于第一側(cè)邊的互聯(lián)電極。
[0152]本實(shí)施例中，第八溝槽108可以采用與第七溝槽107相同的工藝形成。第八溝槽108暴露相應(yīng)的互聯(lián)電極或第一電極130，以便后續(xù)進(jìn)行封裝。
[0153]請(qǐng)參考圖20，在第八溝槽108暴露的第一電極130表面形成外延電極190。
[0154]在其它實(shí)施例中，當(dāng)所述第八溝槽暴露的是所述互聯(lián)電極時(shí)，在所述第八溝槽暴露的所述互聯(lián)電極表面形成外延電極。
[0155]本實(shí)施例中，外延電極190的形成過程可以為:在位置進(jìn)行新的電極材料蒸鍍，以在表面形成外延電極190。
[0156]需要說明的是，在本發(fā)明其它實(shí)施例中，在形成外延電極190形成之后，還可以在LED芯片出光面選擇性地制作一層鈍化膜。在本發(fā)明其它實(shí)施例中，也可以不必形成外延電極190，而直接在暴露第一電極130或互聯(lián)電極后，后續(xù)封裝過程中采用打線方法將暴露的第一電極130或互聯(lián)電極焊接相應(yīng)導(dǎo)線。
[0157]本實(shí)施例所提供的高壓倒裝LED芯片的制造方法中，通過在襯底100上沉積包括第一半導(dǎo)體層110、所述量子阱層和第二半導(dǎo)體層120的外延疊層。此后刻蝕外延疊層，直至在每個(gè)所述芯片單元區(qū)域形成至少一個(gè)第一溝槽101。第一溝槽101底部暴露第一半導(dǎo)體層110。每個(gè)所述芯片單元區(qū)域剩余的外延疊層保留為所述Mesa平臺(tái)。并在所述Mesa平臺(tái)上形成第一電極130。相鄰所述芯片單元區(qū)域的第一電極130之間具有第二溝槽102。再形成第一絕緣層140，第一絕緣層140覆蓋所述Mesa平臺(tái)和第一電極130。同時(shí)第一絕緣層140填充第二溝槽102并部分填充第一溝槽101，剩余第一溝槽101保留為第三溝槽103。然后刻蝕第一絕緣層140，直至形成暴露第一電極130表面的至少一個(gè)第四溝槽104。之后形成各互聯(lián)電極(包括互聯(lián)電極150a、互聯(lián)電極150b、互聯(lián)電極150c和互聯(lián)電極150d)。各互聯(lián)電極填充第三溝槽103和第四溝槽104。相鄰各互聯(lián)電極之間具有第五溝槽105。相鄰芯片單元區(qū)域之間，各互聯(lián)電極串聯(lián)其中一個(gè)所述芯片單元區(qū)域的第一電極130和另一個(gè)芯片單元區(qū)域的第一半導(dǎo)體層110。由于各互聯(lián)電極自身的厚度可以較大，并且各互聯(lián)電極填充第三溝槽103和第四溝槽104的部分寬度也可以較大，因此各互聯(lián)電極不易斷裂。各互聯(lián)電極可以實(shí)現(xiàn)以下結(jié)構(gòu):相鄰芯片單元區(qū)域之間，各互聯(lián)電極串聯(lián)其中一個(gè)所述芯片單元區(qū)域的第一電極130和另一個(gè)芯片單元區(qū)域的第一半導(dǎo)體層110，因此，所述高壓倒裝LED芯片的制造方法能夠通過形成各互聯(lián)電極而達(dá)到電連接不同芯片單元的目的，從而不必使用細(xì)金屬橋接的結(jié)構(gòu)，從而能夠有效防止不同芯片單元之間導(dǎo)電結(jié)構(gòu)斷路現(xiàn)象，提尚封裝良率。
[0158]同時(shí)，本實(shí)施例采用整面的第二電極170與導(dǎo)電基板180連接的結(jié)構(gòu)作為其中一個(gè)電連接端面，不僅提高導(dǎo)電性能，而且提高散熱性能，同時(shí)進(jìn)一步降低封裝難度，提高封裝良率。
[0159]本發(fā)明實(shí)施例還提供了一種高壓倒裝LED芯片，所述高壓倒裝LED芯片可以采用上述實(shí)施例所提供的制造方法形成，因此，所述高壓倒裝LED芯片可以參考上述實(shí)施例相應(yīng)內(nèi)容，并可以結(jié)合參考圖1至圖20。
[0160]具體的，所述高壓倒裝LED芯片包括四個(gè)的芯片單元區(qū)域。每個(gè)芯片單元區(qū)域包括所述Mesa平臺(tái)，所述Mesa平臺(tái)包括第一半導(dǎo)體層110、量子阱層和第二半導(dǎo)體層120，每個(gè)芯片單元區(qū)域的Mesa具有第一溝槽101。所述高壓倒裝LED芯片還包括位于所述Mesa平臺(tái)上的第一電極130，相鄰第一電極130之間具有第二溝槽102。所述高壓倒裝LED芯片還包括覆蓋所述Mesa平臺(tái)和第一電極130的第一絕緣層140，第一絕緣層140填充第二溝槽102并