基礎(chǔ)，利用倒裝LED芯片串聯(lián)而成的高壓倒裝產(chǎn)品在保證高的單位面積光效的同時(shí)，更有利于大幅降低其驅(qū)動(dòng)器成本，成為L(zhǎng)ED芯片發(fā)展的未來趨勢(shì)。
[0077]然而，由于現(xiàn)有高壓倒裝LED芯片的P、N電極通常在芯片的同側(cè)，它對(duì)封裝技術(shù)的要求相對(duì)較高，容易造成封裝良率的損失。更加重要的是，現(xiàn)有高壓LED芯片通常采用細(xì)金屬線在不同芯片單元間進(jìn)行橋接，金屬電極需要覆蓋在凹槽結(jié)構(gòu)的側(cè)壁表面和凸起結(jié)構(gòu)的外表面，請(qǐng)參考公開號(hào)為CN104134744A的中國(guó)發(fā)明專利申請(qǐng)。這種互聯(lián)方法細(xì)金屬線在拐角和臺(tái)階處容易斷開，造成斷路，進(jìn)而導(dǎo)致LED芯片的死燈現(xiàn)象。同時(shí)，采用細(xì)金屬線橋接的工藝要求較高，良率易損失。雖然已經(jīng)提出一些解決方案在一定程度解決了封裝問題，但現(xiàn)有方案的原理未發(fā)生改變，最終封裝接觸點(diǎn)依舊比較小，在焊接對(duì)準(zhǔn)難度大。
[0078]為此，本發(fā)明提供一種新的高壓倒裝LED芯片及其形成方法。所述高壓倒裝LED芯片通過形成互聯(lián)電極達(dá)到串聯(lián)相鄰芯片單元區(qū)域的作用，從而不必使用細(xì)金屬線橋接的方法串聯(lián)相鄰芯片單元區(qū)域，提高了高壓倒裝LED芯片的結(jié)構(gòu)性能和封裝良率。
[0079]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0080]本發(fā)明實(shí)施例提供一種高壓倒裝LED芯片的制造方法，請(qǐng)結(jié)合參考圖1至圖20。
[0081]請(qǐng)結(jié)合參考圖1和圖2，提供圖2所示襯底100，襯底100具有四個(gè)的芯片單元區(qū)域，它們從左側(cè)至右側(cè)分別為芯片單元區(qū)域1、芯片單元區(qū)域I1、芯片單元區(qū)域III和芯片單元區(qū)域IV。并且，在襯底100上沉積外延疊層，外延疊層包括第一半導(dǎo)體層110、量子阱層(未示出)和第二半導(dǎo)體層120。
[0082]圖1和圖2顯示的是相同結(jié)構(gòu)的不同視圖。其中，圖1為俯視圖，圖2為圖1沿AA雙點(diǎn)劃線切割得到的剖視圖。
[0083]圖1和圖2用五條點(diǎn)劃線將襯底100具有的四個(gè)芯片單元區(qū)域劃分顯示，并且對(duì)各芯片單元區(qū)域進(jìn)行了標(biāo)注，分別標(biāo)注為芯片單元區(qū)域1、芯片單元區(qū)域I1、芯片單元區(qū)域III和芯片單元區(qū)域IV，從而表面兩條點(diǎn)劃線之間的襯底100包括一個(gè)芯片單元區(qū)域。然而，為了方便后續(xù)結(jié)構(gòu)的顯示和標(biāo)注，圖3至圖20中，不再顯示各個(gè)芯片單元區(qū)域的標(biāo)注，而僅以三條點(diǎn)劃線將不同芯片單元區(qū)域加以區(qū)分。而當(dāng)其它附圖對(duì)應(yīng)內(nèi)容提及各芯片單元區(qū)域的標(biāo)注時(shí)，請(qǐng)結(jié)合參考圖1和圖2，在此一并說明。
[0084]需要說明的是，在本發(fā)明的其它實(shí)施例中，襯底100可以具有兩個(gè)、三個(gè)或者五個(gè)以上的芯片單元區(qū)域，本發(fā)明對(duì)此不作限定。
[0085]本實(shí)施例中，襯底100可以為藍(lán)寶石(Al2O3)襯底。在本發(fā)明的其它實(shí)施例中，根據(jù)工藝需要，也可以選用其他適用于LED芯片制造的襯底，例如用尖晶石(MgAl2O4)、SiC、ZnS、ZnO或GaAs等制造的襯底。
[0086]本實(shí)施例中，第一半導(dǎo)體層110為N型半導(dǎo)體層且第二半導(dǎo)體層120為P型半導(dǎo)體層。第一半導(dǎo)體層110可以為N型摻雜的GaN膜。GaN膜的N型摻雜濃度可以為5E17cnT3?lE19cm_3。第二半導(dǎo)體層120可以為P型摻雜的GaN膜。第二半導(dǎo)體層120生長(zhǎng)在量子阱層上。可以通過對(duì)半導(dǎo)體層進(jìn)行摻雜，以形成第二半導(dǎo)體層120。并且，可以通過摻雜提高空穴濃度，改善第二半導(dǎo)體層120的導(dǎo)電性，從而獲得了高質(zhì)量的第二半導(dǎo)體層120，提高LED芯片結(jié)構(gòu)質(zhì)量。
[0087]需要說明的是，在本發(fā)明的其它實(shí)施例中，第一半導(dǎo)體層110也可以為P型半導(dǎo)體層，例如P型摻雜的GaN膜。此時(shí)第二半導(dǎo)體層120為N型半導(dǎo)體層，例如N型摻雜的GaN膜。當(dāng)?shù)谝话雽?dǎo)體層110為P型半導(dǎo)體層且第二半導(dǎo)體層120為N型半導(dǎo)體層時(shí)，襯底100可以選用適于第一半導(dǎo)體層110生長(zhǎng)的材料來制作。
[0088]本實(shí)施例中，所述量子阱層未示出。所述量子阱層通常又可以表示為MQff(multiple quantum well)有源層，也稱多量子講層。所述量子講層可以通過生成含In的窄禁帶寬度氮化物膜(未示出)和寬禁帶寬度的氮化物膜(未示出)，且讓窄禁帶寬度的氮化物膜和寬禁帶寬度的氮化物膜交替排列，形成所述量子阱層。其中，含In的窄禁帶寬度氮化物膜可以為InGaN膜，形成溫度可以為700°C?900°C。寬禁帶寬度的氮化物膜可以為GaN膜，形成溫度可以為700 0C?900 °C。
[0089]請(qǐng)結(jié)合參考圖3和圖4，刻蝕所述外延疊層，直至在每個(gè)芯片單元區(qū)域形成至少一個(gè)第一溝槽101，第一溝槽101底部暴露第一半導(dǎo)體層110，每個(gè)芯片單元區(qū)域剩余的所述外延疊層保留為Mesa平臺(tái)。
[0090]圖3和圖4顯示的是相同結(jié)構(gòu)的不同視圖。其中，圖3為俯視圖，圖4為圖3沿BB雙點(diǎn)劃線切割得到的剖視圖。
[0091]本實(shí)施例中，第一溝槽101的俯視形狀為矩形，這種規(guī)則的形狀有利于后續(xù)結(jié)構(gòu)的形成。并且，為了方便后續(xù)結(jié)構(gòu)的形成，不同芯片單元區(qū)域內(nèi)的第一溝槽101可以制作成相同尺寸和形狀。但是，在本發(fā)明的其它實(shí)施例中，第一溝槽101的俯視形狀可以為其它形狀，例如為橢圓形或者不規(guī)則形狀。并且，每個(gè)芯片單元區(qū)域內(nèi)，第一溝槽101的個(gè)數(shù)也可以是一個(gè)或多個(gè)。即第一溝槽101的個(gè)數(shù)可以是任意的，而第一溝槽101的俯視形狀可以是多種多樣的。
[0092]圖4顯示了第一溝槽101貫穿第二半導(dǎo)體層120，但未貫穿第一半導(dǎo)體層110。而未顯示的量子阱層通常也被第一溝槽101貫穿，從而使第一溝槽101暴露第一半導(dǎo)體層110表面。并且，為了保證第一溝槽101暴露第一半導(dǎo)體層110表面，通常需要保證一定的過刻蝕作用，即通常第一溝槽101的底部會(huì)延伸至第一半導(dǎo)體層110內(nèi)。
[0093]本實(shí)施例中，所述Mesa平臺(tái)為所述外延疊層被刻蝕形成第一溝槽101后的剩余部分，同時(shí)第一溝槽101底部暴露出第一半導(dǎo)體層110。為方便描述，規(guī)定位于第一溝槽101底部暴露的第一半導(dǎo)體層110不屬于所述Mesa平臺(tái)。
[0094]本實(shí)施例中，第一溝槽101可以采用BC13、Cl2或Ar等氣體在等離子體狀態(tài)下，選擇性刻蝕所述量子阱層和第二半導(dǎo)體層120，直到露出第一半導(dǎo)體層110，從而形成所述Mesa平臺(tái)和第一溝槽101。
[0095]本實(shí)施例中，通過上述選擇性刻蝕作用形成的所述Mesa平臺(tái)，通常具有傾斜的側(cè)壁，即側(cè)壁的底角為銳角而頂角為鈍角(需要說明的是，圖4中為方便，顯示側(cè)壁的底角和頂角均顯示為直角)。這種傾斜側(cè)壁有利用后續(xù)結(jié)構(gòu)的填充。
[0096]請(qǐng)結(jié)合參考圖5和圖6，在所述Mesa平臺(tái)上形成第一電極130，相鄰芯片單元區(qū)域的第一電極130之間具有第二溝槽102。
[0097]圖5和圖6顯示的是相同結(jié)構(gòu)的不同視圖。其中，圖5為俯視圖，圖6為圖5沿CC雙點(diǎn)劃線切割得到的剖視圖。
[0098]本實(shí)施例中，第一電極130的材料為Ag、Al、Rh、Cr、Pt、Au、Ti和Ni的任意一種或多種。第一電極130可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)。
[0099]圖6顯示同一個(gè)芯片單元區(qū)域具有相互獨(dú)立的兩部分第一電極130，但參考圖5可知，事實(shí)上這兩部分第一電極130是一個(gè)矩形環(huán)的結(jié)構(gòu)被CC雙點(diǎn)劃線切割后得到的剖視圖。也就是說，圖6顯不相互獨(dú)立的兩部分第一電極130，實(shí)際上是同一個(gè)第一電極130兩個(gè)部分的截面。
[0100]需要說明的是，前面提到第一溝槽101的俯視形狀可以多種多樣，個(gè)數(shù)可以任意，而在形成第一電極130時(shí)，第一電極130形成在這些第一溝槽101周邊的所述Mesa平臺(tái)上，從而形成各種包圍結(jié)構(gòu)。此時(shí)，第一電極130并不形成在第一溝槽101內(nèi)。
[0101]本實(shí)施例中，相鄰芯片單元區(qū)域之間的分隔點(diǎn)劃線(未標(biāo)注)穿過各個(gè)第二溝槽102，即相鄰芯片單元區(qū)域的交界處位于第二溝槽102內(nèi)。
[0102]請(qǐng)結(jié)合參考圖7和圖8，形成第一絕緣層140，第一絕緣層140覆蓋所述Mesa平臺(tái)和第一電極130，同時(shí)第一絕緣層140填充第二溝槽102并部分填充第一溝槽101，剩余第一溝槽101保留為第三溝槽103。
[0103]并且，如圖7和圖8所示，刻蝕第一絕緣層140，直至形成暴露第一電極130表面的至少一個(gè)第四溝槽104。
[0104]圖7和圖8顯示的是相同結(jié)構(gòu)的不同視圖。其中，圖7為俯視圖，圖8為圖7沿DD雙點(diǎn)劃線切割得到的剖視圖。
[0105]本實(shí)施例中，第一絕緣層140的材料可以為Si02、SiN, S1N, Al2O3和T12中的任意一種或多種。第一絕緣層140可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)。
[0106]本實(shí)施例中，第一絕緣層140上形成的第四溝槽104的俯視形狀和個(gè)數(shù)也可以根據(jù)需要進(jìn)行相應(yīng)的調(diào)整。具體第四溝槽104的俯視形狀可以為圖7所示的圓形，也可以是矩形或者其它形狀。第四溝槽104的個(gè)數(shù)可以是圖7所示的三個(gè)，也可以是一個(gè)、兩個(gè)或四個(gè)以上。每個(gè)芯片單元區(qū)域內(nèi)的第四溝槽104需要暴露此芯片單元區(qū)域內(nèi)的第一電極130表面，并且防止暴露其它結(jié)構(gòu)。
[0107]本實(shí)施例中，第一溝槽101被部分填充之后，剩余第一溝槽101保留為第三溝槽103，并且第三溝槽103的寬度需要進(jìn)行控制，以保證后續(xù)導(dǎo)電材料能夠良好地填充第三溝槽103。具體第三溝槽103的各尺寸可以根據(jù)倒裝LED芯片的大小進(jìn)行相應(yīng)地調(diào)節(jié)。
[0108]本實(shí)施例中，為了使第一絕緣層140能夠部分填充第一溝槽101，并且使第一溝槽101有部分保留為第三溝槽103，可以采用以下方式進(jìn)行:在形成第一絕緣層140過程中，先全部填充第一溝槽101，然后在刻蝕形成第四溝槽104時(shí)，同時(shí)對(duì)原來第一溝槽101所在的部分位置進(jìn)行刻蝕，從而在形成第四溝槽104的同時(shí)，形成第三溝槽103，即被全部填充后的第一溝槽101被重新部分打開，保留為第三溝槽103。
[0109]需要說明的是，雖然第四溝槽104和第三溝槽103的深度不同(從圖8可以看到，第三溝槽103的深度大于第四溝槽104)，但是，由于第四溝槽104底部為金屬，而此刻蝕過程可以采用對(duì)金屬和絕緣材料選擇比很高的刻蝕工藝進(jìn)行，因此，能夠保證在第四溝槽104形成后，繼續(xù)刻蝕一段時(shí)間，從而形成第三溝槽103，并且不會(huì)對(duì)第一電極130的功能造成不利影響。
[0110]請(qǐng)結(jié)合參考圖9和圖10，形成互聯(lián)電極，由于具有四個(gè)芯片單元區(qū)域，因此具體形成了四個(gè)互聯(lián)電極。圖9和圖10從左到右分別顯示為互聯(lián)電極150a、互聯(lián)電極150b、互聯(lián)電極150c和互聯(lián)電極150d。
[0111]本實(shí)施例中，相鄰所述互聯(lián)電極之間具有第五溝槽105，通過第五溝槽105，各個(gè)互聯(lián)電極之間相互絕緣。
[0112]本實(shí)施例中，所述互聯(lián)電極填充第三溝槽103和第四溝槽104。具體的，互聯(lián)電極150a填充芯片單元區(qū)域I內(nèi)的第三溝槽103，互聯(lián)電極150b填充芯片單元區(qū)域I內(nèi)的第四溝槽104和芯片單元區(qū)域II內(nèi)的第三溝槽103，互聯(lián)電極150c填充芯片單元區(qū)域II內(nèi)的第四溝槽104和芯片單元區(qū)域III內(nèi)的第三溝槽103，互聯(lián)電極150d填充芯片單元區(qū)域III內(nèi)的第四溝槽104和芯片單元區(qū)域IV內(nèi)的第三溝槽103。也就是說，本實(shí)施例中，位于相鄰兩個(gè)芯片單元區(qū)域的所述互聯(lián)電極填充其中一個(gè)芯片單元區(qū)域的第三溝槽103和另一個(gè)芯片單元區(qū)域的第四溝槽104，從而通過所述互聯(lián)電極，串聯(lián)其中一個(gè)芯片單元區(qū)域的第一電極130和另一個(gè)芯片單元區(qū)域的第一半導(dǎo)體層110。通過所述互聯(lián)電極，在本實(shí)施例最終形成的尚壓倒閉LED芯片中，各芯片單兀區(qū)域串聯(lián)在一起，亦即各芯片單兀串聯(lián)在一起。
[0113]圖9和圖10顯示的是相同結(jié)構(gòu)的不同視圖。其中，圖9為俯視圖，圖10為圖9沿EE雙點(diǎn)劃線切割得到的剖視圖。
[0114]從圖10中看到，互聯(lián)電極150b串聯(lián)芯片單元區(qū)域I的第一電極130和芯片單元區(qū)域II的第一半導(dǎo)體層110，互聯(lián)電極150c串聯(lián)芯片單元區(qū)域II的第一電極130和芯片單元區(qū)域III的第一半導(dǎo)體層110，互聯(lián)電極150d串聯(lián)芯片單元區(qū)域III的第一電極130和芯片單元區(qū)域IV的第一半導(dǎo)體層110。也就是說，每個(gè)互聯(lián)電極串聯(lián)相鄰兩個(gè)芯片單元區(qū)域的相應(yīng)導(dǎo)電結(jié)構(gòu)。
[0115]前面已經(jīng)提到，本實(shí)施例還設(shè)置互聯(lián)電極150a，互聯(lián)電極150a用于與后續(xù)形成的第二電極170電連接，并且互聯(lián)電極150a通過芯片單元區(qū)域I內(nèi)的