專利名稱：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元電容器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及能防止多晶硅存儲(chǔ)節(jié)點(diǎn)的過腐蝕的DRAM單元電容器的制造方法。
隨著近來DRAM集成密度的增加，DRAM單元的電容器占據(jù)的單元尺寸和面積分別趨于減小。為了將這種電容器的電容值保持在允許值，使用了堆疊的電容器，是由于它能夠在其中提供大的電容器面積，并且能夠減小DRAM單元之間的干擾。


圖1A到1C示出了現(xiàn)有技術(shù)DRAM單元電容器制造方法的工藝步驟的流程圖。圖1A剖面地示出了已進(jìn)行了幾個(gè)工藝步驟的部分半導(dǎo)體襯底10。首先，在半導(dǎo)體襯底10上形成器件隔離層12，限定出有源和無源區(qū)。在半導(dǎo)體襯底10上形成柵電極結(jié)構(gòu)14。柵電極結(jié)構(gòu)14由柵氧化層、柵電極和鈍化層構(gòu)成。在半導(dǎo)體襯底10內(nèi)形成源/漏區(qū)16，與柵電極結(jié)構(gòu)14相鄰。在包括柵電極結(jié)構(gòu)14的半導(dǎo)體襯底10上形成氧化層18。在氧化層18內(nèi)開出到源/漏區(qū)16的存儲(chǔ)接觸孔20，并用導(dǎo)電材料填充以形成存儲(chǔ)接觸栓塞22。將厚度約10,000的多晶硅層24淀積在接觸栓塞22和氧化層18上。在多晶硅層24上旋轉(zhuǎn)涂敷光刻膠層，并使用常規(guī)的光刻工藝構(gòu)圖成需要的結(jié)構(gòu)26。
使用多晶硅深腐蝕工藝腐蝕通過構(gòu)圖的光刻膠層26露出的多晶硅層24，形成如圖1B所示的存儲(chǔ)節(jié)點(diǎn)24a。此后，通過灰化和剝離除去構(gòu)圖的光刻膠層26，如圖1C所示。
然而，通常在目標(biāo)為13,000到15,000的多晶硅層的腐蝕工藝條件下進(jìn)行10,000厚多晶硅的腐蝕工藝。因此，不可避免地進(jìn)行了過腐蝕。由于所述過腐蝕工藝，對(duì)與氧化層18和接觸栓塞22交界的存儲(chǔ)節(jié)點(diǎn)24a易受過腐蝕。
圖2為當(dāng)未對(duì)準(zhǔn)時(shí)通過以上提到的方法制造的常規(guī)DRAM單元電容器的剖面圖。參考圖2，如果在存儲(chǔ)節(jié)點(diǎn)24a和接觸栓塞22之間未對(duì)準(zhǔn)，那么面向接觸栓塞22的存儲(chǔ)節(jié)點(diǎn)24a的下部邊緣被嚴(yán)重地過腐蝕(示出在虛線圓圈內(nèi))，由此形成溝槽凹坑(a)，減小了存儲(chǔ)節(jié)點(diǎn)24a和接觸栓塞22之間的接觸面積，如圖2所示。因此，由于這些凹坑(a)，存儲(chǔ)節(jié)點(diǎn)24a容易與下面的接觸栓塞22電隔離。此外，在隨后的清潔工藝期間存儲(chǔ)節(jié)點(diǎn)24a容易坍塌(falling down)，由此引起DRAM單元之間的短路。
鑒于以上問題作出本發(fā)明，因此本發(fā)明的目的是提供一種DRAM單元電容器的制造方法，能防止多晶硅存儲(chǔ)節(jié)點(diǎn)的過腐蝕。
本發(fā)明的另一目的是提供一種DRAM單元電容器的制造方法，能防止存儲(chǔ)節(jié)點(diǎn)坍塌。
本發(fā)明的再一目的是提供一種DRAM單元電容器的制造方法，能提供穩(wěn)定的存儲(chǔ)節(jié)點(diǎn)圖形。
根據(jù)本發(fā)明的目的要達(dá)到這些和其它優(yōu)點(diǎn)，該方法開始于在半導(dǎo)體襯底上形成由CVD氧化物組成的第一絕緣層。如本領(lǐng)域所公知的，在形成所述絕緣層之前，在半導(dǎo)體襯底上已形成場氧化層和包括柵氧化層、覆蓋有氮化硅層的柵電極和源/漏區(qū)的傳輸晶體管。平面化第一絕緣層之后，形成厚度約50到500優(yōu)選由氮化硅層組成的第二絕緣層。在隨后的清潔工藝期間，對(duì)于清潔溶液，所述氮化硅層起腐蝕停止層和阻擋層的作用。在氮化硅層上形成厚度約1,000到10,000的第三絕緣層。所述第三絕緣層由氧化層之中在濕腐蝕劑中有較高腐蝕速率的氧化層制成。例如由PECVD(等離子體增強(qiáng)化學(xué)汽相淀積)氧化層或HTO(高溫氧化物)層制成。在這些絕緣層中開出到源/漏區(qū)的存儲(chǔ)接觸孔。在接觸孔內(nèi)淀積諸如多晶硅的導(dǎo)電層以形成存儲(chǔ)接觸栓塞。淀積厚度約5,000到13,000諸如PECVD氧化層的第四絕緣層。所述第四絕緣層有決定電容器存儲(chǔ)節(jié)點(diǎn)高度的厚度。光刻膠層旋轉(zhuǎn)涂敷在第四絕緣層上，并使用光刻技術(shù)構(gòu)圖在接觸栓塞上形成對(duì)準(zhǔn)的開口部分。使用構(gòu)圖的光刻膠層，各向異性地按時(shí)間腐蝕(time etching)露出的第四氧化層(PECVD氧化層)以形成到接觸栓塞和接觸栓塞外的部分第三絕緣層的開口(隨后多晶硅淀積其內(nèi))。進(jìn)行按時(shí)間腐蝕工藝時(shí)，第三絕緣層(PECVD氧化層或HTO氧化層)起提供腐蝕余量(margin)的作用。此外，即使所述第三絕緣層不足以起到它的作用，那么下面的第二絕緣層(氮化硅層)起腐蝕停止層的作用。諸如多晶硅的第二導(dǎo)電層淀積到開口(PECVD氧化物框)內(nèi)并平面化。此后，通過濕或干腐蝕工藝除去PECVD氧化物框，由此形成存儲(chǔ)節(jié)點(diǎn)。
根據(jù)本發(fā)明，可以避免多晶硅的過腐蝕。由于本方法特有的工藝順序，多晶硅的過腐蝕基本上不會(huì)遇到。因此，即使接觸栓塞和存儲(chǔ)節(jié)點(diǎn)本體之間未對(duì)準(zhǔn)時(shí)，現(xiàn)有技術(shù)中遇到的問題即，溝槽凹坑仍是可以避免的。
通過參考附圖本領(lǐng)域的技術(shù)人員將理解本發(fā)明，并且本發(fā)明的目的將變得很顯然圖1A到1C示出了現(xiàn)有技術(shù)DRAM單元電容器制造方法的工藝步驟的流程圖。
圖2為存儲(chǔ)接觸栓塞和存儲(chǔ)節(jié)點(diǎn)之間未對(duì)準(zhǔn)時(shí)，通過圖1A到1C示出的現(xiàn)有技術(shù)方法制造的常規(guī)DRAM單元電容器的剖面圖。
圖3A到3E示出了根據(jù)本發(fā)明一個(gè)實(shí)施例制造DRAM單元電容器的新方法的工藝步驟流程圖。
圖4為未對(duì)準(zhǔn)時(shí)，根據(jù)本發(fā)明實(shí)施例DRAM單元電容器的剖面圖。
現(xiàn)在參考附圖介紹本發(fā)明的優(yōu)選實(shí)施例。本發(fā)明涉及制造DRAM單元電容器的方法。為了更好地理解本發(fā)明，只簡單介紹當(dāng)前在制造DRAM單元中采用的形成場氧化層即器件隔離層和晶體管結(jié)構(gòu)的工藝。
圖3A示出了根據(jù)本發(fā)明一個(gè)實(shí)施例已進(jìn)行了幾個(gè)工藝步驟的部分半導(dǎo)體襯底100的剖面圖。在半導(dǎo)體襯底100的預(yù)定區(qū)域形成多個(gè)器件隔離層，限定出有源和無源區(qū)。為簡化說明和圖示，僅在圖中示出了一個(gè)器件隔離層102。通過諸如硅的局部氧化或溝槽隔離技術(shù)的公知技術(shù)形成器件隔離層102。在半導(dǎo)體襯底100的有源區(qū)上形成多個(gè)場效應(yīng)晶體管。為簡化起見，僅在圖中示出了一個(gè)晶體管104。晶體管104包括柵氧化層(未顯示)、覆蓋有氮化硅掩模和側(cè)壁間隔層的柵電極、和與側(cè)壁間隔層對(duì)準(zhǔn)的源/漏區(qū)106。在包括晶體管104的半導(dǎo)體襯底100上形成第一絕緣層108。通過CVD技術(shù)第一絕緣層108由氧化層制成。使用CMP或深腐蝕技術(shù)平面化第一絕緣層108之后，形成厚度約50到500優(yōu)選由氮化硅層組成的第二絕緣層110。在隨后的清潔工藝期間，對(duì)于清潔溶液，所述氮化硅層起腐蝕停止層和阻擋層的作用。在氮化硅層110上形成厚度約1,000到10,000的第三絕緣層112。所述第三絕緣層112由氧化層之中在濕腐蝕劑中有較高腐蝕速率的氧化層制成。例如由PECVD(等離子體增強(qiáng)化學(xué)汽相淀積)氧化層或HTO(高溫氧化物)層制成。如后所述，在隨后的較厚第四絕緣層118的按時(shí)間腐蝕期間，所述氧化層112起提供時(shí)間余量(即，腐蝕余量)的作用。在這些絕緣層112、110和108內(nèi)開出到源/漏區(qū)106的存儲(chǔ)接觸孔114。諸如多晶硅的導(dǎo)電層淀積在接觸孔114內(nèi)形成存儲(chǔ)接觸栓塞116。淀積厚度約5,000到13,000如PECVD氧化層的稱做犧牲層的第四絕緣層118。所述第四絕緣層118有決定直接與電容器的電容值有關(guān)的電容器存儲(chǔ)節(jié)點(diǎn)高度的厚度。
參考圖3B，光刻膠層旋轉(zhuǎn)涂敷在第四絕緣層118上，并使用光刻技術(shù)構(gòu)圖成在接觸栓塞116上與開口部分對(duì)準(zhǔn)的預(yù)定結(jié)構(gòu)。使用稱做反型光刻膠圖形的構(gòu)圖的光刻膠層120，各向異性地按時(shí)間腐蝕露出的犧牲氧化層118以形成開口19，即PECVD氧化框(隨后多晶硅淀積其內(nèi))，該開口119達(dá)到接觸栓塞116和接觸栓塞116外的部分第三絕緣層112，如圖3C所示。在這種5,000到13,000厚犧牲層118的按時(shí)間腐蝕工藝期間，第三絕緣層112起提供時(shí)間余量，即腐蝕余量的作用。此外，即使所述第三絕緣層112被完全腐蝕掉，那么下面的第二絕緣層110(氮化硅層)起腐蝕停止層的作用。根據(jù)本實(shí)施例，在按時(shí)間腐蝕犧牲氧化層118期間，腐蝕約1,000到2,000的部分第三絕緣層112。通過灰化和剝離除去構(gòu)圖的光刻膠層120。
參考圖3D，諸如多晶硅的第二導(dǎo)電層淀積到開口119中和第四氧化層118上，然后使用CMP或深腐蝕技術(shù)平面化到犧牲氧化層118的上表面，由此形成存儲(chǔ)節(jié)點(diǎn)124a。多晶硅層的深腐蝕使用含有碳和氟的混合氣體，例如CF4、C2H6、C3H8、C4H8、CH2F6、CH3F、CHF3和SF6。
參考圖3E，通過濕或干腐蝕工藝除去犧牲氧化層118。根據(jù)本發(fā)明，可以避免多晶硅的過腐蝕。由于本方法特有的工藝順序，10,000多晶硅過腐蝕基本上不會(huì)遇到。因此，即使接觸栓塞116和存儲(chǔ)節(jié)點(diǎn)本體124a之間未對(duì)準(zhǔn)時(shí)，現(xiàn)有技術(shù)中遇到的問題即，溝槽凹坑仍是可以避免的，如圖4所示。
為了增加存儲(chǔ)節(jié)點(diǎn)124a的表面面積，可以在存儲(chǔ)節(jié)點(diǎn)的表面上形成如半球形晶粒(HSG)硅層126的粗糙表面層。淀積介質(zhì)層(未顯示)和上電極(未顯示)從而完全地形成電容器。在整個(gè)半導(dǎo)體襯底100上形成第五絕緣層(未顯示)。
本發(fā)明提供了一種單位面積上具有較大電容值的DRAM單元電容器，即使接觸栓塞和存儲(chǔ)節(jié)點(diǎn)本體之間如圖4所示未對(duì)準(zhǔn)，也不會(huì)產(chǎn)生溝槽凹坑。
雖然參考本發(fā)明的實(shí)施例具體示出并介紹了本發(fā)明，但本領(lǐng)域的技術(shù)人員應(yīng)明白可以對(duì)形式和細(xì)節(jié)作出不同的改變，而不脫離本發(fā)明的實(shí)質(zhì)和范圍。
權(quán)利要求
1．一種DRAM單元電容器的制造方法，包括以下步驟腐蝕半導(dǎo)體襯底上的第一絕緣層，形成存儲(chǔ)接觸孔；用第一導(dǎo)電材料填充所述存儲(chǔ)接觸孔以形成存儲(chǔ)接觸栓塞；在包括所述存儲(chǔ)接觸栓塞的所述第一絕緣層上形成第二絕緣層；在所述第二絕緣層上形成掩模以限定出存儲(chǔ)節(jié)點(diǎn)區(qū)；使用所述掩模并腐蝕所述第二和第一絕緣層，形成到所述存儲(chǔ)接觸栓塞上表面的開口；以及用第二導(dǎo)電材料填充所述開口以形成存儲(chǔ)節(jié)點(diǎn)。
2．根據(jù)權(quán)利要求1的方法，其中所述第一絕緣層由氧化層、氮化硅層和等離子體增強(qiáng)化學(xué)汽相淀積(PECVD)氧化層以此順序組成的多層膜制成。
3．根據(jù)權(quán)利要求1的方法，其中所述第一絕緣層由氧化層、氮化硅層和高溫氧化物(HTO)層以此順序組成的多層膜制成。
4．根據(jù)權(quán)利要求2或3的方法，其中所述氮化硅層的厚度約50到500。
5．根據(jù)權(quán)利要求2的方法，其中所述PECVD氧化層的厚度約100到1,000。
6．根據(jù)權(quán)利要求3的方法，其中所述HTO層的厚度約100到1,000。
7．根據(jù)權(quán)利要求1的方法，其中所述第二絕緣層包括由PECVD法形成的氧化層。
8．根據(jù)權(quán)利要求1的方法，其中所述第二絕緣層的厚度約5,000到13,000。
9．根據(jù)權(quán)利要求1的方法，還包括形成所述存儲(chǔ)節(jié)點(diǎn)之后，除去所述第二絕緣層，并在所述存儲(chǔ)節(jié)點(diǎn)的露出部分上形成粗糙的表面層。
10．根據(jù)權(quán)利要求9的方法，其中通過濕腐蝕或干腐蝕工藝進(jìn)行除去所述第二絕緣層的所述步驟。
11．根據(jù)權(quán)利要求9的方法，其中形成所述粗糙表面層的所述步驟包括生長HSG層。
全文摘要
公升了一種制造DRAM單元電容器的改進(jìn)方法,能防止多晶硅存儲(chǔ)節(jié)點(diǎn)的過腐蝕。該方法包括:腐蝕半導(dǎo)體襯底上的第一絕緣層,形成存儲(chǔ)接觸孔,用第一導(dǎo)電材料填充存儲(chǔ)接觸孔以形成存儲(chǔ)接觸栓塞,在包括存儲(chǔ)接觸栓塞的第一絕緣層上形成第二絕緣層,在所述第二絕緣層上形成掩模以限定出存儲(chǔ)節(jié)點(diǎn)區(qū),使用掩模并腐蝕所述第二和第一絕緣層,形成到存儲(chǔ)接觸栓塞上表面的開口,以及用第二導(dǎo)電材料填充開口以形成存儲(chǔ)節(jié)點(diǎn)。
文檔編號(hào)H01L21/02GK1236992SQ9910586
公開日1999年12月1日 申請(qǐng)日期1999年4月23日 優(yōu)先權(quán)日1998年4月29日
發(fā)明者崔昶源, 李昌桓, 鄭澈, 韓民錫 申請(qǐng)人:三星電子株式會(huì)社