本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種靜電釋放(esd)箝位電路。

背景技術(shù)：

如圖1所示，是現(xiàn)有靜電釋放箝位電路的電路圖，現(xiàn)有靜電釋放箝位電路包括：靜電偵測電路101和靜電釋放電路102。

所述靜電偵測電路101設(shè)置在芯片的io端口和地之間，用于偵測io端口出現(xiàn)的靜電；圖1中io端口的電壓用vddio表示。

所述靜電偵測電路101包括串聯(lián)在io端口和地之間的電阻r101和電容c101，電阻r101和電容c101的連接處形成偵測電壓v101，偵測電壓v101之后通過三個反相器后形成輸出信號即靜電釋放信號esdsignal。圖1中三個反相器都為cmos反相器，第一個cmos反相器由nmos管mn101和pmos管mp101組成，第二個cmos反相器由nmos管mn102和pmos管mp102組成，第三個cmos反相器由nmos管mn103和pmos管mp103組成。

靜電釋放電路102由靜電釋放晶體管組成，圖1中靜電釋放晶體管為nmos管mn104，nmos管mn104連接在所述io端口和地之間，即nmos管mn104的源極接地、漏極接所述io端口。

nmos管mn104在靜電釋放事件發(fā)生時導(dǎo)通并用于釋放靜電，在芯片正常工作時關(guān)閉，為了滿足進(jìn)行靜電釋放的需要，nmos管mn104的尺寸較大，相對于圖1中3各反相器的各晶體管，nmos管mn104為大尺寸的nmos管即bignmos管。

圖1中，bignmos管即nmos管mn104是靜電釋放的主要器件。當(dāng)靜電偵測電路101偵測到靜電釋放脈沖時，bignmos柵極上的靜電釋放信號esdsignal處于“1”狀態(tài)，bignmos被觸發(fā)開啟，釋放esd電流。當(dāng)電路處于正常工作狀態(tài)的時候，bignmos柵極上的靜電釋放信號處于“0”狀態(tài)，bignmos被關(guān)閉，電路消耗關(guān)態(tài)電流(ioff)，由于nmos管mn104為bignmos管，關(guān)態(tài)電流的值也會較大。而且現(xiàn)在許多產(chǎn)品對整個芯片的靜電釋放要求越來越高，那么在電源和地之間放置的靜電釋放鉗位電路越來越多，這就導(dǎo)致了整個芯片當(dāng)中由靜電釋放鉗位電路消耗的功耗越來越高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種靜電釋放箝位電路，能減少功耗。

為解決上述技術(shù)問題，本發(fā)明提供的靜電釋放箝位電路包括：靜電偵測電路，靜電釋放電路和電荷泵。

所述靜電偵測電路設(shè)置在芯片的io端口和地之間，用于偵測io端口處的靜電。

所述靜電釋放電路包括第一靜電釋放晶體管，所述第一靜電釋放晶體管連接在所述io端口和地之間。

所述電荷泵的輸出端和所述第一靜電釋放晶體管的柵極連接；所述靜電偵測電路的輸出端連接所述電荷泵的輸入端。

所述靜電偵測電路的輸出端還連接第一開關(guān)的控制端，所述第一開關(guān)連接在所述io端口和所述第一靜電釋放晶體管的柵極之間。

在靜電釋放事件出現(xiàn)的狀態(tài)下，所述靜電偵測電路偵測到所述io端口出現(xiàn)的靜電，所述靜電偵測電路的輸出端的信號使所述電荷泵停止工作以及將所述第一開關(guān)打開，所述第一靜電釋放晶體管的柵極連接io端口并在io端口電壓的控制下導(dǎo)通，從而將所述io端口的靜電釋放到地。

在芯片正常工作狀態(tài)下，所述io端口未出現(xiàn)的靜電，所述靜電偵測電路的輸出端的信號使所述電荷泵工作以及將所述第一開關(guān)關(guān)閉，所述第一靜電釋放晶體管的柵極斷開和所述io端口的連接且所述電荷泵的輸出電壓連接到所述第一靜電釋放晶體管的柵極，所述電荷泵的輸出電壓使所述第一靜電釋放晶體管處于深關(guān)閉狀態(tài)，從而減少所述第一靜電釋放晶體管在關(guān)閉狀態(tài)下的漏電。

進(jìn)一步的改進(jìn)是，所述第一靜電釋放晶體管為一nmos管，所述第一靜電釋放晶體管的尺寸滿足在靜電釋放事件出現(xiàn)的狀態(tài)下進(jìn)行靜電釋放的要求。

所述電荷泵為負(fù)壓電荷泵，所述電荷泵的輸出電壓為負(fù)壓。

進(jìn)一步的改進(jìn)是，所述靜電釋放電路還包括第二靜電釋放晶體管。

所述第二靜電釋放晶體管也為一nmos管，所述第二靜電釋放晶體管的尺寸滿足在靜電釋放事件出現(xiàn)的狀態(tài)下進(jìn)行靜電釋放的要求。

所述第一靜電釋放晶體管的源極接地，所述第一靜電釋放晶體管的漏極連接所述第二靜電釋放晶體管的源極。

所述第二靜電釋放晶體管的漏極通過第二開關(guān)連接到所述io端口，所述第二靜電釋放晶體管的漏極通過第三開關(guān)連接到所述芯片的內(nèi)部電壓源。

在靜電釋放事件出現(xiàn)的狀態(tài)下，所述第二開關(guān)導(dǎo)通以及所述第三開關(guān)關(guān)閉，使得所述io端口的靜電通過串聯(lián)的所述第二靜電釋放晶體管和所述第一靜電釋放晶體管釋放到地。

在芯片正常工作狀態(tài)下，所述第二開關(guān)關(guān)閉以及所述第三開關(guān)導(dǎo)通，所述第二靜電釋放晶體管將所述芯片的內(nèi)部電壓源連接到所述第一靜電釋放晶體管的漏極，利用所述芯片的內(nèi)部電壓源電壓小于所述io端口電壓的特點(diǎn)降低所述第一靜電釋放晶體管的漏極和柵極的電壓差，從而降低所述第一靜電釋放晶體管的柵誘導(dǎo)漏極漏電(gidl)。

進(jìn)一步的改進(jìn)是，所述靜電偵測電路包括第一電阻、第一電容、第一反相器和第二反相器。

所述第一電阻的第一端連接所述io端口，所述第一電阻的第二端連接所述第一電容的第一端，所述第一電容的第二端接地。

所述第一電阻的第二端連接所述第一反相器的輸入端，所述第一反相器的輸出端連接所述第二反相器的輸入端，所述第二反相器的輸出端作為所述靜電偵測電路的輸出端。

進(jìn)一步的改進(jìn)是，所述第一反相器為cmos反相器，所述第二反相器為cmos反相器。

進(jìn)一步的改進(jìn)是，所述第一開關(guān)為一pmos管，所述第一開關(guān)的柵極連接所述靜電偵測電路的輸出端，所述第一開關(guān)的源極連接所述io端口，所述第一開關(guān)的漏極連接所述第一靜電釋放晶體管的柵極。

進(jìn)一步的改進(jìn)是，所述第二開關(guān)為一pmos管，所述第二開關(guān)的柵極連接所述靜電偵測電路的輸出端，所述第二開關(guān)的源極連接所述io端口，所述第二開關(guān)的漏極連接所述第二靜電釋放晶體管的柵極。

進(jìn)一步的改進(jìn)是，所述第三開關(guān)為一pmos管，所述第三開關(guān)的柵極連接所述靜電偵測電路的輸出端的信號的反相信號，所述第三開關(guān)的源極連接所述芯片的內(nèi)部電壓源，所述第三開關(guān)的漏極連接所述第二靜電釋放晶體管的柵極。

進(jìn)一步的改進(jìn)是，所述芯片包括一個以上的電源域，各所述電源域的io端口環(huán)上包括多個芯片子模塊，同一所述電源域中設(shè)置一個所述靜電偵測電路和一個所述電荷泵且將所述靜電偵測電路和所述電荷泵作為一個整體模塊設(shè)置在同一個所述芯片子模塊中，在同一所述電源域的各所述芯片子模塊中都設(shè)置一個所述靜電釋放電路，在同一所述電源域中，所述靜電偵測電路的輸出端的信號和所述電荷泵的輸出電壓都全局信號并送給同一所述電源域的各所述芯片子模塊的所述靜電釋放電路。

進(jìn)一步的改進(jìn)是，所述第一靜電釋放晶體管為一pmos管，所述第一靜電釋放晶體管的尺寸滿足在靜電釋放事件出現(xiàn)的狀態(tài)下進(jìn)行靜電釋放的要求；

所述電荷泵為正壓電荷泵，所述電荷泵的輸出電壓為正壓。

本發(fā)明通過設(shè)置電荷泵，在芯片工作狀態(tài)下通過電荷泵的輸出電壓來提供給靜電釋放電路的用于釋放靜電電流的第一靜電釋放晶體管的柵極并實(shí)現(xiàn)對第一靜電釋放晶體管的深度關(guān)閉，這樣，能大大減少第一靜電釋放晶體管的關(guān)態(tài)漏電，從而能減少靜電釋放箝位電路的功耗。在靜電釋放事件出現(xiàn)的狀態(tài)下，電荷泵關(guān)閉，所以電荷泵的增加并不會影響靜電釋放箝位電路對芯片的靜電釋放的保護(hù)能力。

另外，本發(fā)明還通過在第一靜電釋放晶體管的漏極側(cè)設(shè)置第二靜電釋放晶體管，在芯片工作狀態(tài)下第二靜電釋放晶體管能夠連接芯片的內(nèi)部電壓源到第一靜電釋放晶體管的漏極，從而能降低第一靜電釋放晶體管的漏極和柵極的電壓差，從而能降低第一靜電釋放晶體管的gidl，從而能進(jìn)一步的減少靜電釋放箝位電路的功耗。在靜電釋放事件出現(xiàn)的狀態(tài)下，第二靜電釋放晶體則會將io端口連接到第一靜電釋放晶體管的漏極，實(shí)現(xiàn)通過第一靜電釋放晶體管對io端口進(jìn)行靜電釋放，所以第二靜電釋放晶體管的增加并不會影響靜電釋放箝位電路對芯片的靜電釋放的保護(hù)能力。

另外，本發(fā)明還能按芯片的電源域進(jìn)行靜電釋放箝位電路的設(shè)置，一個電源域中僅需設(shè)置一個靜電偵測電路和電荷泵，而靜電釋放電路則需要設(shè)置到電源域的每一個芯片子模塊中，由于一個電源域中僅需設(shè)置一個電荷泵，相對于各芯片子模塊中都需要設(shè)置電荷泵的情形，本發(fā)明能最大限度降低電荷泵本身所帶來的功耗。

由上可知，本發(fā)明能減少靜電釋放箝位電路的功能，同時不會影響靜電釋放箝位電路對芯片的靜電釋放的保護(hù)能力。

附圖說明

下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明：

圖1是現(xiàn)有靜電釋放箝位電路的電路圖；

圖2是本發(fā)明實(shí)施例靜電釋放箝位電路的電路圖。

具體實(shí)施方式

如圖2所示，是本發(fā)明實(shí)施例靜電釋放箝位電路的電路圖，本發(fā)明實(shí)施例靜電釋放箝位電路包括：靜電偵測電路，靜電釋放電路2和電荷泵3。圖1中，靜電偵測電路和電荷泵3作為一個整體模塊并用虛線框1標(biāo)出。

所述靜電偵測電路設(shè)置在芯片的io端口和地之間，用于偵測io端口處的靜電。圖2中io端口處的電壓即io端口電壓用vddio表示。

所述靜電釋放電路2包括第一靜電釋放晶體管mn0，所述第一靜電釋放晶體管mn0連接在所述io端口和地之間。

所述電荷泵3的輸出端和所述第一靜電釋放晶體管mn0的柵極連接，圖2中所述電荷泵3的輸出端的電壓為輸出電壓v4。本發(fā)明實(shí)施例中，所述第一靜電釋放晶體管mn0為一nmos管，故用mno表示。所述第一靜電釋放晶體管mn0的尺寸滿足在靜電釋放事件出現(xiàn)的狀態(tài)下進(jìn)行靜電釋放的要求。所述電荷泵3為負(fù)壓電荷泵(negativechargepump)3，所述電荷泵3的輸出電壓v4為負(fù)壓。在其它實(shí)施例中，也能為：所述第一靜電釋放晶體管為一pmos管，所述第一靜電釋放晶體管的尺寸滿足在靜電釋放事件出現(xiàn)的狀態(tài)下進(jìn)行靜電釋放的要求；此時，所述電荷泵3為正壓電荷泵3，所述電荷泵3的輸出電壓為正壓，這種情形對應(yīng)的實(shí)施例通過本發(fā)明實(shí)施例進(jìn)行pmos管和nmos管的變換即可得到，在此不做詳細(xì)的描述。

所述靜電偵測電路的輸出端連接所述電荷泵3的輸入端，圖2中所述靜電偵測電路的輸出端的電壓為電壓v3。

所述靜電偵測電路的輸出端即電壓v3還連接第一開關(guān)mp4的控制端，所述第一開關(guān)mp4連接在所述io端口和所述第一靜電釋放晶體管mn0的柵極之間。所述第一開關(guān)mp4為一pmos管，故圖2中用mp4表示第一開關(guān)。所述第一開關(guān)mp4的柵極連接所述靜電偵測電路的輸出端，所述第一開關(guān)mp4的源極連接所述io端口，所述第一開關(guān)mp4的漏極連接所述第一靜電釋放晶體管mn0的柵極。

在靜電釋放事件出現(xiàn)的狀態(tài)下，所述靜電偵測電路偵測到所述io端口出現(xiàn)的靜電，所述靜電偵測電路的輸出端的信號即電壓v3使所述電荷泵3停止工作以及將所述第一開關(guān)mp4打開，所述第一靜電釋放晶體管mn0的柵極連接io端口并在io端口電壓vddio的控制下導(dǎo)通，從而將所述io端口的靜電釋放到地?？芍?，由于在靜電釋放事件出現(xiàn)的狀態(tài)下所述電荷泵3會停止工作，所以增加所述電荷泵3后并不影響電路的靜電釋放的保護(hù)能力。

在芯片正常工作狀態(tài)下，所述io端口未出現(xiàn)的靜電，所述靜電偵測電路的輸出端的信號即電壓v3使所述電荷泵3工作以及將所述第一開關(guān)mp4關(guān)閉，所述第一靜電釋放晶體管mn0的柵極斷開和所述io端口的連接且所述電荷泵3的輸出電壓連接到所述第一靜電釋放晶體管mn0的柵極，所述電荷泵3的輸出電壓v4使所述第一靜電釋放晶體管mn0處于深關(guān)閉狀態(tài)，從而減少所述第一靜電釋放晶體管mn0在關(guān)閉狀態(tài)下的漏電；由圖2所述可知，由于所述電荷泵3的輸出電壓v4為負(fù)壓，相對于圖1所示的接地電壓，本發(fā)明實(shí)施例的負(fù)壓能使所述第一靜電釋放晶體管mn0的關(guān)閉的更緊，關(guān)態(tài)漏電即ioff會更小。

圖2中，本發(fā)明實(shí)施例還進(jìn)一步做了如下改進(jìn)：所述靜電釋放電路2還包括第二靜電釋放晶體管mn1。所述第二靜電釋放晶體管mn1也為一nmos管，故用mn1表示。所述第二靜電釋放晶體管mn1的尺寸滿足在靜電釋放事件出現(xiàn)的狀態(tài)下進(jìn)行靜電釋放的要求。包括所述第二靜電釋放晶體管mn1后的所述靜電釋放電路2的連接關(guān)系為：所述第一靜電釋放晶體管mn0的源極接地，所述第一靜電釋放晶體管mn0的漏極連接所述第二靜電釋放晶體管mn1的源極。

所述第二靜電釋放晶體管mn1的漏極通過第二開關(guān)mp0連接到所述io端口，所述第二靜電釋放晶體管mn1的漏極通過第三開關(guān)mp1連接到所述芯片的內(nèi)部電壓源，圖2中所述芯片的內(nèi)部電壓源的電壓即內(nèi)部電壓源電壓用vddcore表示。

本發(fā)明實(shí)施例中，所述第二開關(guān)mp0為一pmos管，故用mp0表示；所述第二開關(guān)mp0的柵極連接所述靜電偵測電路的輸出端即連接電壓v3，所述第二開關(guān)mp0的源極連接所述io端口，所述第二開關(guān)mp0的漏極連接所述第二靜電釋放晶體管mn1的柵極。

所述第三開關(guān)mp1為一pmos管，故用mp1表示；所述第三開關(guān)mp1的柵極連接所述靜電偵測電路的輸出端的信號的反相信號，圖2中，所述靜電偵測電路的輸出端的信號的反相信號為電壓v2。所述第三開關(guān)mp1的源極連接所述芯片的內(nèi)部電壓源，所述第三開關(guān)mp1的漏極連接所述第二靜電釋放晶體管mn1的柵極。

在靜電釋放事件出現(xiàn)的狀態(tài)下，所述第二開關(guān)mp0導(dǎo)通以及所述第三開關(guān)mp1關(guān)閉，使得所述io端口的靜電通過串聯(lián)的所述第二靜電釋放晶體管mn1和所述第一靜電釋放晶體管mn0釋放到地?？芍黾铀龅诙o電釋放晶體管mn1后并不影響電路的靜電釋放的保護(hù)能力。

在芯片正常工作狀態(tài)下，所述第二開關(guān)mp0關(guān)閉以及所述第三開關(guān)mp1導(dǎo)通，所述第二靜電釋放晶體管mn1將所述芯片的內(nèi)部電壓源連接到所述第一靜電釋放晶體管mn0的漏極，利用所述芯片的內(nèi)部電壓源電壓vddcore小于所述io端口電壓vddio的特點(diǎn)降低所述第一靜電釋放晶體管mn0的漏極和柵極的電壓差，從而降低所述第一靜電釋放晶體管mn0的柵誘導(dǎo)漏極漏電(gidl)，這樣能夠進(jìn)一步的減少所述第一靜電釋放晶體管mn0的關(guān)態(tài)漏電，從而能進(jìn)一步的減少電路的功耗。

圖2中，所述靜電偵測電路包括第一電阻r0、第一電容c0、第一反相器和第二反相器。

所述第一電阻r0的第一端連接所述io端口，所述第一電阻r0的第二端連接所述第一電容c0的第一端，所述第一電容c0的第二端接地。

圖2中，所述第一電阻r0的第二端輸出電壓v1并連接所述第一反相器的輸入端，所述第一反相器的輸出端輸出電壓v2并連接所述第二反相器的輸入端，所述第二反相器的輸出端輸出電壓v3作為所述靜電偵測電路的輸出端。

較佳為，所述第一反相器為cmos反相器，所述第二反相器為cmos反相器。圖2中，所述第一反相器由nmos管mn2和pmos管mp2連接形成，所述第二反相器由nmos管mn3和pmos管mp3連接形成。

本發(fā)明實(shí)施例中，所述芯片包括一個以上的電源域，各所述電源域的io端口環(huán)上包括多個芯片子模塊，同一所述電源域中設(shè)置一個所述靜電偵測電路和一個所述電荷泵3且將所述靜電偵測電路和所述電荷泵3作為一個整體模塊1設(shè)置在同一個所述芯片子模塊中，在同一所述電源域的各所述芯片子模塊中都設(shè)置一個所述靜電釋放電路2，在同一所述電源域中，所述靜電偵測電路的輸出端的信號和所述電荷泵3的輸出電壓都全局信號并送給同一所述電源域的各所述芯片子模塊的所述靜電釋放電路2。由此可知，雖然電荷泵3本身會帶來一定的功耗，但是本發(fā)明通過將所述靜電偵測電路和所述電荷泵3作為一個整體模塊1且僅設(shè)置在電源域的同一個所述芯片子模塊中，也即在一個電源域中僅需采用一個電荷泵3即可，相對于同一電源域的各芯片子模塊中都需要設(shè)置電荷泵3的情形，本發(fā)明實(shí)施例能最大限度降低電荷泵3本身所帶來的功耗。

以上通過具體實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。