本發(fā)明是有關(guān)于一種適用于集成電路的結(jié)構(gòu)，特別是有關(guān)于一種用于多層導電層的電性連接的接觸墊結(jié)構(gòu)。

背景技術(shù)：

三維(3d)元件陣列，例如3d存儲器的各層元件的導線皆需要電性連接，所以接觸區(qū)中各層導電層皆需露出以供電性連接，從而形成階梯狀的接觸墊結(jié)構(gòu)。

為了形成n層元件的階梯狀接觸墊結(jié)構(gòu)，現(xiàn)有技術(shù)使用n-1個掩膜進行n-1次光刻工藝，以分別去除接觸區(qū)中的n-1個區(qū)域中的不同層數(shù)的導電層。然而，這種方式非常繁瑣，而且因為間距(pitch)小而需要很精確的工藝控制，從而提高了制造成本及工藝難度。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種接觸墊結(jié)構(gòu)，其在元件有n層的情況下可使用遠少于n-1次的光刻工藝來形成。

本發(fā)明的接觸墊結(jié)構(gòu)包括交替堆疊的n層(n≥6)絕緣層及n層導電層，且具有n個區(qū)域暴露出各個導電層。這些區(qū)域排列成p×q的二維陣列(p≥3、q≥2)。當這些導電層由下至上編號為第1至第n導電層且區(qū)域(i，j)(i＝1～p，j＝1～q)暴露出的導電層為第lni，j導電層時，

在第i列的q個區(qū)域中，lni，j隨j值增加而遞減，即lni，1＞lni，2＞…＞lni，q，

第i列的q個區(qū)域及第i+1列的q個區(qū)域之間的ln值差異固定，即lni，1-lni+1，1＝lni，2-lni+1，2＝…＝lni，q-lni+1，q，

在第j行的p個區(qū)域中，lni，j由兩端向中央漸減，即ln1，j，lnp，j＞ln2，j，lnp-1，j＞…，并且

第j行的p個區(qū)域及第j+1行的p個區(qū)域之間的ln值差異固定，即 ln1，j-ln1，j+1＝ln2，j-ln2，j+1＝…＝lnp，j-lnp，j+1。

在第一實施例中，在各該區(qū)域(i，j)中不存在高于第lni，j導電層的絕緣層或?qū)щ妼印?/p>

在第二實施例中，在暴露出第n導電層的區(qū)域以外的各該區(qū)域(i，j)中，第lni，j導電層暴露于形成在上層的絕緣層及導電層中的接觸窗開口中。各接觸窗開口的側(cè)壁可配置有間隙壁。

在一實施例中，p≥3且q≥2。

在一實施例中，上述接觸墊結(jié)構(gòu)配置于3d存儲器中。

由于本發(fā)明的n層導電層的接觸墊結(jié)構(gòu)可使用遠少于n-1次的光刻工藝來形成，故其工藝可大幅簡化，工藝控制也比較容易。

附圖說明

圖1a為本發(fā)明第一實施方式中一實施例的接觸墊結(jié)構(gòu)的立體圖。

圖1b為圖1a的接觸墊結(jié)構(gòu)的上視圖，其中標示各區(qū)域暴露出的導電層的編號lni，j及須去除的導電層層數(shù)tni，j。

圖2為可達成圖1b的導電層去除層數(shù)分布的掩膜圖案/蝕刻層數(shù)組合的一個例子。

圖3a為本發(fā)明第一實施方式中另一實施例的接觸墊結(jié)構(gòu)的立體圖。

圖3b為圖3a的接觸墊結(jié)構(gòu)的上視圖，其中標示各區(qū)域暴露出的導電層的編號lni，j及須去除的導電層層數(shù)tni，j。

圖4為可達成圖3b的導電層去除層數(shù)分布的掩膜圖案/蝕刻層數(shù)組合的一個例子。

圖5a為本發(fā)明第二實施方式中一實施例的接觸墊結(jié)構(gòu)的上視圖，其中標示各區(qū)域中須部分去除的導電層的層數(shù)tni，j。

圖5b為圖5a的接觸墊結(jié)構(gòu)的b-b’剖面圖。

附圖標記說明

100、300、500：接觸墊

102：絕緣層

104：導電層

106：接觸窗開口

108：間隙壁

21、22、23、24、31、32、33、34：掩膜圖案

212、222、232、242、312、322、332、342：對應(yīng)導電層去除區(qū)的掩膜區(qū)域

214、224、234、244、314、324、334、344：對應(yīng)非去除區(qū)的掩膜區(qū)域

ani.j，k：區(qū)域(i，j)于第k次光刻工藝中的導電層去除層數(shù)

enk：第k次光刻工藝中導電層去除區(qū)的去除層數(shù)

lni，j/ln3，2：區(qū)域(i，j)/(3，2)暴露出的導電層的編號

tni，j/tn2，3：區(qū)域(i，j)/(2，3)須去除的導電層的層數(shù)

具體實施方式

以下將通過實施方式對本發(fā)明作進一步說明，但該等實施方式僅為例示說明之用，而非用以限制本發(fā)明的范圍。

圖1a為本發(fā)明第一實施方式中一實施例的接觸墊結(jié)構(gòu)的立體圖。圖1b為圖1a的接觸墊結(jié)構(gòu)的上視圖，其中標示各區(qū)域暴露出的導電層的編號lni，j及須去除的導電層層數(shù)tni，j。在本發(fā)明的第一實施例中，在各該區(qū)域(i，j)中不存在高于第lni，j導電層的絕緣層或?qū)щ妼印?/p>

請參照圖1a及圖1b，本實施例的接觸墊結(jié)構(gòu)100中有12層絕緣層102及12層導電層104交替堆疊，且暴露出各導電層104的12個區(qū)域排成4×3的二維陣列。此即對應(yīng)n＝12、p＝4且q＝3的情況。圖中行方向標為i方向、列方向標為j方向，但此i、j方向不一定表示晶圓的x、y方向或y、x方向。這些導電層104由下至上編號為第1至第12(＝n)導電層。各區(qū)域(i，j)(i＝1～4，j＝1～3)暴露出的導電層的編號lni，j如圖1b左半所示，例如，區(qū)域(3，2)暴露出的導電層的編號ln3，2＝6。在第i列的3(＝q)個區(qū)域中，lni，j隨j值增加而遞減，即lni，1＞lni，2＞lni，3。第i列的3(＝q)個區(qū)域及第i+1列的3(＝q)個區(qū)域之間的ln值差異固定，即lni，1-lni+1，1＝lni，2-lni+1，2＝lni，3-lni+1，3。在第j行的4(＝p)個區(qū)域中，lni，j由兩端向中央漸減，即ln1，j，ln4，j＞ln2，j，ln3，j。并且，第j行的4(＝p)個區(qū)域及第j+1行的4(＝p)個區(qū)域之間的ln值差異固定，即 ln1，j-ln1，j+1＝ln2，j-ln2，j+1＝ln3，j-ln3，j+1＝ln4，j-ln4，j+1。

為達成此lni，j分布及各該區(qū)域(i，j)中不存在高于第lni，j導電層的絕緣層或?qū)щ妼拥臓顟B(tài)，須自各區(qū)域(i，j)完全去除特定層數(shù)tni，j(＝n-lni，j＝12-lni，j)的導電層，其值如圖1b右半所示，例如，區(qū)域(2，3)須去除其全區(qū)11層導電層而露出第1層導電層，即tn2，3＝11。此tn值分布可通過使用數(shù)目遠小于n-1(11)個的掩膜進行同數(shù)目的光刻工藝，以特定的掩膜圖案/蝕刻層數(shù)組合來達成，其一例如圖2所示。

請參照圖2，此例使用4個掩膜(m＝4的情況)，其分別在對應(yīng)區(qū)域具有掩膜圖案21、22、23、24，且其使用順序可以任意選擇。

掩膜圖案21包含以圖標方式分布的對應(yīng)導電層去除區(qū)的區(qū)域212及對應(yīng)非去除區(qū)的區(qū)域214，且在使用掩膜圖案21的光刻工藝中，導電層蝕刻去除層數(shù)enk＝1為1層，對應(yīng)區(qū)域212的導電層去除區(qū)的去除層數(shù)ani，j，k＝1為enk＝1(1)，且對應(yīng)區(qū)域214的非去除區(qū)的去除層數(shù)ani，j，k＝1為0。

掩膜圖案22包含以圖標方式分布的對應(yīng)導電層去除區(qū)的區(qū)域222及對應(yīng)非去除區(qū)的區(qū)域224，且在使用掩膜圖案22的光刻工藝中，去除層數(shù)enk＝2為2層，對應(yīng)區(qū)域222的導電層去除區(qū)的去除層數(shù)ani，j，k＝2為enk＝2(2)，且對應(yīng)區(qū)域224的非去除區(qū)的去除層數(shù)ani，j，k＝2為0。

掩膜圖案23包含以圖標方式分布的對應(yīng)導電層去除區(qū)的區(qū)域232及對應(yīng)非去除區(qū)的區(qū)域234，且在使用掩膜圖案23的光刻工藝中，去除層數(shù)enk＝3為4層，對應(yīng)區(qū)域232的導電層去除區(qū)的去除層數(shù)ani，j，k＝3為enk＝3(4)，且對應(yīng)區(qū)域234的非去除區(qū)的去除層數(shù)ani，j，k＝3為0。

掩膜圖案24包含以圖標方式分布的對應(yīng)導電層去除區(qū)的區(qū)域242及對應(yīng)非去除區(qū)的區(qū)域244，且在使用掩膜圖案24的光刻工藝中，去除層數(shù)enk＝4為4層，對應(yīng)區(qū)域242的導電層去除區(qū)的去除層數(shù)ani，j，k＝4為enk＝4(4)，且對應(yīng)區(qū)域244的非去除區(qū)的去除層數(shù)ani，j，k＝4為0。

各光刻工藝的去除層數(shù)的總和為n-1(11)，即enk＝1、enk＝2、enk＝3與enk＝m＝4之和為n-1(11)。接觸墊的各區(qū)域(i，j)在該m次光刻工藝之后累計的導電層去除層數(shù)達到前述的須去除層數(shù)tni，j，即ani，j，k＝1、ani，j，k＝2、ani，j，k＝3與ani，j，k＝m＝4之和為tni，j。例如，區(qū)域(2，2)對應(yīng)掩膜圖案21中對應(yīng)去除區(qū)的區(qū)域212、掩膜圖案22中對應(yīng)去除區(qū)的區(qū)域222、掩膜圖案23 中對應(yīng)去除區(qū)的區(qū)域232及掩膜圖案24中對應(yīng)非去除區(qū)的區(qū)域244，即an2，2，k＝1＝enk＝1＝1、an2，2，k＝2＝enk＝2＝2、an2，2，k＝3＝enk＝3＝4且an2，2，k＝m＝4＝0，四者之和為tn2，2＝7(圖1b)。

另外，各層導電層104的材料例如是金屬材料、n摻雜復(fù)晶硅、p摻雜復(fù)晶硅，或其組合，各層絕緣層102的材料包含氧化硅、氮化硅、氮氧化硅等。

在各導電層104皆暴露出的接觸墊結(jié)構(gòu)100形成之后，即可于其上形成絕緣層(未繪示)，再于此絕緣層中形成深度不同的多個接觸插塞(未繪示)來電性連接各導電層104。

圖3a為本發(fā)明第一實施方式中另一實施例的接觸墊結(jié)構(gòu)的立體圖。圖3b為圖3a的接觸墊結(jié)構(gòu)的上視圖，其中標示各區(qū)域暴露出的導電層的編號lni，j及須去除的導電層層數(shù)tni，j。

請參照圖3a、3b，本實施例的接觸墊結(jié)構(gòu)300同樣有12層導電層，但暴露出各導電層的12個區(qū)域排成6×2的二維陣列。此即對應(yīng)n＝12、p＝6且q＝2的情況。圖中i方向、j方向定義如前。

各區(qū)域(i，j)(i＝1～6，j＝1～2)暴露出的導電層的編號lni，j如圖3b左半所示。在第i列的2(q)個區(qū)域中，lni，j隨j值增加而遞減，即lni，1＞lni，2。第i列的2(q)個區(qū)域及第i+1列的2(q)個區(qū)域之間的ln值差異固定，即lni，1-lni+1，1＝lni，2-lni+1，2。在第j行的6(p)個區(qū)域中，lni，j由兩端向中央漸減，即ln1，j，ln6，j＞ln2，j，ln5，j＞ln3，j，ln4，j。并且，第1行的6(p)個區(qū)域及第2行的6(p)個區(qū)域之間的ln值差異固定，即ln1，1-ln1，2＝ln2，1-ln2，2＝ln3，1-ln3，2＝ln4，1-ln4，2＝ln5，1-ln5，2＝ln6，1-ln6，2。

為達成此lni，j分布及各該區(qū)域(i，j)中不存在高于第lni，j導電層的絕緣層或?qū)щ妼拥臓顟B(tài)而須自各區(qū)域(i，j)去除的導電層層數(shù)tni，j(＝n-lni，j＝12-lni，j)如圖3b右半所示。此tn值分布可通過使用數(shù)目(m)遠小于n-1(11)個的掩膜進行同數(shù)目的光刻工藝，以特定的掩膜圖案/蝕刻層數(shù)組合來達成，其一例如圖4所示。

如圖4所示，此例使用4個掩膜(m＝4的情況)，其分別在對應(yīng)區(qū)域具有掩膜圖案31、32、33、34，且其使用順序可以任意選擇。

掩膜圖案31包含以圖標方式分布的對應(yīng)導電層去除區(qū)的區(qū)域312及 對應(yīng)非去除區(qū)的區(qū)域314，且在使用掩膜圖案31的光刻工藝中，去除層數(shù)enk＝1為1層，對應(yīng)區(qū)域312的去除區(qū)的去除層數(shù)ani，j，k＝1為enk＝1(1)，且對應(yīng)區(qū)域314的非去除區(qū)的去除層數(shù)ani，j，k＝1為0。

掩膜圖案32包含以圖標方式分布的對應(yīng)去除區(qū)的區(qū)域322及對應(yīng)非去除區(qū)的區(qū)域324，且在使用掩膜圖案32的光刻工藝中，去除層數(shù)enk＝2為2層，對應(yīng)區(qū)域322的去除區(qū)的去除層數(shù)ani，j，k＝2為enk＝2(2)，且對應(yīng)區(qū)域324的非去除區(qū)的去除層數(shù)ani，j，k＝2為0。

掩膜圖案33包含以圖標方式分布的對應(yīng)去除區(qū)的區(qū)域332及對應(yīng)非去除區(qū)的區(qū)域334，且在使用掩膜圖案33的光刻工藝中，去除層數(shù)enk＝3為4層，對應(yīng)區(qū)域332的去除區(qū)的去除層數(shù)ani，j，k＝3為enk＝3(4)，且對應(yīng)區(qū)域334的非去除區(qū)的去除層數(shù)ani，j，k＝3為0。

掩膜圖案34包含以圖標方式分布的對應(yīng)去除區(qū)的區(qū)域342及對應(yīng)非去除區(qū)的區(qū)域344，且在使用掩膜圖案34的光刻工藝中，去除層數(shù)enk＝4為4層，對應(yīng)區(qū)域342的去除區(qū)的去除層數(shù)ani，j，k＝4為enk＝4(4)，且對應(yīng)區(qū)域344的非去除區(qū)的去除層數(shù)ani，j，k＝4為0。

各光刻工藝的去除層數(shù)的總和為n-1(11)，即enk＝1、enk＝2、enk＝3與enk＝m＝4之和為n-1(11)。接觸墊的各區(qū)域(i，j)在該m次光刻工藝之后累計的導電層去除層數(shù)達到前述的須去除層數(shù)tni，j，即ani，j，k＝1、ani，j，k＝2、ani，j，k＝3與ani，j，k＝m＝4之和為tni，j。例如，區(qū)域(2，2)對應(yīng)掩膜圖案31中對應(yīng)去除區(qū)的區(qū)域312、掩膜圖案32中對應(yīng)非去除區(qū)的區(qū)域324、掩膜圖案33中對應(yīng)去除區(qū)的區(qū)域332及掩膜圖案34中對應(yīng)非去除區(qū)的區(qū)域344，即an2，2，k＝1＝enk＝1＝1、an2，2，k＝2＝0、an2，2，k＝3＝enk＝3＝4且an2，2，k＝m＝4＝0，四者之和為tn2，2＝5。

圖5a為本發(fā)明第二實施方式中一實施例的接觸墊結(jié)構(gòu)的上視圖，其中標示各區(qū)域中須部分去除的導電層的層數(shù)tni，j。圖5b為圖5a的接觸墊結(jié)構(gòu)的b-b’剖面圖。

請參照圖5a、5b，本實施例的接觸墊結(jié)構(gòu)500的須去除導電層層數(shù)tni，j分布與圖1b所示者相同，且掩膜圖案分布/蝕刻層數(shù)組合可以與圖2所示者相同，但在暴露出最上方的第n導電層的區(qū)域以外的各該區(qū)域(i，j)中，第lni，j導電層上方的各絕緣層102及各導電層104在該m次光刻工 藝中皆僅被部分去除，從而在第lni，j導電層上層的絕緣層102及導電層104中形成接觸窗開口106，第lni，j導電層即暴露于此接觸窗開口106中。

在該m次光刻工藝之后，可于各接觸窗開口106的側(cè)壁形成間隙壁108，以使稍后將形成于區(qū)域(i，j)中的接觸窗開口106中的第lni，j導電層的接觸窗與第lni，j導電層上方的導電層104隔離。間隙壁108的材質(zhì)為絕緣材質(zhì)，例如為氧化硅、氮化硅、氮氧化硅等。

上述各實施方式的接觸墊結(jié)構(gòu)100、300或500例如是配置于3d存儲器中。

由于本發(fā)明的n(例如為12)層導電層的接觸墊結(jié)構(gòu)可使用遠少于n-1次的光刻工藝(例如4次)來形成，故其工藝可大幅簡化，工藝控制也比較容易。

以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。