一種具有箝位功能的比較器電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路，具體涉及一種具有箝位功能的比較器電路。
【背景技術(shù)】
[0002]在一些電子驅(qū)動系統(tǒng)中，控制電路需要采用外部信號以做出正確的判斷，比如相位檢測，過零檢測等，在過零檢測電路中通常采用比較器來作為檢測的技術(shù)方案。又因為檢測電路為集成電路，自身的耐壓有限，而外部的輸入信號的波動范圍可能超出電路的耐壓范圍，對電路造成損害，因此通常在輸入信號的位置設(shè)置箝位電路以保護(hù)。
[0003]常見的箝位電路的方式有兩種，分別如下:
(I)第一種是二極管箝位電路，如附圖1所示，該電路由二極管和比較器構(gòu)成，比較器的正相輸入端(或負(fù)相輸入端)經(jīng)過電阻連接輸入電壓(Vil)，比較器的負(fù)相輸入端(或正相輸入端)連接參考電壓(VF1)。該箝位電路利用兩個二極管(D1、D2)的正向?qū)ㄌ匦詫斎攵藅l點(diǎn)進(jìn)行箝位；當(dāng)tl點(diǎn)電位下降時，因為二極管(Dl)的箝位作用，tl點(diǎn)的電路只能降到比參考電壓(VFl)低一個PN結(jié)導(dǎo)通壓降(Vpn)的電壓值附近，S卩VFl-Vpn;反之，當(dāng)tl點(diǎn)電壓升高時，被二極管D2箝位在VFl+Vpn附近。因此tl點(diǎn)的電位被箝位在VFl-Vpn?VFl+Vpn范圍之間。該電路結(jié)構(gòu)的缺點(diǎn)是:VFI需要有足夠的帶載能力，防止因驅(qū)動能力不足，導(dǎo)致VFI自身電壓偏離，失去箝位作用。VFl驅(qū)動能力的增強(qiáng)，需要增加對應(yīng)電路的面積，不利于集成設(shè)
i+o
[0004](2)第二種是MOS管箝位電路，如附圖2所示，該電路由MOS管和比較器構(gòu)成。該電路中的PMOS管的漏極接地(GND)，襯底接電源(VDD_5V)，PM0S管的源極和NMOS管的源極連接同時連接到比較器的一個輸入端，匪OS管的漏端接電源(VDD_5V)，其襯底電位是GND ；兩個MOS管的柵極連接在一起和參考電壓(VF2)相連。該結(jié)構(gòu)利用PMOS管和匪OS管的開啟特性(假設(shè)PMOS管的開啟電壓為Vthp，匪OS管的開啟電壓為Vthn)，將輸入端t2點(diǎn)的電壓限制在VF2-Vthn?VF2+Vthp之間，同時避開了附圖1所示電路結(jié)構(gòu)的缺陷，對參考電壓(VF2)的負(fù)載能力要求不高。但該結(jié)構(gòu)的缺點(diǎn)是:因為MOS管的襯底電壓和源端電壓的差異帶來的襯偏效應(yīng)，將使MOS的開啟電壓值變化范圍較大，應(yīng)用電壓范圍有限。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的就是為了克服現(xiàn)有【背景技術(shù)】中的缺陷，提出了一種具有箝位功能的比較器電路，該電路不僅避免了對參考電壓驅(qū)動能力較高的要求，而且能夠克服襯偏效應(yīng)對開啟電壓的影響。
[0006]為了解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是:一種具有箝位功能的比較器電路，包括WOS管、PMOS管和比較器，其特征是:所述WOS管的源極和襯底短接在一起，其漏極與電源(VCC)相連;所述PMOS管的源極和襯底短接在一起，其漏極與地相連;所述比較器的一輸入端(正相輸入端或負(fù)相輸入端)連接所述NMOS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓(Vi3);所述比較器的另一個輸入端(負(fù)相輸入端或正相輸入端)連接參考電壓(VF3);所述比較器的輸出端(VO)與外部電路相連。
[0007]優(yōu)選的:所述比較器的正相輸入端連接所述匪OS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓(Vi 3 )，其負(fù)相輸入端連接參考電壓(VF3 )。
[0008]另一優(yōu)選的:所述比較器的負(fù)相輸入端連接所述匪OS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓(Vi3)，其正相輸入端連接參考電壓(VF3)。
[0009]本發(fā)明的有益效果是:本發(fā)明的電路結(jié)構(gòu)中將MOS管的源極和襯底短接在一起，使得襯底電位和源極電位相同，從而避免了襯偏效應(yīng)的發(fā)生；同時因為PMOS管的襯底電壓獨(dú)立于VCC，因此VCC的電壓不再局限于低壓應(yīng)用，可以采用高壓電源，其電壓應(yīng)用范圍很寬。
[0010]另外，本發(fā)明結(jié)構(gòu)也具備了附圖2中的優(yōu)點(diǎn)，對參考電壓的負(fù)載能力要求不高。
【附圖說明】
[0011]圖1，現(xiàn)有二極管箝位電路的原理圖；
圖2，現(xiàn)有MOS管箝位電路的原理圖；
圖3，本發(fā)明的電路原理圖。
【具體實(shí)施方式】
[0012]下面結(jié)合附圖以及優(yōu)選的方案對本發(fā)明的工作原理作進(jìn)一步詳細(xì)的說明。
[0013]如圖3所示，是本發(fā)明的電路原理圖，具體是一種具有箝位功能的比較器電路，該電路包括NMOS管、PMOS管和比較器，所述匪OS管的源極和襯底短接在一起，其漏極與電源(VCC)相連;所述PMOS管的源極和襯底短接在一起，其漏極與地相連;所述比較器的一輸入端(正相輸入端或負(fù)相輸入端)連接所述NMOS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓(Vi3);所述比較器的另一個輸入端(負(fù)相輸入端或正相輸入端)連接參考電壓(VF3);所述比較器的輸出端(VO)與外部電路相連。
[0014]實(shí)施例一:本實(shí)施例中的比較器的正相輸入端連接所述匪OS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓(Vi3)，其負(fù)相輸入端連接參考電壓(VF3)，假設(shè)PMOS管的開啟電壓為Vthp，NM0S管的開啟電壓為Vthn，那么輸入端t3點(diǎn)的電壓被限制在(VF3-Vthn)?(VF3+Vthn)的電壓范圍內(nèi)，保證不受襯偏效應(yīng)影響。
[0015]實(shí)施例二:本實(shí)施例中的比較器的負(fù)相輸入端連接所述匪OS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓(Vi3)，其正相輸入端連接參考電壓(VF3)，假設(shè)PMOS管的開啟電壓為Vthp，NM0S管的開啟電壓為Vthn，那么輸入端t3點(diǎn)的電壓被限制在(VF3-Vthn)?(VF3+Vthn)的電壓范圍內(nèi)，保證不受襯偏效應(yīng)影響。
[0016]本發(fā)明是一種新型的具有箝位功能的比較器電路，該電路不僅避免了對參考電壓驅(qū)動能力較高的要求，而且有效克服了襯偏效應(yīng)，電壓應(yīng)用范圍更廣。
【主權(quán)項】
1.一種具有箝位功能的比較器電路，包括匪OS管、PMOS管和比較器，其特征是:所述NMOS管的源極和襯底短接在一起，其漏極與電源相連;所述PMOS管的源極和襯底短接在一起，其漏極與地相連;所述比較器的一輸入端連接所述NMOS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓;所述比較器的另一個輸入端連接參考電壓;所述比較器的輸出端與外部電路相連。2.根據(jù)權(quán)利要求1所述的具有箝位功能的比較器電路，其特征是:所述比較器的一輸入端為正相輸入端，所述正相輸入端連接所述NMOS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓;該比較器的另一輸入端為負(fù)相輸入端，所述負(fù)相輸入端連接參考電壓。3.根據(jù)權(quán)利要求1所述的具有箝位功能的比較器電路，其特征是:所述比較器的一輸入端為負(fù)相輸入端，所述負(fù)相輸入端連接所述NMOS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓;該比較器的另一輸入端為正相輸入端，所述正相輸入端連接參考電壓。
【專利摘要】本發(fā)明公開了一種電路，具體一種具有箝位功能的比較器電路，包括NMOS管、PMOS管和比較器，所述NMOS管的源極和襯底短接在一起，其漏極與電源相連；所述PMOS管的源極和襯底短接在一起，其漏極與地相連；所述比較器的一輸入端連接所述NMOS管和PMOS管的源極，該輸入端并經(jīng)過電阻連接輸入電壓；所述比較器的另一個輸入端連接參考電壓；所述比較器的輸出端與外部電路相連接。本發(fā)明的電路結(jié)構(gòu)不僅避免了對參考電壓驅(qū)動能力較高的要求，而且能夠有效地克服偏襯效應(yīng)，電壓應(yīng)用范圍更廣。
【IPC分類】H03K5/22
【公開號】CN105656462
【申請?zhí)枴?br>【發(fā)明人】劉衛(wèi)中, 王效, 張明豐, 蔣亞平, 孔祥藝, 唐穎炯, 王娜芝, 牛瑞萍, 吳燕
【申請人】無錫華潤矽科微電子有限公司
【公開日】2016年6月8日
【申請日】2015年12月31日