專利名稱：靜電泄放保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與電子集成電路相關(guān)，并且是專門針對(duì)集成電路中的靜電泄放保護(hù)電路的。
在半導(dǎo)體工業(yè)中，靜電泄放保護(hù)(ESD)電路的作用是人們所共知的。ESD電路能夠保證在常規(guī)的后工藝流程中集成的半導(dǎo)體器件不會(huì)被靜電損壞。但是半導(dǎo)體工業(yè)當(dāng)前和今后的發(fā)展趨勢(shì)正在對(duì)已知的ESD電路的性能產(chǎn)生不利的影響。
例如，重?fù)诫s外延襯底的作用防止了金屬氧化半導(dǎo)體(MOS)場(chǎng)效應(yīng)晶體管(FETS)和厚場(chǎng)氧化(TFO)器件以電流分流器件的方式工作。在正常使用中，人們希望襯底重?fù)诫s。該襯底減少了不希望的“閂鎖”現(xiàn)象的發(fā)生。在發(fā)生閂鎖時(shí)，由兩個(gè)互補(bǔ)的MOSFET形成的兩個(gè)寄生雙極晶體管將構(gòu)成一個(gè)反饋回路。在這個(gè)反饋回路中，第一個(gè)寄雙極管的基極同時(shí)也是第二個(gè)雙極管的收集極。反之，第二個(gè)雙極管的基極則是第一個(gè)雙極管的收集極。當(dāng)這兩個(gè)寄生雙極管都導(dǎo)通時(shí)，將在電源與地線之間形成大電流。在兩個(gè)MOSFET晶體管的其中一個(gè)端口上發(fā)生的大電流事件將會(huì)使對(duì)應(yīng)的兩個(gè)寄生雙極晶體管導(dǎo)通。重?fù)诫s外延襯底通過(guò)將襯底接地，從而將一個(gè)寄生晶體管的基極和另一個(gè)寄生晶體管的收集極接地，進(jìn)而實(shí)現(xiàn)了切斷電流反饋回路的作用。
為了減小方塊電阻而采用的硅化物結(jié)合層也會(huì)降低已知ESD電路的性能。在這些ESD電路中，數(shù)個(gè)MOSFET管或單個(gè)指形結(jié)構(gòu)的MOSFET是利用其中的寄生雙極器件來(lái)提供ESD保護(hù)功能的。這樣的ESD電路是利用寄生雙極晶體管的“快反向”電流—電壓特性來(lái)工作的。首先，在一個(gè)特定的收集極—發(fā)射極電壓Vt1下電流開(kāi)始流過(guò)一個(gè)雙極晶體管。其次，隨著電流的增加收集極—發(fā)射極電壓下降，即從Vt1“快反向”。然后，變化趨勢(shì)發(fā)生倒轉(zhuǎn)，收集極—發(fā)射極電壓隨著電流的增加而上升。最后，雙極晶體管在另一個(gè)收集極—發(fā)射極電壓Vt2時(shí)失效。硅化物導(dǎo)電層的低電阻值會(huì)使最終的擊穿電壓Vt2低于初始電壓Vt1。這樣一種電流電壓關(guān)系會(huì)使第一個(gè)MOSFET管或MOSFET管中的第一個(gè)指形分枝在一個(gè)比第二個(gè)MOSFET管開(kāi)啟電壓更低的電壓下?lián)舸?。這樣，由一組MOSFET管提供的保護(hù)功能并不比單個(gè)MOSFET管提供的保護(hù)功能強(qiáng)。
一些已知的ESD電路利用集成電路中的電位線之間的內(nèi)在電容來(lái)分流一條電位線施加到其他電位線上的過(guò)量能量。這個(gè)方法減少了實(shí)現(xiàn)ESD保護(hù)功能所需的晶體管的總數(shù)。但是，隨著集成電路中電容值的下降這個(gè)方法也將會(huì)失效。因此，針對(duì)某個(gè)特定的集成電路而設(shè)計(jì)的ESD保護(hù)電路對(duì)于另一種電路來(lái)說(shuō)可能是不夠的。進(jìn)一步來(lái)講，芯片尺寸的減小是半導(dǎo)體工業(yè)中的主流方向之一。針對(duì)一個(gè)特定的集成電路設(shè)計(jì)的ESD保護(hù)電路將會(huì)因電路幾何尺寸的減小或“縮小”而可能不能提供充分的保護(hù)功能。
其他已知的ESD電路利用二極管串來(lái)分流能量。不幸的是二極管會(huì)泄漏電流。而且每一個(gè)二極管的泄漏電流會(huì)隨著二極管溫度的上升而上升。半導(dǎo)體工業(yè)的另一個(gè)趨勢(shì)是設(shè)計(jì)與生產(chǎn)消耗盡量少的電流且適用面更廣的集成電路。這兩個(gè)目標(biāo)將會(huì)受到受限于環(huán)境因素的泄漏型設(shè)計(jì)的負(fù)影響。


圖1是一個(gè)部分方塊圖，即按照本發(fā)明而構(gòu)造的一個(gè)輸入/輸出驅(qū)動(dòng)電路的原理圖；圖2是圖1中說(shuō)明的ESD電路的電路圖；圖3是圖1中說(shuō)明的高壓阻塞電路的電路圖；圖4是圖1中說(shuō)明的柵泵的電路圖；圖5是圖1中說(shuō)明的阱泵的電路圖。
圖1是一個(gè)部分方塊圖，即按照本發(fā)明而構(gòu)造的一個(gè)輸入/輸出(I/O)驅(qū)動(dòng)電路的原理圖。I/O驅(qū)動(dòng)電路10中包含一個(gè)對(duì)靜電泄放和電過(guò)載(EOS)現(xiàn)象提供保護(hù)的ESD電路。下面將聯(lián)系圖2對(duì)ESD電路12作更充分的描述。
就此而言，應(yīng)注意到在ESD電路12中是利用一個(gè)MOSFET晶體管來(lái)觸發(fā)分流過(guò)量能量的寄生雙極晶體管。采用觸發(fā)電流降低了寄生雙極晶體管開(kāi)始分流能量的工作點(diǎn)。采用寄生雙極晶體管可以代替一個(gè)真正的雙極器件。一個(gè)真正的雙極晶體管的控制極是與半導(dǎo)體襯底分隔開(kāi)的，因此它是可以直接控制的。在通常情況下，制作雙極器件會(huì)顯著地提高集成電路的生產(chǎn)成本。觸發(fā)電流直接施加到寄生雙極晶體管的控制極上可以局部地克服由重?fù)诫s襯底引起的電勢(shì)差。通常襯底連接到電源輸入中的低電位?？梢酝ㄟ^(guò)增加或減少二極管串中的二極管數(shù)目來(lái)方便地對(duì)觸發(fā)點(diǎn)編程。但是，對(duì)過(guò)量能量的絕大部分進(jìn)行分流的是寄生雙極器件而不是二極管串。因此，每個(gè)單獨(dú)的二極管都可以制作得很小以便于使引起性能變化的電流泄漏和溫度最小。而且ESD電路12的工作并不依賴于兩條電位線之間的電容。因此，ESD電路12可以加入到小的集成電路、大的集成電路、以及加入到運(yùn)用到整個(gè)設(shè)計(jì)結(jié)構(gòu)中的標(biāo)準(zhǔn)單元庫(kù)中。熟練的技術(shù)人員可以將ESD電路12應(yīng)用到當(dāng)前和今后的集成電路工藝流程中。
繼續(xù)圖1的討論，輸入/輸出(I/O)壓點(diǎn)14上將產(chǎn)生一個(gè)傳輸?shù)桨琁/O驅(qū)動(dòng)電路10的集成電路之外的另一個(gè)器件上的電位。在本實(shí)施方式中，I/O驅(qū)動(dòng)電路10輸出0或3.3V電壓到I/O壓點(diǎn)14上。在其他的實(shí)施方式中，I/O驅(qū)動(dòng)電路10中可以包含接收從其他器件上產(chǎn)生的電位的電路，這些器件在包含I/O驅(qū)動(dòng)電路10的集成電路之外。在這些實(shí)施方式中，電位可能仍然是0或3.3V。在另一些實(shí)施方式中，接收到的最高電位可能超過(guò)最高輸出電位。例如，I/O驅(qū)動(dòng)電路10可能輸出0或3.3V信號(hào)但可能接收0或5V信號(hào)。
I/O壓點(diǎn)14連接到P型MOSFET晶體管16的第一電流極和N型MOSFET晶體管18的第一電流極。晶體管16的第二電流極和控制極分別連接到第一電源VDD和高壓阻塞電路20的輸出端。高壓阻塞電路20接收4個(gè)輸入PREDRIVER IN A、VDD，I/O壓點(diǎn)14和晶體管16的阱。高壓阻塞電路20將在后面結(jié)合圖3進(jìn)行介紹。
晶體管18的第二電流極和控制極分別連接到N型MOSFET晶體管22的第一電流極和第一電源VDD。晶體管22的第二電流極和控制極分別連接到第二電源VSS和輸入信號(hào)PREDRIVER IN B上。
I/O驅(qū)動(dòng)電路10中也包含在VDD和VSS之間并行連接的干線箝位器(rail clamp)24和二極管26。干線箝位器24可以是包含I/O驅(qū)動(dòng)電路10在內(nèi)的集成電路的固有電容，如果該電容足夠大的話；也可以是一個(gè)有源電路，該電路在發(fā)生ESD現(xiàn)象時(shí)在VDD和VSS之間提供一個(gè)電流泄放路徑。二極管26的連接方式保證了當(dāng)VSS比VDD高約0.5V時(shí)它將傳導(dǎo)電流。通常VDD比VSS高3.3V。柵泵28的4個(gè)端口分別連接到VDD，晶體管16的控制極，I/O壓點(diǎn)14，以及晶體管16的阱。柵泵28將在下面結(jié)合圖4進(jìn)行介紹。阱泵30的三個(gè)端口分別連接到VDD，晶體管16的阱，以及I/O壓點(diǎn)14。阱泵30將在下面結(jié)合圖5進(jìn)行介紹。npn雙極晶體管32的第一電流極，第二電流極和控制極分別連接到VDD，I/O壓點(diǎn)14和VSS。二極管34的第一和第二端分別連接到I/O壓點(diǎn)14和VSS。二極管34的連接方式使得當(dāng)VSS比I/O壓點(diǎn)14上的電位高約0.5V時(shí)它將導(dǎo)通電流。通常I/O壓點(diǎn)14上的電位高于或等于VSS。
I/O驅(qū)動(dòng)電路10的操作可以參照兩種操作方式來(lái)方便地進(jìn)行描述(1)正常的I/O操作，(2)靜電泄放保護(hù)。靜電泄放保護(hù)功能可以進(jìn)一步劃分成四種情況，它們分別與四類用于測(cè)試人體模型的方法相對(duì)應(yīng)(1)相對(duì)于VDD的正輸入電位，(2)相對(duì)于VSS的正輸入電位，(3)相對(duì)于VDD的負(fù)輸入電位，(4)相對(duì)于VSS的負(fù)輸入電位。
正常操作在正常操作方式下，I/O驅(qū)動(dòng)電路10既可以用作輸出也可以用作輸入驅(qū)動(dòng)器。具體的功能是由控制信號(hào)PREDRIVER IN A和PREDRIVER IN B的邏輯狀態(tài)來(lái)選擇的。如果I/O驅(qū)動(dòng)電路10被用作輸出緩沖器，則被輸出的信號(hào)(在別處產(chǎn)生)將施加到晶體管16的控制極和晶體管22的控制極上。被輸出的信號(hào)是通過(guò)高壓阻塞電路20施加到晶體管16的控制極上。因此，PREDRIVER IN A和PREDRIVER IN B都處于預(yù)期的輸出信號(hào)的電位上。依賴于被使能的晶體管，電源VDD或電源VSS將與I/O壓點(diǎn)14相連接。如果I/O驅(qū)動(dòng)電路10用作輸入緩沖器，則PREDRIVER IN A將被置為VDD且PREDRIVER IN B被置為VSS。這些電位將I/O壓點(diǎn)14置為高阻態(tài)。在這種情況下，在I/O驅(qū)動(dòng)電路10之外產(chǎn)生的電位將施加到I/O壓點(diǎn)14上并通過(guò)電路(未畫(huà)出)進(jìn)行緩沖。
如上所述，I/O驅(qū)動(dòng)電路10是5V容限。如果一個(gè)5V信號(hào)施加到I/O壓點(diǎn)14上，則不會(huì)產(chǎn)生損害。晶體管16的控制極和阱分別通過(guò)柵泵28和阱泵30被偏置到較高的輸入電位上。這種偏置方式保證了當(dāng)高于電源VDD的電位施加到I/O壓點(diǎn)14上時(shí)晶體管16不會(huì)導(dǎo)通電流。而且，高壓阻塞電路20保證了施加到晶體管16控制極上的偏置電壓不會(huì)施加到內(nèi)部電路(未畫(huà)出)。
ESD現(xiàn)象相對(duì)于VDD的正電壓輸入在這種情況下，相對(duì)于電源VDD的一個(gè)大的正電位信號(hào)施加到I/O壓點(diǎn)14上。大的正輸入電位使ESD電路12將能量從I/O壓點(diǎn)14分流到當(dāng)前處于浮空態(tài)的VSS上。電源VSS上的電位開(kāi)始上升，并正向偏置二極管26。這樣ESD電路12，電源VSS和二極管26形成了一個(gè)從I/O壓點(diǎn)14到電源VDD的泄放路徑。相對(duì)于VSS的正電壓輸入在這種情況下，相對(duì)于電源VSS的大的正電位信號(hào)施加到I/O壓點(diǎn)14上。再一次的，大的正輸入電壓使ESD電路12從I/O壓點(diǎn)14分流能量到VSS。這樣ESD電路12形成一個(gè)從I/O壓點(diǎn)14到電源VSS的泄放路徑。相對(duì)于VDD的負(fù)輸入電壓這里，一個(gè)相對(duì)于電位VDD的大的負(fù)電位施加到I/O壓點(diǎn)14上，這個(gè)大的負(fù)電位正向偏置二極管34并使干線箝位器24將電源VSS與電源VDD連接起來(lái)。二極管34和干線箝位器24形成一個(gè)從電源VDD到I/O壓點(diǎn)14的泄放路徑。同樣地，干線箝位器既可以是包含I/O驅(qū)動(dòng)電路10在內(nèi)的集成電路的固有電容也可以是有源的箝位電路。還存在第二條從電源VDD經(jīng)過(guò)晶體管32到I/O壓點(diǎn)14的分流路徑。在這第二種情況下，固有電容(或干線箝位器24)將VDD連接到VSS并最終連接到晶體管32的控制極。晶體管32將被正向偏置從而使電流從電源的經(jīng)晶體管32流到I/O壓點(diǎn)14。相對(duì)于VSS的負(fù)電壓輸入在這種情況下，相對(duì)于電源VSS一個(gè)大的負(fù)電壓施加到I/O壓點(diǎn)14上。這里，二極管34成為正向偏置，實(shí)現(xiàn)能量從電源VSS到I/O壓點(diǎn)14的分流。還存在第二條從電源VSS經(jīng)過(guò)晶體管32到I/O壓點(diǎn)14的分流路徑。在這第二種情況下，晶體管32中的控制極到第二電流極之間的結(jié)正向偏置，形成一個(gè)從電源VSS到I/O壓點(diǎn)14的直接電流通路。如圖1所示，電源VSS連接到晶體管32的控制極。
圖2中示出了圖1中描述的ESD電路12的電路圖。串行連接的二極管鏈200的第一個(gè)端點(diǎn)和寄生npn雙極晶體管202的第一電流極連接到I/O壓點(diǎn)14。二極管鏈200的第二端點(diǎn)連接到P型MOSFET晶體管204的第一電流極。在圖中示出的實(shí)施方式中，二極管鏈200包含5個(gè)二極管。晶體管202的第二電流極和控制極分別連接到電源VSS和晶體管204的第二電流極。晶體管204的控制極連接到二極管206的第一端點(diǎn)和電源VDD。二極管206的第二端點(diǎn)連接到晶體管204的阱。二極管鏈200中的各個(gè)二極管的連接使得當(dāng)I/O壓點(diǎn)14上的電位高于約(5*0.5)V加上漏極壓降的總和時(shí)它們將導(dǎo)通電流。TFO(厚場(chǎng)氧化)器件由兩個(gè)具有相同導(dǎo)電類型的擴(kuò)散區(qū)組成，這兩個(gè)擴(kuò)散區(qū)是相互緊鄰的，且它們是在具有相反導(dǎo)電類型的半導(dǎo)體上實(shí)現(xiàn)的。典型的情況是在P型襯底上實(shí)現(xiàn)兩個(gè)n型區(qū)。厚場(chǎng)氧化層是在相同或相反的擴(kuò)散或注入?yún)^(qū)之間的中間區(qū)域在襯底之上形成的。
絕緣體硅(SOI)是一種新技術(shù)，該技術(shù)是在諸如二氧化硅，藍(lán)寶石，金剛石等絕緣襯底上制備半導(dǎo)體器件。本發(fā)明可以應(yīng)用到這個(gè)技術(shù)中并實(shí)現(xiàn)相同的功能。在這個(gè)技術(shù)中，可以在晶體管202管體的旁邊形成一個(gè)提供觸發(fā)電流的接觸孔。
ESD電路12的操作通過(guò)參考兩種可能的情況將能得以方便地進(jìn)行描述(1)靜電泄放(ESD)情況，和(2)電壓過(guò)載(EOS)情況。通常，ESD情況的持續(xù)時(shí)間比EOS情況短且典型的ESD情況是在集成電路沒(méi)有加電時(shí)發(fā)生的。
ESD情況象前面結(jié)合圖1所進(jìn)行的描述那樣，ESD電路12在兩種情況下提供ESD保護(hù)(1)相對(duì)于VDD的正輸入電壓和(2)相對(duì)于VSS的正輸入電壓。在第一種情況下，當(dāng)I/O壓點(diǎn)14上的電壓超過(guò)約(5*0.5)V加晶體管204的閾值電壓的總和時(shí)晶體管204開(kāi)始向晶體管202輸出觸發(fā)電流。在短時(shí)間之后，晶體管202分流從I/O壓點(diǎn)14到電源VSS的電流。二極管26(圖1中示出)則構(gòu)成到電源VDD的電路通路。在第二種情況下，當(dāng)I/O壓點(diǎn)14上的電壓超過(guò)約(5*0.5)V加晶體管204的閾值電壓的總和時(shí)晶體管204也開(kāi)始向晶體管202輸出觸發(fā)電流。在短時(shí)間之后，晶體管202直接分流從I/O壓點(diǎn)14到電源VSS的電流。
EOS情況在EOS情況下，ESD電路12的操作與它在ESD情況下的操作是類似的。這里，當(dāng)I/O壓點(diǎn)上的電壓超過(guò)約(5*0.5)V加晶體管204的閾值電壓再加晶體管204控制極上的電壓(VDD)的總和時(shí)晶體管204開(kāi)始向晶體管202輸出觸發(fā)電流。
二極管鏈200中的二極管的數(shù)目是由最小的電源VDD允許值與I/O壓點(diǎn)14上最大的允許輸入電壓值之差除以單個(gè)二極管上的壓降來(lái)確定的。通常這些值分別比VDD的正常值低10％和比正常的輸入電壓值高10％。在這里描述的實(shí)施方式中，VDD是3.3V且最大可容許的輸入電壓是5.0V。因此，選擇了5個(gè)二極管(5.5-3.0)/(0.5)。
在ESD電路12的第二種實(shí)施方式中省去了二極管206。在這種情況下，晶體管204具有一個(gè)寄生縱向和一個(gè)寄生橫向pnp型雙極晶體管的特性。如果晶體管204與晶體管202在物理上是緊鄰的，則這些特性將產(chǎn)生一個(gè)使晶體管202的局部襯底電勢(shì)提高的基極電流。這個(gè)附加的基極電流將進(jìn)一步觸發(fā)晶體管202。在另一種實(shí)施方式中，可以用一個(gè)電阻或直接的電學(xué)連接來(lái)代替二極管206。
在推薦的實(shí)施方式中，晶體管202是通過(guò)在P型襯底中做兩個(gè)n型阱來(lái)實(shí)現(xiàn)的。這兩個(gè)n型阱形成第一和第二電流極。在這兩個(gè)n型阱中間做一個(gè)p型接觸。連接到p型襯底的p型接觸構(gòu)成一個(gè)控制極。這種基本設(shè)計(jì)可以通過(guò)重復(fù)的方式來(lái)增加晶體管202的總寬度從而避免了不必要地占用集成電路的空間。而且，通常的做法是周期性地將p型襯底連接到電源VSS上。這些連接點(diǎn)不能安排在晶體管202的附近。否則，由觸發(fā)電流提供的襯底(電位)提升效果將會(huì)被抑制。
圖3中示出了圖1中描述的高壓阻塞電路20的電路圖。高壓阻塞電路20由一個(gè)傳輸門300組成，該傳輸門自身包含一個(gè)p型MOSFET晶體管302和一個(gè)n型MOSFET晶體管304。晶體管302的控制極連接到I/O壓點(diǎn)14。晶體管304的控制極連接到電源VDD。晶體管302和304的第一電流極接收信號(hào)PREDRIVER INA、晶體管302和304的第二電流極連接到晶體管16的控制極。晶體管302的管體也連接到晶體管16的阱上。
在工作時(shí)，傳輸門300中的n型晶體管限制了從I/O壓點(diǎn)14傳輸?shù)絻?nèi)部電路(未畫(huà)出)的電壓不超過(guò)(3.3-Vtn)V，其中Vtn是晶體管304的閾值電壓。晶體管302將一個(gè)等于VDD(沒(méi)有衰減)的控制信號(hào)傳輸?shù)骄w管16的控制極上。
圖4示出了圖1中描述的柵泵電路28的電路圖。柵泵電路28由一個(gè)p型MOSFET晶體管400組成。晶體管400的第一電流極，第二電流極，和控制極分別連接到晶體管16的控制極，I/O壓點(diǎn)14和電源VDD。晶體管400的管體也連接到晶體管16的阱上。
圖5示出了圖1中描述的阱泵30的電路圖。阱泵30由兩個(gè)p型MOSFET晶體管500和502組成。晶體管500的第一電流極，第二電流極，和控制極分別連接到電源VDD，晶體管16的阱，和I/O壓點(diǎn)14。晶體管502的第一電流極，第二電流極，和控制極分別連接到晶體管16的阱，I/O壓點(diǎn)14，和電源VDD。晶體管500和502的管體也連接到晶體管16的阱上。
在工作時(shí)，當(dāng)I/O壓點(diǎn)14上的電位超過(guò)電源VDD時(shí)晶體管500和502調(diào)整晶體管16的阱。特別地，當(dāng)I/O壓點(diǎn)14上的電位最初開(kāi)始超過(guò)電源VDD時(shí)，晶體管502使晶體管16的阱跟隨上升的電位。這個(gè)技術(shù)防止了晶體管16的漏極寄生二極管正向偏置。反之，當(dāng)I/O壓點(diǎn)14上的電位復(fù)原為VDD或VSS時(shí)，晶體管500通過(guò)將電荷釋放到電源VDD上從而將阱電位恢復(fù)到它的初始值VDD。
雖然通過(guò)參考一種特定的實(shí)施方式對(duì)本發(fā)明已經(jīng)進(jìn)行了描述，但是熟練的技術(shù)人員將可以作進(jìn)一步的修改和改進(jìn)。例如，這里公開(kāi)的發(fā)明是相對(duì)于一種特定的晶體管導(dǎo)電類型來(lái)描述的?；谏鲜雒枋?，熟練的技術(shù)人頁(yè)可以在相關(guān)的環(huán)境下改變導(dǎo)電類型以便于使發(fā)明適合于一個(gè)特定的工藝或?qū)嵤┓绞降囊蟆Ｊ炀毜募夹g(shù)人員可以通過(guò)替換其他的結(jié)構(gòu)來(lái)達(dá)到相同的目的。因此應(yīng)認(rèn)識(shí)到本發(fā)明包含所有不違反在下面所附的權(quán)利要求書(shū)中定義的實(shí)質(zhì)和范圍的修改。
權(quán)利要求
1.一個(gè)實(shí)現(xiàn)靜電泄放保護(hù)功能的電路，其特征在于一個(gè)輸入端點(diǎn)；一個(gè)二極管鏈，該二極管鏈的特征在于，至少一個(gè)二極管的特征在于它的第一端點(diǎn)和第二端點(diǎn)，其中第一端點(diǎn)連接到輸入端點(diǎn)上；一個(gè)晶體管，該晶體管的特征在于它的第一電流極，第二電流極，和控制極，其中第一電流極連接到二極管鏈的第二端點(diǎn)，控制極連接到第一電源；以及一個(gè)寄生雙極器件，其中寄生雙極器件的特征在于在一個(gè)具有相反導(dǎo)電類型的體中制作具有相同導(dǎo)電類型的第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)，且第一擴(kuò)散區(qū)連接到輸入端點(diǎn)，第二擴(kuò)散區(qū)連接到第二電源，體連接到晶體管的第二電流極。
2.權(quán)利要求1中的電路，其中體連接到第二電源。
3.權(quán)利要求1中的電路中，其中晶體管是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
4.權(quán)利要求1中的電路，其中二極管鏈包含多個(gè)串行連接的二極管。
5.權(quán)利要求1中的電路，進(jìn)一步特征在于一個(gè)具有第一端點(diǎn)和第二端點(diǎn)的電流阻塞二極管，其中第一端點(diǎn)連接到第一電源，第二端點(diǎn)連接到晶體管的管體。
6.權(quán)利要求1中的電路，進(jìn)一步特征在于一個(gè)具有第一端點(diǎn)和第二端點(diǎn)的限流電阻，其中第一端點(diǎn)連接到第一電源，第二端點(diǎn)連接到晶體管的管體。
7.權(quán)利要求1中的電路，其晶體管的體連接到第一電源。
8.權(quán)利要求1中的電路，進(jìn)一步特征在于與位于第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)之間的寄生雙極器件的體電學(xué)接觸。
9.權(quán)利要求1中的電路，進(jìn)一步特征在于與寄生雙極器件的管體電學(xué)接觸，其中第一擴(kuò)散區(qū)是安排在第二擴(kuò)散區(qū)和電學(xué)接觸之間。
10.權(quán)利要求1中的電路，進(jìn)一步特征在于與包圍第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)的寄生雙極器件的體電學(xué)接觸。
全文摘要
靜電泄放(ESD)電路(12)為輸入/輸出驅(qū)動(dòng)電路(10)提供有效的保護(hù)功能。泄放路徑是由一個(gè)寄生的雙極晶體管(202)提供的。寄生雙極器件是由MOSFET晶體管(204)和二極管鏈(200)的組合來(lái)觸發(fā)的。通過(guò)改變二極管鏈中單個(gè)二極管的數(shù)目,MOSFET晶體管的觸發(fā)點(diǎn)是可編程的。
文檔編號(hào)H01L23/60GK1202734SQ98103879
公開(kāi)日1998年12月23日 申請(qǐng)日期1998年2月17日 優(yōu)先權(quán)日1997年2月18日
發(fā)明者杰里米·C·史密斯 申請(qǐng)人:摩托羅拉公司