本發(fā)明實(shí)施例涉及芯片制造技術(shù)，尤其涉及一種芯片及其制造方法。

背景技術(shù)：

芯片是指內(nèi)含集成電路的硅片，體積很小，常常是計(jì)算機(jī)或其他電子設(shè)備的一部分，安裝在計(jì)算機(jī)或其他電子設(shè)備中的的芯片是已經(jīng)封裝完成的芯片。芯片的封裝流程主要包括芯片制造、芯片切割、芯片貼裝和芯片互連。

芯片貼裝工藝是指將芯片用有機(jī)膠和金屬焊料粘接在基板上，起到熱、電和機(jī)械連接的作用。然而，現(xiàn)有芯片貼裝工藝中，將芯片貼裝到基板之前，如圖1所示給芯片10的電極11上涂覆焊料12時(shí)，焊料12形狀不可控，焊料12易受擠壓進(jìn)而容易與相鄰的電極11形成短路。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種芯片及其制造方法，以解決現(xiàn)有芯片貼裝工藝中，焊料形狀不可控且易受擠壓進(jìn)而容易與相鄰的電極形成短路的問題。

第一方面，本發(fā)明實(shí)施例提供了一種芯片的制造方法，該制造方法包括：

提供一超薄芯片，所述超薄芯片的功能面上具有多個(gè)電極，在所述超薄芯片的功能面上形成鈍化層，所述鈍化層具有與所述多個(gè)電極分別對(duì)應(yīng)設(shè)置的多個(gè)第一開口；

在所述鈍化層上形成掩膜層，所述掩膜層具有與所述多個(gè)第一開口分別對(duì)應(yīng)設(shè)置的多個(gè)第二開口，所述第二開口大于所述第一開口；

在所述第二開口中形成導(dǎo)電凸點(diǎn)；

去除所述掩膜層。

進(jìn)一步地，在所述第二開口中形成導(dǎo)電凸點(diǎn)的具體執(zhí)行過程為：采用電鍍工藝在所述第二開口中形成導(dǎo)電凸點(diǎn)。

進(jìn)一步地，形成掩膜層之前，該制造方法還包括：在所述鈍化層上形成導(dǎo)電種子層；以及，去除所述掩膜層之后，還包括：去除暴露的所述導(dǎo)電種子層。

進(jìn)一步地，所述導(dǎo)電種子層包括依次層疊形成的鈦金屬層和銅金屬層。

進(jìn)一步地，所述鈦金屬層的厚度為100nm，所述銅金屬層的厚度為300～500nm。

進(jìn)一步地，所述導(dǎo)電凸點(diǎn)包括依次層疊形成的鎳金屬層和焊盤，其中，所述焊盤的組成材料包括錫或錫銀合金。

進(jìn)一步地，所述鎳金屬層的厚度為2～3μm；所述焊盤的厚度為6～15μm。

進(jìn)一步地，所述超薄芯片包括相對(duì)的功能面和非功能面，該制造方法還包括：采用研磨工藝對(duì)所述超薄芯片的非功能面進(jìn)行研磨減薄。

進(jìn)一步地，該制造方法還包括：切割以形成多個(gè)芯片。

第二方面，本發(fā)明實(shí)施例還提供了一種芯片，該芯片采用上述芯片制造方法進(jìn)行制造。

本發(fā)明實(shí)施例中提供一種芯片及其制造方法，在超薄芯片的功能面上形成具有多個(gè)第一開口的鈍化層，在鈍化層上形成具有多個(gè)第二開口的掩膜層，再第二開口中形成導(dǎo)電凸點(diǎn)則導(dǎo)電凸點(diǎn)與電極接觸，最后去除掩膜層。本發(fā)明實(shí)施例中，通過設(shè)置具有多個(gè)第一開口的鈍化層和具有多個(gè)第二開口的掩膜層，將導(dǎo)電凸點(diǎn)形成在第一開口和第二開口中，實(shí)現(xiàn)了精確控制導(dǎo)電凸點(diǎn)的形狀；形成導(dǎo)電凸點(diǎn)時(shí)，任意相鄰兩個(gè)電極上的導(dǎo)電凸點(diǎn)之間采用掩膜層進(jìn)行間隔，則形成的導(dǎo)電凸點(diǎn)不易擠壓變形而避免了相鄰導(dǎo)電凸點(diǎn)之間的短路現(xiàn)象，便于一次性、高精度的成型導(dǎo)電凸點(diǎn)。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)提供的芯片示意圖；

圖2為現(xiàn)有技術(shù)提供的第二種芯片示意圖；

圖3是本發(fā)明實(shí)施例一提供的芯片制造方法的流程圖；

圖4A～圖4D是本發(fā)明實(shí)施例一提供的芯片制造工藝的示意圖；

圖5A～圖5B是本發(fā)明實(shí)施例二提供的導(dǎo)電種子層制造工藝的示意圖；

圖6是本發(fā)明實(shí)施例二提供的導(dǎo)電凸點(diǎn)制造工藝的示意圖；

圖7是本發(fā)明實(shí)施例二提供的芯片減薄工藝的示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，以下將參照本發(fā)明實(shí)施例中的附圖，通過實(shí)施方式清楚、完整地描述本發(fā)明的技術(shù)方案，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

如圖2所示為現(xiàn)有技術(shù)提供的另一種芯片的示意圖?，F(xiàn)有芯片貼裝工藝中，將芯片貼裝到基板之前，如圖2所示會(huì)在芯片10的電極11上依次形成金屬凸點(diǎn)13和焊料12。通常采用“化學(xué)鍍”鎳金的方式形成金屬凸點(diǎn)13，然而化學(xué)鍍?nèi)芤褐械碾x子會(huì)附著在芯片10的非功能面，導(dǎo)致芯片10的非功能面上形成有一定厚度的金屬雜質(zhì)14。在后續(xù)的芯片減薄工序中，芯片10的非功能面上的金屬雜質(zhì)14會(huì)影響磨輪的行程動(dòng)作，導(dǎo)致減薄過程中磨輪電壓異常而使芯片10燒結(jié)或破裂。此外，在金屬凸點(diǎn)13上涂覆焊料12時(shí)，焊料12形狀不可控，焊料12易受擠壓進(jìn)而容易與相鄰的電極11形成短路。

為了解決現(xiàn)有技術(shù)的問題，本發(fā)明實(shí)施例一提供一種芯片制造方法，如圖3所示，該芯片制造方法具體包括如下步驟：

步驟110、如圖4A所示提供一超薄芯片201，超薄芯片201的功能面201a上具有多個(gè)電極202，在超薄芯片201的功能面201a上形成鈍化層203，鈍化層203具有與所述多個(gè)電極202分別對(duì)應(yīng)設(shè)置的多個(gè)第一開口203a。

本實(shí)施例中所述超薄芯片201為設(shè)置有電極202的晶圓，晶圓是指常規(guī)半導(dǎo)體集成電路制作所用的晶片，因多為圓形故稱為晶圓。本實(shí)施例中可選晶圓為硅晶圓，本領(lǐng)域技術(shù)人員可以理解，任意一種可用于集成電路制作中的晶片均落入本發(fā)明的保護(hù)范圍，不僅限于硅晶圓。本實(shí)施例中晶圓上絕緣設(shè)置有多個(gè)電極202，可選該電極202為Al焊盤，本領(lǐng)域技術(shù)人員可以理解，任意一種可用于電極制作的材料均落入本發(fā)明的保護(hù)范圍，不僅限于Al。

具體的，在超薄芯片201的功能面201a上形成鈍化膜層并刻蝕該鈍化膜層以形成具有多個(gè)第一開口203a的鈍化層203，鈍化層203的多個(gè)第一開口203a與所述多個(gè)電極202分別對(duì)應(yīng)設(shè)置且第一開口203a的底部延伸至電極202的表面?？蛇x的，鈍化層203的厚度為5～10μm，可選的第一開口203a的最大口徑等于電極202開口。本領(lǐng)域技術(shù)人員可以理解，芯片實(shí)際生產(chǎn)中，相關(guān)從業(yè)人員可根據(jù)工藝條件和產(chǎn)品所需自行控制第一開口的口徑尺寸，在本發(fā)明中不對(duì)第一開口的尺寸進(jìn)行具體限制。

在本實(shí)施例中可以采用多種方法形成鈍化層203，例如可采用化學(xué)氣相沉積法、真空蒸鍍法、濺射法等多種工藝方法形成鈍化膜層，再采用濕法刻蝕或干法刻蝕工藝在電極202上方形成第一開口203a。本實(shí)施例中可選鈍化層203的組成材料包括聚苯并惡唑(PBO)或聚酰亞胺(PI)，具有成本低、高絕緣等優(yōu)勢(shì)。本發(fā)明中鈍化層的組成材料有多種，任意一種已知的易成膜的絕緣材料均落入本發(fā)明的保護(hù)范圍，例如多種高絕緣的聚合物薄膜。

步驟120、如圖4B所示在鈍化層203上形成掩膜層204，掩膜層204具有與所述多個(gè)第一開口203a分別對(duì)應(yīng)設(shè)置的多個(gè)第二開口204a，第二開口204a大于第一開口203a。

本實(shí)施例中在鈍化層203上形成掩膜層204且掩膜層204具有多個(gè)第二開口204a，第二開口204a與第一開口203a對(duì)應(yīng)設(shè)置，則第二開口204a與第一開口203a暴露出對(duì)應(yīng)的電極202的表面。掩膜層204可選為光刻膠，便于在后續(xù)工藝中去除。本領(lǐng)域技術(shù)人員可以理解，任意一種便于去除且不容易產(chǎn)生雜質(zhì)的掩膜材料均落入本發(fā)明的保護(hù)范圍。具體的可采用曝光、顯影和刻蝕工序形成具有第二開口204a的掩膜層204。

本實(shí)施例中第二開口204a大于第一開口203a，具體的，第二開口204a的最小口徑大于或等于第一開口203a的最大口徑，便于后續(xù)形成的導(dǎo)電凸點(diǎn)與電極202充分接觸。本領(lǐng)域技術(shù)人員可以理解，芯片實(shí)際生產(chǎn)中，相關(guān)從業(yè)人員可根據(jù)工藝條件和產(chǎn)品所需自行控制第二開口的口徑尺寸，在本發(fā)明中不對(duì)第二開口的尺寸進(jìn)行具體限制。

步驟130、如圖4C所示在第二開口204a中形成導(dǎo)電凸點(diǎn)205。

本實(shí)施例中掩膜層204中的第二開口204a與電極202一一對(duì)應(yīng)設(shè)置，在第二開口204a中形成導(dǎo)電凸點(diǎn)205，則導(dǎo)電凸點(diǎn)205的形狀可以控制且導(dǎo)電凸點(diǎn)205通過第二開口204a與第一開口203a直接與電極202接觸。任意相鄰兩個(gè)電極202上的導(dǎo)電凸點(diǎn)205之間存在掩膜層204，因此導(dǎo)電凸點(diǎn)205形狀可控且不易受擠壓而變形，相應(yīng)的也相鄰導(dǎo)電凸點(diǎn)205之間也不會(huì)產(chǎn)生短路現(xiàn)象，提高了導(dǎo)電凸點(diǎn)204的形成精度。

可選的，沉積導(dǎo)電凸點(diǎn)材料時(shí)，若導(dǎo)電凸點(diǎn)材料覆蓋了掩膜層204，則可以對(duì)導(dǎo)電凸點(diǎn)材料膜層進(jìn)行刻蝕處理并刻蝕至掩膜層204的表面，露出掩膜層204使任意相鄰兩個(gè)導(dǎo)電凸點(diǎn)205之間存在掩膜層204作為間隔材料?；蛘咭部梢詢H對(duì)掩膜層204上方的導(dǎo)電凸點(diǎn)材料進(jìn)行刻蝕以露出掩膜層204使任意相鄰兩個(gè)導(dǎo)電凸點(diǎn)205之間存在掩膜層204作為間隔材料。

步驟140、如圖4D所示去除掩膜層204。

在本實(shí)施例中形成導(dǎo)電凸點(diǎn)205之后，去除任意相鄰兩個(gè)導(dǎo)電凸點(diǎn)205之間的掩膜層204。在本實(shí)施例中可以采用刻蝕工藝去除掩膜層204。

本實(shí)施例中提供的芯片制造方法，在超薄芯片的功能面上形成具有多個(gè)第一開口的鈍化層，在鈍化層上形成具有多個(gè)第二開口的掩膜層，再第二開口中形成導(dǎo)電凸點(diǎn)則導(dǎo)電凸點(diǎn)與電極接觸，最后去除掩膜層。本實(shí)施例中，通過設(shè)置具有多個(gè)第一開口的鈍化層和具有多個(gè)第二開口的掩膜層，將導(dǎo)電凸點(diǎn)形成在第一開口和第二開口中，實(shí)現(xiàn)了精確控制導(dǎo)電凸點(diǎn)的形狀；形成導(dǎo)電凸點(diǎn)時(shí)，任意相鄰兩個(gè)電極上的導(dǎo)電凸點(diǎn)之間采用掩膜層進(jìn)行間隔，則形成的導(dǎo)電凸點(diǎn)不易擠壓變形而避免了相鄰導(dǎo)電凸點(diǎn)之間的短路現(xiàn)象，便于一次性、高精度的成型導(dǎo)電凸點(diǎn)。

本發(fā)明實(shí)施例二還提供一種芯片的制造方法，該制造方法與上述任意實(shí)施例的區(qū)別在于，可選步驟130的在第二開口204a中形成導(dǎo)電凸點(diǎn)205的操作的具體執(zhí)行過程為：采用電鍍工藝在第二開口204a中形成導(dǎo)電凸點(diǎn)205。

現(xiàn)有技術(shù)中采用化學(xué)鍍工藝形成金屬凸點(diǎn)，化學(xué)溶液中的離子會(huì)附著在芯片非功能面上形成金屬雜質(zhì)，導(dǎo)致減薄過程中磨輪電壓異常而使芯片燒結(jié)或破裂。

為了解決該問題，本實(shí)施例中可選采用電鍍工藝在第二開口204a中形成導(dǎo)電凸點(diǎn)205。電鍍工藝是借助外界直流電的作用，利用電解原理使導(dǎo)電體的表面沉積一層金屬或合金層，因此本實(shí)施例中電鍍導(dǎo)電凸點(diǎn)205時(shí)導(dǎo)電凸點(diǎn)205僅會(huì)形成在第一開口203a底部露出的電極202表面上。如圖4A所示超薄芯片201的非功能面201b上沒有導(dǎo)電體，因此電鍍過程中超薄芯片201的非功能面201b上不會(huì)形成導(dǎo)電雜質(zhì)，則超薄芯片201的非功能面201b平坦且沒有硬力點(diǎn)，相應(yīng)的，不會(huì)出現(xiàn)減薄過程中硬力點(diǎn)導(dǎo)致磨輪電壓異常而使芯片燒結(jié)或破裂的問題。

可選的，如圖4B所示形成掩膜層204之前，還包括：如圖5A所示在鈍化層203上形成導(dǎo)電種子層206；以及去除掩膜層204之后，還包括：如圖5B所示去除暴露的導(dǎo)電種子層206。在鈍化層203上形成一層導(dǎo)電種子層206，能夠提高導(dǎo)電凸點(diǎn)205和電極202的結(jié)合力，便于電鍍導(dǎo)電凸點(diǎn)205。而在電鍍完成后需要去除暴露的導(dǎo)電種子層206，使任意相鄰兩個(gè)電極202之間斷開電連接，避免超薄芯片201的電極202之間短路。

可選的，導(dǎo)電種子層206包括依次層疊形成的鈦金屬層206a和銅金屬層206b。鈦的導(dǎo)電性比銅差，但鈦的結(jié)合力優(yōu)于銅，因此為了同時(shí)保證結(jié)合力和高導(dǎo)電性，本實(shí)施例中可選導(dǎo)電種子層206包括鈦金屬層206a和銅金屬層206b。鈦金屬層206a直接與電極202接觸，還能夠防止銅向超薄芯片201的晶圓片中擴(kuò)散，避免銅向晶圓片中擴(kuò)散而影響器件的性能。

可選的，鈦金屬層206a的厚度為100nm，銅金屬層206b的厚度為300～500nm。鈦金屬層206a的厚度較小，則在起到結(jié)合力作用的同時(shí)減弱了鈦金屬層206a的鈍化；銅金屬層206b的厚度較大，能夠增加導(dǎo)電種子層206的導(dǎo)電性。

可選的，如圖6所示導(dǎo)電凸點(diǎn)205包括依次層疊形成的鎳金屬層205a和焊盤205b，其中，焊盤205b的組成材料包括錫或錫銀合金?？蛇x鎳金屬層205a的厚度為2～3μm；焊盤205b的厚度為6～15μm。超薄芯片201中采用在電極202和焊盤205b之間設(shè)置鎳金凸點(diǎn)結(jié)構(gòu)即鎳金屬層205a，能夠使互連長度更短，互連的電阻和電感更小，器件的電性能得到了明顯提高和改善。采用電鍍工藝形成鎳金屬層205a和焊盤205b，不會(huì)在超薄芯片201的非功能面201b上形成雜質(zhì)，使超薄芯片201的非功能面201b平坦且無硬力點(diǎn)。

示例性的，在上述技術(shù)方案的基礎(chǔ)上，可選超薄芯片201包括相對(duì)的功能面201a和非功能面201b，該制造方法還包括：如圖7所示采用研磨工藝對(duì)超薄芯片201的非功能面201b進(jìn)行研磨減薄。對(duì)超薄芯片201的非功能面201b進(jìn)行研磨減薄實(shí)質(zhì)上是對(duì)超薄芯片201的晶片進(jìn)行減薄，晶片減薄后能夠提高芯片的散熱性能，還有利于芯片分離，能夠提高芯片的劃片質(zhì)量和成品率。

可選的，該制造方法還包括：切割以形成多個(gè)芯片。超薄芯片201是以晶片為依托形成，因此在制造完成后可切割該超薄芯片201以形成多個(gè)小芯片，小芯片可應(yīng)用在各種集成電路中。

本領(lǐng)域技術(shù)人員可以理解，本發(fā)明中主要保護(hù)的是芯片的制造流程，對(duì)芯片中電極、鈍化層、掩膜層、導(dǎo)電凸點(diǎn)和導(dǎo)電種子層等任意一種結(jié)構(gòu)的尺寸參數(shù)、材料和形成工藝不進(jìn)行具體限制，任意一種采用上述制造流程制造的芯片均落入本發(fā)明的保護(hù)范圍。

本發(fā)明實(shí)施例還提供了一種芯片，該芯片采用如上任意實(shí)施例所述的芯片制造方法進(jìn)行制造。該芯片可以應(yīng)用在集成電路中。本領(lǐng)域技術(shù)人員可以理解，上述任意實(shí)施例僅示出了芯片的部分結(jié)構(gòu)，芯片還包括電路層等結(jié)構(gòu)，在本發(fā)明中不對(duì)芯片的電路層等結(jié)構(gòu)進(jìn)行具體說明和圖示。

注意，上述僅為本發(fā)明的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會(huì)理解，本發(fā)明不限于這里所述的特定實(shí)施例，對(duì)本領(lǐng)域技術(shù)人員來說能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會(huì)脫離本發(fā)明的保護(hù)范圍。因此，雖然通過以上實(shí)施例對(duì)本發(fā)明進(jìn)行了較為詳細(xì)的說明，但是本發(fā)明不僅僅限于以上實(shí)施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例，而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。