本發(fā)明是有關(guān)于半導(dǎo)體裝置及其制造方法，且特別是有關(guān)于一種高壓半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
：高壓半導(dǎo)體裝置技術(shù)適用于高電壓與高功率的集成電路領(lǐng)域。傳統(tǒng)高壓半導(dǎo)體裝置可例如為垂直式擴散金屬氧化物半導(dǎo)體(verticallydiffusedmetaloxidesemiconductor，VDMOS)晶體管及水平擴散金屬氧化物半導(dǎo)體(laterallydiffusedmetaloxidesemiconductor，LDMOS)晶體管。高壓裝置技術(shù)的優(yōu)點在于符合成本效益，且易相容于其它工藝，已廣泛應(yīng)用于顯示器驅(qū)動IC元件、電源供應(yīng)器、電力管理、通信、車用電子或工業(yè)控制等領(lǐng)域中。一般在制造此高壓半導(dǎo)體裝置時，會希望此高壓半導(dǎo)體裝置具有較大的擊穿電壓(punchthroughvoltage)以及較大的結(jié)擊穿電壓(junctionbreakdownvoltage)。然而，通常擊穿電壓與結(jié)擊穿電壓之間具有抵換(trade-off)的關(guān)系。亦即，當(dāng)擊穿電壓提高時，結(jié)擊穿電壓會降低，反之，當(dāng)結(jié)擊穿電壓提高時，擊穿電壓會降低。因此，業(yè)界亟須一種可大幅提高擊穿電壓，同時不影響或僅稍微影響結(jié)擊穿電壓的高壓半導(dǎo)體裝置。技術(shù)實現(xiàn)要素：本發(fā)明提供一種半導(dǎo)體裝置，包括：襯底，具有第一導(dǎo)電型，且襯底包括：高電位區(qū)(highsideregion)；低電位區(qū)(lowsideregion)；及隔離區(qū)，設(shè)于高電位區(qū)與低電位區(qū)之間，其中隔離區(qū)包括電位轉(zhuǎn)換區(qū)(levelshiftregion)以及連接區(qū)(connectionregion)，其中連接區(qū)設(shè)于電位轉(zhuǎn)換區(qū)與高電位區(qū)之間；外延層，設(shè)于襯底上，其中外延層具有第二導(dǎo)電型，且第一導(dǎo)電型與第二導(dǎo)電型不同；第二導(dǎo)電型第一埋藏層，設(shè)于高電位區(qū)中的襯底與外延層的交界處，其中第二導(dǎo)電型第一埋藏層具有第二導(dǎo)電型；第二導(dǎo) 電型第二埋藏層，設(shè)于電位轉(zhuǎn)換區(qū)中的襯底與外延層的交界處，其中第二導(dǎo)電型第二埋藏層具有第二導(dǎo)電型；第一導(dǎo)電型第一底摻雜區(qū)，設(shè)于連接區(qū)中的襯底與外延層的交界處，其中第一導(dǎo)電型第一底摻雜區(qū)具有第一導(dǎo)電型；第一導(dǎo)電型第二底摻雜區(qū)，設(shè)于襯底與外延層的交界處，且第一導(dǎo)電型第二底摻雜區(qū)是對應(yīng)電位轉(zhuǎn)換區(qū)與低電位區(qū)的交界設(shè)置，且第一導(dǎo)電型第二底摻雜區(qū)具有第一導(dǎo)電型；第一導(dǎo)電型第一頂摻雜區(qū)，設(shè)于連接區(qū)的外延層中，其中第一導(dǎo)電型第一頂摻雜區(qū)具有第一導(dǎo)電型且直接接觸第一導(dǎo)電型第一底摻雜區(qū)；第一導(dǎo)電型第二頂摻雜區(qū)，設(shè)于外延層中，其中第一導(dǎo)電型第二頂摻雜區(qū)是對應(yīng)電位轉(zhuǎn)換區(qū)與低電位區(qū)的交界設(shè)置，且第一導(dǎo)電型第二頂摻雜區(qū)具有第一導(dǎo)電型且直接接觸第一導(dǎo)電型第二底摻雜區(qū)；至少一個第二導(dǎo)電型第一摻雜區(qū)，設(shè)于連接區(qū)的外延層中，其中第二導(dǎo)電型第一摻雜區(qū)具有第二導(dǎo)電型，且第二導(dǎo)電型第一摻雜區(qū)設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中；第一導(dǎo)電型體區(qū)，設(shè)于電位轉(zhuǎn)換區(qū)的外延層中，其中第一導(dǎo)電型體區(qū)具有第一導(dǎo)電型；第一導(dǎo)電型摻雜區(qū)，設(shè)于電位轉(zhuǎn)換區(qū)的外延層中，其中第一導(dǎo)電型摻雜區(qū)具有第一導(dǎo)電型；源極區(qū)，設(shè)于第一導(dǎo)電型體區(qū)中；漏極區(qū)，設(shè)于電位轉(zhuǎn)換區(qū)的外延層中；第二導(dǎo)電型第二摻雜區(qū)，設(shè)于高電位區(qū)的外延層中，且該第二導(dǎo)電型第二摻雜區(qū)具有該第二導(dǎo)電型；柵極電極，設(shè)于外延層上；源極電極，電連接源極區(qū)；及漏極電極，電連接漏極區(qū)，并自電位轉(zhuǎn)換區(qū)延伸經(jīng)過連接區(qū)至高電位區(qū)。本發(fā)明更提供一種半導(dǎo)體裝置的制造方法，包括：提供襯底，襯底具有第一導(dǎo)電型，且襯底包括：高電位區(qū)(highsideregion)；低電位區(qū)(lowsideregion)；及隔離區(qū)，設(shè)于高電位區(qū)與低電位區(qū)之間，其中隔離區(qū)包括電位轉(zhuǎn)換區(qū)(levelshiftregion)以及連接區(qū)(connectionregion)，其中連接區(qū)設(shè)于電位轉(zhuǎn)換區(qū)與高電位區(qū)之間；形成第二導(dǎo)電型第一埋藏層于高電位區(qū)的襯底中，其中第二導(dǎo)電型第一埋藏層具有第二導(dǎo)電型，且第一導(dǎo)電型與第二導(dǎo)電型不同；形成第二導(dǎo)電型第二埋藏層于電位轉(zhuǎn)換區(qū)的襯底中，其中第二導(dǎo)電型第二埋藏層具有第二導(dǎo)電型；形成第一導(dǎo)電型第一底摻雜區(qū)于連接區(qū)的襯底中，其中第一導(dǎo)電型第一底摻雜區(qū)具有第一導(dǎo)電型；形成第一導(dǎo)電型第二底摻雜區(qū)于襯底中，其中第一導(dǎo)電型第二底摻雜區(qū)是對應(yīng)電位轉(zhuǎn)換區(qū)與低電位區(qū)的交界設(shè)置，且第一導(dǎo)電型第二底摻雜區(qū)具有第一導(dǎo)電型；形成外延層于襯底上，其中外延層具有第二導(dǎo)電型，且第二導(dǎo)電型第一埋藏層、第二導(dǎo)電型第二埋藏層、第一導(dǎo)電型第一底摻雜區(qū)及第一導(dǎo)電型第二底摻雜區(qū)延伸進(jìn)入外延層中；形成至少一個第二導(dǎo) 電型第一摻雜區(qū)于連接區(qū)的外延層中，其中第二導(dǎo)電型第一摻雜區(qū)具有第二導(dǎo)電型；形成第一導(dǎo)電型第一頂摻雜區(qū)于連接區(qū)的外延層中，第一導(dǎo)電型第一頂摻雜區(qū)具有第一導(dǎo)電型且直接接觸第一導(dǎo)電型第一底摻雜區(qū)，其中第二導(dǎo)電型第一摻雜區(qū)設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中；形成第一導(dǎo)電型第二頂摻雜區(qū)于外延層中，其中第一導(dǎo)電型第二頂摻雜區(qū)是對應(yīng)電位轉(zhuǎn)換區(qū)與低電位區(qū)的交界設(shè)置，且第一導(dǎo)電型第二頂摻雜區(qū)具有第一導(dǎo)電型且直接接觸第一導(dǎo)電型第二底摻雜區(qū)；形成第一導(dǎo)電型體區(qū)于電位轉(zhuǎn)換區(qū)的外延層中，其中第一導(dǎo)電型體區(qū)具有第一導(dǎo)電型；形成第一導(dǎo)電型摻雜區(qū)于電位轉(zhuǎn)換區(qū)的外延層中，其中第一導(dǎo)電型摻雜區(qū)具有第一導(dǎo)電型；形成柵極電極于外延層上；形成源極區(qū)于第一導(dǎo)電型體區(qū)中；形成漏極區(qū)于電位轉(zhuǎn)換區(qū)的外延層中；形成第二導(dǎo)電型第二摻雜區(qū)于高電位區(qū)的外延層中，其中該第二導(dǎo)電型第二摻雜區(qū)具有該第二導(dǎo)電型；形成源極電極，電連接源極區(qū)；及形成漏極電極，電連接漏極區(qū)，并自電位轉(zhuǎn)換區(qū)延伸經(jīng)過連接區(qū)至高電位區(qū)。為讓本發(fā)明的特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細(xì)說明如下。附圖說明圖1-圖9是本發(fā)明實施例的半導(dǎo)體裝置在其制造方法中各階段的剖面圖。圖10是本發(fā)明另一實施例的半導(dǎo)體裝置的剖面圖。圖11是本發(fā)明又一實施例的半導(dǎo)體裝置的剖面圖。圖12是本發(fā)明再一實施例的半導(dǎo)體裝置的剖面圖。附圖標(biāo)號100襯底；102高電位區(qū)；104低電位區(qū)；106隔離區(qū)；108電位轉(zhuǎn)換區(qū)；110連接區(qū)；112第二導(dǎo)電型第一埋藏層；114第二導(dǎo)電型第二埋藏層；116第一導(dǎo)電型第一底摻雜區(qū)；118第一導(dǎo)電型第二底摻雜區(qū)；120交界；122外延層；122A頂面；124交界處；126第二導(dǎo)電型第一摻雜區(qū)；126A第二導(dǎo)電型第一摻雜區(qū)；126B第二導(dǎo)電型第一摻雜區(qū)；128第一導(dǎo)電型第一頂摻雜區(qū)；130第一導(dǎo)電型第二頂摻雜區(qū)；132漏極預(yù)定區(qū)；134掩膜層；136開口；138開口；140柵極預(yù)定區(qū)；142第一導(dǎo)電型體區(qū)；144摻雜區(qū)；146重疊區(qū)域；148第一導(dǎo)電型摻雜區(qū)；150柵極介電層；152柵極電極；154源極區(qū)；156漏極區(qū)；158第二導(dǎo)電型第二摻雜區(qū)；160層間介電層；162源極電極；164漏極電極；166連接部；200半導(dǎo)體裝置；H1厚度；H2厚度。具體實施方式以下針對本發(fā)明的半導(dǎo)體裝置及其制造方法作詳細(xì)說明。應(yīng)了解的是，以下的敘述提供許多不同的實施例或例子，用以實施本發(fā)明的不同樣態(tài)。以下所述特定的元件及排列方式僅為簡單描述本發(fā)明。當(dāng)然，這些僅用以舉例而非本發(fā)明的限定。此外，在不同實施例中可能使用重復(fù)的標(biāo)號或標(biāo)示。這些重復(fù)僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結(jié)構(gòu)之間具有任何關(guān)聯(lián)性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸的情形?；蛘?，亦可能間隔有一或更多其它材料層的情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。必須了解的是，為特別描述或圖示的元件可以此技術(shù)人士所熟知的各種形式存在。此外，當(dāng)某層在其它層或襯底“上”時，有可能是指“直接”在其它層或襯底上，或指某層在其它層或襯底上，或指其它層或襯底之間夾設(shè)其它層。此外，實施例中可能使用相對性的用語，例如“較低”或“底部”及“較高”或“頂部”，以描述圖示的一個元件對于另一元件的相對關(guān)系。能理解的是，如果將圖示的裝置翻轉(zhuǎn)使其上下顛倒，則所敘述在“較低”側(cè)的元件將會成為在“較高”側(cè)的元件。在此，“約”、“大約”的用語通常表示在一給定值或范圍的20％之內(nèi)，較佳是10％之內(nèi)，且更佳是5％之內(nèi)。在此給定的數(shù)量為大約的數(shù)量，意即在沒有特定說明的情況下，仍可隱含“約”、“大約”的含義。本發(fā)明實施例是利用于連接區(qū)的第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中設(shè)置至少一個第二導(dǎo)電型第一摻雜區(qū)，使半導(dǎo)體裝置可大幅提高擊穿電壓且同時不影響或僅稍微影響其結(jié)擊穿電壓。此外，此配置亦可減少裝置的漏電流、提升裝置的結(jié)構(gòu)可靠度及工藝可靠度。圖1-圖9是本發(fā)明實施例的半導(dǎo)體裝置在其制造方法中各階段的剖面圖。首先，參見圖1，提供襯底100，此襯底100具有第一導(dǎo)電型。在一實施例中，此襯底100 為輕摻雜第一導(dǎo)電型，例如，當(dāng)此第一導(dǎo)電型為P型時，此襯底100可為輕摻雜P型襯底。在所述實施例中，“輕摻雜”意指約1011/cm3-1013/cm3的摻雜濃度，例如為約1012/cm3的摻雜濃度。然而，本領(lǐng)域技術(shù)人員可了解的是，“重?fù)诫s”的定義亦可依照特定裝置型態(tài)、技術(shù)世代、最小元件尺寸等所決定。因此，“重?fù)诫s”的定義當(dāng)視可技術(shù)內(nèi)容重新評估，而不受限于在此所舉的實施例。此襯底100可包括：單晶結(jié)構(gòu)、多晶結(jié)構(gòu)或非晶結(jié)構(gòu)的硅或鍺的元素半導(dǎo)體；氮化鎵(GaN)、碳化硅(siliconcarbide)、砷化鎵(galliumarsenic)、磷化鎵(galliumphosphide)、磷化銦(indiumphosphide)、砷化銦(indiumarsenide)或銻化銦(indiumantimonide)等化合物半導(dǎo)體；SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等合金半導(dǎo)體或其它適合的材料及/或上述組合。此外，如圖1所示，襯底100包括高電位區(qū)(highsideregion)102、低電位區(qū)(lowsideregion)104及設(shè)于高電位區(qū)102與低電位區(qū)104之間的隔離區(qū)106。此隔離區(qū)106包括電位轉(zhuǎn)換區(qū)(levelshiftregion)108以及連接區(qū)(connectionregion)110，且此連接區(qū)110設(shè)于電位轉(zhuǎn)換區(qū)108與高電位區(qū)102之間。在一實施例中，此電位轉(zhuǎn)換區(qū)108可包括橫向擴散金屬氧化物半導(dǎo)體區(qū)(laterallydiffusedmetaloxidesemiconductorregion，LDMOSregion)。此高電位區(qū)102是用以電連接至裝置中以高電壓操作的部分，而低電位區(qū)104是用以電連接至裝置中以低電壓操作的部分。而隔離區(qū)106是用以在橫向擴散金屬氧化物半導(dǎo)體的柵極設(shè)于關(guān)閉狀態(tài)時，電性隔離上述高電位區(qū)102及低電位區(qū)104。此外，當(dāng)橫向擴散金屬氧化物半導(dǎo)體的柵極設(shè)于開通狀態(tài)時，其可傳遞高電位區(qū)102與低電位區(qū)104之間的信號。接著，參見圖1，形成第二導(dǎo)電型第一埋藏層112于高電位區(qū)102的襯底100中，并形成第二導(dǎo)電型第二埋藏層114于橫向擴散金屬氧化物半導(dǎo)體區(qū)的襯底100中。此第二導(dǎo)電型第一埋藏層112與第二導(dǎo)電型第二埋藏層114具有第二導(dǎo)電型，且第一導(dǎo)電型與第二導(dǎo)電型不同。此第二導(dǎo)電型第一埋藏層112與第二導(dǎo)電型第二埋藏層114可通過離子注入步驟形成。例如，當(dāng)此第二導(dǎo)電型為N型時，可于預(yù)定形成第二導(dǎo)電型第一埋藏層112與第二導(dǎo)電型第二埋藏層114的區(qū)域注入磷離子或砷離子以形成第二導(dǎo)電型第一埋 藏層112與第二導(dǎo)電型第二埋藏層114。此外，在一實施例中，此第二導(dǎo)電型第一埋藏層112與第二導(dǎo)電型第二埋藏層114可通過同一道離子注入步驟形成。然而，在其它實施例中，此第二導(dǎo)電型第一埋藏層112與第二導(dǎo)電型第二埋藏層114亦可分別通過兩道離子注入步驟形成。此外，應(yīng)注意的是，在所述實施例中，若無特別指名“輕摻雜”或“重?fù)诫s”，則“摻雜”意指約1014/cm3-1016/cm3的摻雜濃度，例如為約1015/cm3的摻雜濃度。換言之，在一些實施例中，上述第二導(dǎo)電型第一埋藏層112與第二導(dǎo)電型第二埋藏層114的摻雜濃度可為約1014/cm3-1016/cm3的摻雜濃度，例如為約1015/cm3。然而，本領(lǐng)域技術(shù)人員可了解的是，“摻雜”的定義亦可依照特定裝置型態(tài)、技術(shù)世代、最小元件尺寸等所決定。因此，“摻雜”的定義當(dāng)視可技術(shù)內(nèi)容重新評估，而不受限于在此所舉的實施例。此外，在一些實施例中，上述第二導(dǎo)電型第一埋藏層112可部分延伸至連接區(qū)110中。上述第二導(dǎo)電型第二埋藏層114是對應(yīng)后續(xù)設(shè)于橫向擴散金屬氧化物半導(dǎo)體區(qū)中的漏極區(qū)設(shè)置，且在一些實施例中，此第二導(dǎo)電型第二埋藏層114亦可部分延伸至連接區(qū)110中。接著，參見圖2，形成第一導(dǎo)電型第一底摻雜區(qū)116于連接區(qū)110的襯底100中，并形成第一導(dǎo)電型第二底摻雜區(qū)118于襯底100中，且此第一導(dǎo)電型第二底摻雜區(qū)118是對應(yīng)橫向擴散金屬氧化物半導(dǎo)體區(qū)與低電位區(qū)104的交界120設(shè)置。此外，此第一導(dǎo)電型第一底摻雜區(qū)116與第一導(dǎo)電型第二底摻雜區(qū)118皆向下延伸超過第二導(dǎo)電型第一埋藏層112與第二導(dǎo)電型第二埋藏層114的底部。此第一導(dǎo)電型第一底摻雜區(qū)116與第一導(dǎo)電型第二底摻雜區(qū)118皆具有第一導(dǎo)電型。此外，此第一導(dǎo)電型第一底摻雜區(qū)116與第一導(dǎo)電型第二底摻雜區(qū)118可通過離子注入步驟形成。例如，在一實施例中，當(dāng)此第二導(dǎo)電型為P型時，可于預(yù)定形成第一導(dǎo)電型第一底摻雜區(qū)116與第一導(dǎo)電型第二底摻雜區(qū)118的區(qū)域注入硼離子、銦離子或二氟化硼離子(BF2+)以形成此第一導(dǎo)電型第一底摻雜區(qū)116與第一導(dǎo)電型第二底摻雜區(qū)118。此外，在一實施例中，此第一導(dǎo)電型第一底摻雜區(qū)116與第一導(dǎo)電型第二底摻雜區(qū)118可通過同一道離子注入步驟形成。然而，在其它實施例中，此第一導(dǎo)電型第一底摻雜區(qū)116與第一導(dǎo)電型第二底摻雜區(qū)118亦可分別通過兩道離子注入步驟形成。接著，參見圖3，形成外延層122于襯底100上，其中外延層122具有第二導(dǎo)電型。在一些實施例中，外延層122為輕摻雜第二導(dǎo)電型。此外延層122可包括硅、鍺、硅與鍺、III-V族化合物或上述的組合。此外延層122可通過外延成長(epitaxialgrowth)工藝形成，例如金屬有機物化學(xué)氣相沉積法(MOCVD)、金屬有機物化學(xué)氣相外延法(MOVPE)、等離子體增強型化學(xué)氣相沉積法(plasma-enhancedCVD)、遙控等離子體化學(xué)氣相沉積法(RP-CVD)、分子束外延法(MBE)、氫化物氣相外延法(HVPE)、液相外延法(LPE)、氯化物氣相外延法(Cl-VPE)或類似的方法形成。在一實施例中，當(dāng)此第一導(dǎo)電型為N型時，外延層122為N型輕摻雜外延層。其可通過在沉積外延層122時，于反應(yīng)氣體中加入磷化氫(phosphine)或砷化三氫(arsine)進(jìn)行原位(in-situ)摻雜，或者，亦可先沉積未摻雜的外延層122后，再以磷離子或砷離子進(jìn)行離子注入。此外，在形成外延層122的過程中，上述第二導(dǎo)電型第一埋藏層112、第二導(dǎo)電型第二埋藏層114、第一導(dǎo)電型第一底摻雜區(qū)116及第一導(dǎo)電型第二底摻雜區(qū)118會延伸進(jìn)入外延層122中。詳細(xì)而言，上述第二導(dǎo)電型第一埋藏層112、第二導(dǎo)電型第二埋藏層114、第一導(dǎo)電型第一底摻雜區(qū)116及第一導(dǎo)電型第二底摻雜區(qū)118會自襯底100中延伸進(jìn)入外延層122中。換言之，第二導(dǎo)電型第一埋藏層112設(shè)于高電位區(qū)102中的襯底100與外延層122的交界處124，第二導(dǎo)電型第二埋藏層114設(shè)于橫向擴散金屬氧化物半導(dǎo)體區(qū)中的襯底100與外延層122的交界處124，第一導(dǎo)電型第一底摻雜區(qū)116設(shè)于連接區(qū)110中的襯底100與外延層122的交界處124，而第一導(dǎo)電型第二底摻雜區(qū)118設(shè)于襯底100與外延層122的交界處124，且此第一導(dǎo)電型第二底摻雜區(qū)118是對應(yīng)橫向擴散金屬氧化物半導(dǎo)體區(qū)與低電位區(qū)104的交界120設(shè)置。此外，在一些實施例中，如圖3所示，此第一導(dǎo)電型第一底摻雜區(qū)116與第一導(dǎo)電型第二底摻雜區(qū)118皆向上延伸超過第二導(dǎo)電型第一埋藏層112與第二導(dǎo)電型第二埋藏層114的頂部。接著，參見圖4，形成至少一個第二導(dǎo)電型第一摻雜區(qū)126于連接區(qū)110的外延層122中，此第二導(dǎo)電型第一摻雜區(qū)126具有第二導(dǎo)電型。此第二導(dǎo)電型第一摻雜區(qū)126可通過上述的離子注入步驟形成。接著，參見圖5，形成第一導(dǎo)電型第一頂摻雜區(qū)128于連接區(qū)110的外延層122 中，并形成第一導(dǎo)電型第二頂摻雜區(qū)130于外延層122中。此第一導(dǎo)電型第一頂摻雜區(qū)128具有第一導(dǎo)電型，且直接接觸第一導(dǎo)電型第一底摻雜區(qū)116。而此第一導(dǎo)電型第二頂摻雜區(qū)130是對應(yīng)橫向擴散金屬氧化物半導(dǎo)體區(qū)與低電位區(qū)104的交界120設(shè)置，且此第一導(dǎo)電型第二頂摻雜區(qū)130具有第一導(dǎo)電型，且直接接觸第一導(dǎo)電型第二底摻雜區(qū)118，如圖5所示。在一些實施例中，此第一導(dǎo)電型第一頂摻雜區(qū)128與第一導(dǎo)電型第二頂摻雜區(qū)130為重?fù)诫s第一導(dǎo)電型。在所述實施例中，“重?fù)诫s”意指超過約1019/cm3的摻雜濃度，例如為約1019/cm3至約1021/cm3的摻雜濃度。然而，本領(lǐng)域技術(shù)人員可了解的是，“重?fù)诫s”的定義亦可依照特定裝置型態(tài)、技術(shù)世代、最小元件尺寸等所決定。因此，“重?fù)诫s”的定義當(dāng)視可技術(shù)內(nèi)容重新評估，而不受限于在此所舉的實施例。此第一導(dǎo)電型第一頂摻雜區(qū)128與第一導(dǎo)電型第二頂摻雜區(qū)130可通過上述的離子注入步驟形成。且在一實施例中，此第一導(dǎo)電型第一頂摻雜區(qū)128與第一導(dǎo)電型第二頂摻雜區(qū)130可通過同一道離子注入步驟形成。然而，在其它實施例中，此第一導(dǎo)電型第一頂摻雜區(qū)128與第一導(dǎo)電型第二頂摻雜區(qū)130亦可分別通過兩道離子注入步驟形成。詳細(xì)而言，如圖5所示，此第一導(dǎo)電型第一頂摻雜區(qū)128是自外延層122的頂面122A向下延伸并直接接觸第一導(dǎo)電型第一底摻雜區(qū)116。而第一導(dǎo)電型第二頂摻雜區(qū)130是自外延層122的頂面122A向下延伸并直接接觸第一導(dǎo)電型第二底摻雜區(qū)118。在后續(xù)設(shè)于橫向擴散金屬氧化物半導(dǎo)體區(qū)中的橫向擴散金屬氧化物半導(dǎo)體的柵極處于關(guān)閉狀態(tài)時，此第一導(dǎo)電型第一頂摻雜區(qū)128、第一導(dǎo)電型第一底摻雜區(qū)116、第一導(dǎo)電型第二頂摻雜區(qū)130及第一導(dǎo)電型第二底摻雜區(qū)118可電性隔離高電位區(qū)102與低電位區(qū)104。此外，第二導(dǎo)電型第一摻雜區(qū)126設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116中。例如，在一些實施例中，如圖5所示，第二導(dǎo)電型第一摻雜區(qū)126設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128中。通過將第二導(dǎo)電型第一摻雜區(qū)126設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128中，可在第一導(dǎo)電型第一頂摻雜區(qū)128中形成空乏區(qū)，增加隔離區(qū)106的電性隔離能力，故可降低裝置的漏電流。此外，由于設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116中的第二導(dǎo)電型第一摻雜區(qū)126可增加電性隔離能力，故即使第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜 區(qū)116因工藝的變異而造成其寬度變化(例如寬度變小)，此半導(dǎo)體裝置仍可運作，而不會因第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116寬度變小而在裝置運作時造成該處的結(jié)擊穿。因此，本發(fā)明亦可提升裝置的工藝可靠度。此外，裝置的擊穿電壓(punchthroughvoltage)是指使電流由漏極區(qū)(位置如圖5所示的漏極預(yù)定區(qū)132)擊穿并通過第二導(dǎo)電型第二埋藏層114所需的電壓，而結(jié)擊穿電壓(junctionbreakdownvoltage)是指電流橫向穿過第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116所需的電壓。通常，上述擊穿電壓與結(jié)擊穿電壓之間具有抵換(trade-off)的關(guān)系。然而，由于設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116中的第二導(dǎo)電型第一摻雜區(qū)126可增加電性隔離能力，故本發(fā)明的半導(dǎo)體裝置在增加第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116中的第一導(dǎo)電型離子濃度時，可大幅增加上述擊穿電壓(例如，在一實施例中，由51V增加至82V)，且可僅造成擊穿電壓的些微減少(例如，在一實施例中，由1315V降低至1254V)。此外，第二導(dǎo)電型第一摻雜區(qū)126可使半導(dǎo)體裝置的外延層122的頂面122A更不易產(chǎn)生擊穿，故亦可增加裝置的結(jié)構(gòu)可靠度。此外，在一些實施例中，如圖5所示，第二導(dǎo)電型第一摻雜區(qū)126可直接接觸外延層122的頂面122A。然而，在其它實施例中，此第二導(dǎo)電型第一摻雜區(qū)126亦可不直接接觸外延層122的頂面122A。應(yīng)注意的是，除上述圖5所示的實施例以外，本發(fā)明的第二導(dǎo)電型第一摻雜區(qū)亦可有其它數(shù)量及配置，如圖10-圖12的實施例所示。故本發(fā)明的范圍并不以圖5所示的實施例為限。此外，第二導(dǎo)電型第一摻雜區(qū)126不直接接觸第一導(dǎo)電型第一頂摻雜區(qū)128的邊緣及第一導(dǎo)電型第一底摻雜區(qū)116的邊緣。換言之，此第二導(dǎo)電型第一摻雜區(qū)126不延伸超出第一導(dǎo)電型第一頂摻雜區(qū)128的邊緣及第一導(dǎo)電型第一底摻雜區(qū)116的邊緣。此外，第二導(dǎo)電型第一摻雜區(qū)126的厚度H1小于第一導(dǎo)電型第一頂摻雜區(qū)128的厚度H2。此厚度H1為厚度H2的約0.2-0.4倍(H1＝0.2×H2～0.4×H2)，例如為約0.25-0.35倍(H1＝0.25×H2～0.35×H2)。需注意的是，第二導(dǎo)電型第一摻雜區(qū)126的厚度H1是指第二導(dǎo)電型第一摻雜區(qū)126的頂部至底部的最大距離。在第二導(dǎo)電型第一摻雜區(qū)126直接接觸外延層122的頂面122A的實施例中，如圖5所示，第二導(dǎo)電型第一摻雜區(qū)126的厚度H1亦為外延層122的頂面122A至第二導(dǎo)電型第一摻雜區(qū)126 的底部的最大距離。然而，需注意的是，在其它實施例中，若第二導(dǎo)電型第一摻雜區(qū)126并未直接接觸外延層122的頂面122A，則第二導(dǎo)電型第一摻雜區(qū)126的厚度H1并非外延層122的頂面122A至第二導(dǎo)電型第一摻雜區(qū)126的底部的最大距離。之后，請參照圖6，在外延層122上形成圖案化掩膜層134。掩膜層134在橫向擴散金屬氧化物半導(dǎo)體區(qū)中具有一開口136及多個開口138。上述開口138之間的間距(即兩開口138之間的圖案化掩膜層134的寬度)自柵極預(yù)定區(qū)140至漏極預(yù)定區(qū)132(圖式為由左至右)漸減。此掩膜層134可為硬掩膜層(hardmask)或光刻膠層。硬掩膜層的材質(zhì)例如是氮化硅，形成的方法例如是經(jīng)由化學(xué)氣相沉積法沉積掩膜材料層，然后以光刻與刻蝕法將其圖案化。若采用光刻膠材料作為掩膜層，且可直接以光刻的方式將其圖案化。接著，以掩膜層134作為離子植入掩膜，進(jìn)行離子注入工藝以摻雜第一導(dǎo)電型摻質(zhì)，于開口136下方的外延層122中形成第一導(dǎo)電型體區(qū)142，并于多個開口138下方的外延層122中形成多個摻雜區(qū)144。如圖6的實施例所示，相鄰的摻雜區(qū)144在對應(yīng)圖案化掩膜層134下方彼此重疊，而形成重疊區(qū)域146。重疊區(qū)域146的大小與相鄰的兩個開口138之間的間距(即圖案化掩膜層134)有關(guān)。然后，請參照圖7，移除掩膜層134。之后進(jìn)行退火步驟。在進(jìn)行退火步驟時，重疊區(qū)域146會均勻的擴散，而與非重疊區(qū)域共同形成第一導(dǎo)電型摻雜區(qū)148。退火步驟的溫度例如是900攝氏度至1150攝氏度。此第一導(dǎo)電型摻雜區(qū)148的底部輪廓平滑，且其濃度自柵極預(yù)定區(qū)140至漏極預(yù)定區(qū)132漸減(圖式為由左至右)。在一些實施例中，第一導(dǎo)電型摻雜區(qū)148的摻質(zhì)濃度梯度呈線性。亦即，自柵極預(yù)定區(qū)140至漏極預(yù)定區(qū)132(圖式為由左至右)的摻質(zhì)濃度呈線性漸減。第一導(dǎo)電型摻雜區(qū)148自柵極預(yù)定區(qū)140至漏極預(yù)定區(qū)132(圖式為由左至右)深度漸減，且第一導(dǎo)電型摻雜區(qū)148的底部的輪廓平滑，大致呈線性。此外，通過前述掩膜開口大小以及間距的調(diào)控，可形成不同的摻質(zhì)濃度梯度。在一些實施例中，第一導(dǎo)電型摻雜區(qū)148在接近柵極預(yù)定區(qū)140的摻質(zhì)劑量為約5×1012/cm3～5×1013/cm3，深度為約2μm～3μm，而在接近漏極預(yù)定區(qū)132的摻質(zhì)劑量為3×1011/cm3～5×1012/cm3，深度為0.3μm～1μm。換言之，上述第一導(dǎo)電型摻雜區(qū)148是形成于橫向擴散金屬氧化物半導(dǎo)體區(qū)的外 延層122中，且是形成于后續(xù)的柵極(亦即柵極預(yù)定區(qū)140)與漏極區(qū)(亦即漏極預(yù)定區(qū)132)之間。且此第一導(dǎo)電型摻雜區(qū)148具有第一導(dǎo)電型。此外，上述第一導(dǎo)電型體區(qū)142是形成于橫向擴散金屬氧化物半導(dǎo)體區(qū)的外延層122中，且設(shè)于后續(xù)的柵極(亦即柵極預(yù)定區(qū)140)下。此第一導(dǎo)電型體區(qū)142具有第一導(dǎo)電型，且在一些實施例中，部分第一導(dǎo)電型體區(qū)142與部分第一導(dǎo)電型第二頂摻雜區(qū)130，如圖7中的虛線所表示。此外，在一些實施例中，如圖7所示，第一導(dǎo)電型體區(qū)142并未直接接觸第一導(dǎo)電型摻雜區(qū)148，且第一導(dǎo)電型摻雜區(qū)148并未直接接觸第一導(dǎo)電型第一頂摻雜區(qū)128與第一導(dǎo)電型第一底摻雜區(qū)116。此外，雖然在圖6-圖7所示的實施例中，第一導(dǎo)電型體區(qū)142與第一導(dǎo)電型摻雜區(qū)148是通過同一道離子注入步驟形成。然而，在其它實施例中，此第一導(dǎo)電型體區(qū)142與第一導(dǎo)電型摻雜區(qū)148亦可分別通過兩道離子注入步驟形成。本發(fā)明的范圍并不以圖6-圖7所示的實施例為限。接著，參見圖8，形成柵極介電層150于外延層122上，并形成柵極電極152于柵極介電層150上(亦可視為設(shè)于外延層122上)。在一實施例中，可先依序毯覆性沉積一柵極介電層150及位于其上的導(dǎo)電材料層于外延層122的頂面122A上，再將此導(dǎo)電材料層經(jīng)光刻與刻蝕工藝圖案化以形成柵極電極152。上述柵極介電層150可為氧化硅、氮化硅、氮氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(SOG)、高介電常數(shù)(high-k)介電材料或其它任何適合的介電材料或上述的組合。此高介電常數(shù)(high-k)介電材料可為金屬氧化物、金屬氮化物、金屬硅化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅化物、金屬的氮氧化物、金屬鋁酸鹽、鋯硅酸鹽、鋯鋁酸鹽。例如，此高介電常數(shù)(high-k)介電材料可為LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfO2、HfO3、HfZrO、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、HfTaTiO、HfAlON、(Ba,Sr)TiO3(BST)、Al2O3、其它適當(dāng)材料的其它高介電常數(shù)介電材料或上述組合。此介電材料層可通過化學(xué)氣相沉積法(CVD)或旋轉(zhuǎn)涂布法形成，此化學(xué)氣相沉積法例如可為低壓化學(xué)氣相沉積法(lowpressurechemicalvapordeposition，LPCVD)、低溫化學(xué)氣相沉積法(lowtemperaturechemicalvapordeposition，LTCVD)、快速升溫化學(xué)氣相沉積法(rapidthermalchemicalvapordeposition，RTCVD)、等離子體輔助化學(xué)氣相沉 積法(plasmaenhancedchemicalvapordeposition，PECVD)、原子層化學(xué)氣相沉積法的原子層沉積法(atomiclayerdeposition，ALD)或其它常用的方法。例如，在一些實施例中，此柵極介電層150例如可為等離子體化學(xué)氣相沉積法(PE-CVD)所形成的氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(SOG)、高密度等離子體所沉積的氧化硅(HDP-SiO2)、臭氧-四乙氧基硅烷(O3-TEOS)所沉積的氧化硅等。前述導(dǎo)電材料層的材料(亦即柵極電極152的材料)可為多晶硅、一種或多種金屬、金屬氮化物、導(dǎo)電金屬氧化物或上述的組合。上述金屬可包括但不限于鉬(molybdenum)、鎢(tungsten)、鈦(titanium)、鉭(tantalum)、鉑(platinum)或鉿(hafnium)。上述金屬氮化物可包括但不限于氮化鉬(molybdenumnitride)、氮化鎢(tungstennitride)、氮化鈦(titaniumnitride)以及氮化鉭(tantalumnitride)。上述導(dǎo)電金屬氧化物可包括但不限于釕金屬氧化物(rutheniumoxide)以及銦錫金屬氧化物(indiumtinoxide)。此導(dǎo)電材料層的材料可通過前述的化學(xué)氣相沉積法(CVD)、濺射法、電阻加熱蒸發(fā)法、電子束蒸發(fā)法或其它任何適合的沉積方式形成，例如，在一實施例中，可用低壓化學(xué)氣相沉積法(LPCVD)在525℃～575℃之間沉積而制得多晶硅導(dǎo)電材料層，其厚度范圍可為約至約此外，柵極電極152的頂部可更包括一金屬硅化物層，此金屬硅化物可包括但不限于硅化鎳(nickelsilicide)、硅化鈷(cobaltsilicide)、硅化鎢(tungstensilicide)、硅化鈦(titaniumsilicide)、硅化鉭(tantalumsilicide)、硅化鉑(platinumsilicide)以及硅化鉺(erbiumsilicide)。接著，于外延層122中形成源極區(qū)154、漏極區(qū)156及第二導(dǎo)電型第二摻雜區(qū)158。詳細(xì)而言，源極區(qū)154是形成于第一導(dǎo)電型體區(qū)142中，漏極區(qū)156是形成于橫向擴散金屬氧化物半導(dǎo)體區(qū)的外延層122中，而第二導(dǎo)電型第二摻雜區(qū)158于高電位區(qū)102的外延層122中。在一些實施例中，此源極區(qū)154、漏極區(qū)156及第二導(dǎo)電型第二摻雜區(qū)158可為重?fù)诫s第二導(dǎo)電型。此源極區(qū)154、漏極區(qū)156及第二導(dǎo)電型第二摻雜區(qū)158可通過上述離子注入步驟形成，且在一些實施例中，此源極區(qū)154、漏極區(qū)156及第二導(dǎo)電型第二摻雜區(qū)158可通過同一道離子注入步驟形成。然而，在其它實施例中，此源極區(qū)154、漏極區(qū)156及第二導(dǎo)電型第二摻雜區(qū)158亦可通過不同的離子注入步驟形成。此外，如圖8的實施例所示，源極區(qū)154并未直接接觸第一導(dǎo)電型體區(qū)142的邊 緣，亦即，此源極區(qū)154不延伸超出第一導(dǎo)電型體區(qū)142的邊緣。此外，柵極電極152設(shè)于源極區(qū)154與第一導(dǎo)電型體區(qū)142之上，且源極區(qū)154與第一導(dǎo)電型體區(qū)142之間具有一通道區(qū)，此柵極電極152設(shè)于此通道區(qū)之上。此外，在一些實施例中，第一導(dǎo)電型摻雜區(qū)148設(shè)于柵極電極152與漏極區(qū)156之間，且不直接接觸漏極區(qū)156。接著，參見圖9，形成層間介電層(ILD)160于柵極介電層150及柵極電極152上。此層間介電層(ILD)160可為氧化硅、氮化硅、氮氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(SOG)或其它任何適合的介電材料或上述的組合。層間介電層(ILD)160可通過前述的化學(xué)氣相沉積法(CVD)或旋轉(zhuǎn)涂布法以及圖案化步驟形成。接著，形成電連接源極區(qū)154的源極電極162，以及形成電連接漏極區(qū)156的漏極電極164。此外，此漏極電極164是自橫向擴散金屬氧化物半導(dǎo)體區(qū)延伸經(jīng)過連接區(qū)110至高電位區(qū)102，并電連接此高電位區(qū)102。而上述源極電極162是電連接至低電位區(qū)104。上述源極電極162與漏極電極164可通過以下步驟形成。首先，以光刻刻蝕步驟于層間介電層160與柵極介電層150中對應(yīng)源極區(qū)154與漏極區(qū)156的區(qū)域形成兩開口。接著，毯覆性沉積一導(dǎo)電材料層于層間介電層160上，此導(dǎo)電材料層亦填入上述開口中。之后，將此導(dǎo)電材料層經(jīng)光刻與刻蝕工藝圖案化以形成源極電極162與漏極電極164。此源極電極162填入上述對應(yīng)源極區(qū)154的開口并電連接源極區(qū)154。此漏極電極164填入上述對應(yīng)漏極區(qū)156的開口并電連接漏極區(qū)156。上述源極電極162與漏極電極164的材料可分別獨立地包括銅、鋁、鎢、金、鉻、鎳、鉑、鈦、銥、銠、上述的合金、上述的組合或其它導(dǎo)電性佳的金屬材料。于其它實施例中，上述源極電極162與漏極電極164的材料可為一非金屬材料，只要使用的材料具有導(dǎo)電性即可。此源極電極162與漏極電極164的材料可通過前述的化學(xué)氣相沉積法(CVD)、濺射法、電阻加熱蒸發(fā)法、電子束蒸發(fā)法或其它任何適合的沉積方式形成。在一些實施例中，上述源極電極162與漏極電極164的材料可相同，且可通過同一道沉積步驟形成。然而，在其它實施例中，上述源極電極162與漏極電極164亦可通過不同的沉積步驟形成，且其材料可彼此不同。繼續(xù)參見圖9，本發(fā)明提供一種半導(dǎo)體裝置200，包括具有第一導(dǎo)電型的襯底100，且此襯底100包括高電位區(qū)102(highsideregion)、低電位區(qū)104(lowsideregion)及隔 離區(qū)106。此隔離區(qū)106設(shè)于高電位區(qū)102與低電位區(qū)104之間。此隔離區(qū)106包括電位轉(zhuǎn)換區(qū)108(levelshiftregion)以及連接區(qū)110(connectionregion)，且此連接區(qū)110設(shè)于電位轉(zhuǎn)換區(qū)108與高電位區(qū)102之間。在一實施例中，此電位轉(zhuǎn)換區(qū)108可包括橫向擴散金屬氧化物半導(dǎo)體區(qū)(laterallydiffusedmetaloxidesemiconductorregion，LDMOSregion)。此半導(dǎo)體裝置200更包括設(shè)于襯底100上的外延層122，此外延層122具有第二導(dǎo)電型，且第一導(dǎo)電型與第二導(dǎo)電型不同。此半導(dǎo)體裝置200更包括設(shè)于高電位區(qū)102中的襯底100與外延層122的交界處124的第二導(dǎo)電型第一埋藏層112，此第二導(dǎo)電型第一埋藏層112具有第二導(dǎo)電型。此半導(dǎo)體裝置200更包括設(shè)于橫向擴散金屬氧化物半導(dǎo)體區(qū)中的襯底100與外延層122的交界處124的第二導(dǎo)電型第二埋藏層114，此第二導(dǎo)電型第二埋藏層114具有第二導(dǎo)電型。此半導(dǎo)體裝置200更包括設(shè)于連接區(qū)110中的襯底100與外延層122的交界處124的第一導(dǎo)電型第一底摻雜區(qū)116，此第一導(dǎo)電型第一底摻雜區(qū)116具有第一導(dǎo)電型。此外，此半導(dǎo)體裝置200更包括設(shè)于襯底100與外延層122的交界處124的第一導(dǎo)電型第二底摻雜區(qū)118，且此第一導(dǎo)電型第二底摻雜區(qū)118是對應(yīng)橫向擴散金屬氧化物半導(dǎo)體區(qū)與低電位區(qū)104的交界120設(shè)置，且第一導(dǎo)電型第二底摻雜區(qū)118具有第一導(dǎo)電型。此半導(dǎo)體裝置200更包括設(shè)于連接區(qū)110的外延層122中的第一導(dǎo)電型第一頂摻雜區(qū)128，此第一導(dǎo)電型第一頂摻雜區(qū)128具有第一導(dǎo)電型且直接接觸第一導(dǎo)電型第一底摻雜區(qū)116。此半導(dǎo)體裝置200更包括設(shè)于外延層122中的第一導(dǎo)電型第二頂摻雜區(qū)130，此第一導(dǎo)電型第二頂摻雜區(qū)130是對應(yīng)橫向擴散金屬氧化物半導(dǎo)體區(qū)與低電位區(qū)104的交界120設(shè)置，且此第一導(dǎo)電型第二頂摻雜區(qū)130具有第一導(dǎo)電型且直接接觸第一導(dǎo)電型第二底摻雜區(qū)118。此半導(dǎo)體裝置200更包括至少一個第二導(dǎo)電型第一摻雜區(qū)126，設(shè)于連接區(qū)110的外延層122中，此第二導(dǎo)電型第一摻雜區(qū)126具有第二導(dǎo)電型，且第二導(dǎo)電型第一摻雜區(qū)126設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116中。此半導(dǎo)體裝置200更包括設(shè)于橫向擴散金屬氧化物半導(dǎo)體區(qū)的外延層122中的第一導(dǎo)電型體區(qū)142，此第一導(dǎo)電型體區(qū)142具有第一導(dǎo)電型。此半導(dǎo)體裝置200更包括設(shè)于橫向擴散金屬氧化物半導(dǎo)體區(qū)的外延層122中的第一導(dǎo)電型摻雜區(qū)148，此第一導(dǎo)電型摻雜區(qū)148具有第一導(dǎo)電型。此半導(dǎo)體裝置200更包括設(shè)于第一導(dǎo)電型體區(qū)142中的源極區(qū)154，設(shè)于橫向擴散金屬氧化物半導(dǎo)體區(qū)的外延層122中的漏極區(qū)156，以及設(shè)于高電位區(qū)102的外延層122中的第二導(dǎo)電型第二摻雜區(qū)158。此半導(dǎo)體裝置200更包括設(shè)于外延層122上的柵極電極152，電連接源極區(qū)154的源極電極162，以及電連接漏極區(qū)156的漏極電極164。此漏極電極164更自橫向擴散金屬氧化物半導(dǎo)體區(qū)延伸經(jīng)過連接區(qū)110至高電位區(qū)102。此外，如圖9所示，由于設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116中的第二導(dǎo)電型第一摻雜區(qū)126可增加電性隔離能力，故本發(fā)明的半導(dǎo)體裝置可通過增加第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116中的第一導(dǎo)電型離子濃度，以大幅增加裝置的擊穿電壓(punchthroughvoltage，使電流由漏極區(qū)156向下?lián)舸┎⑼ㄟ^第二導(dǎo)電型第二埋藏層114所需的電壓)，且可僅造成結(jié)擊穿電壓(junctionbreakdownvoltage，電流穿過第一導(dǎo)電型第一頂摻雜區(qū)128或第一導(dǎo)電型第一底摻雜區(qū)116所需的電壓)的些微減少。表1結(jié)擊穿電壓(V)擊穿電壓(V)比較例131551實施例125482例如，由電腦軟件(TechnologyComputerAidedDesign，TCAD)模擬所得的比較例(不具有設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中的第二導(dǎo)電型第一摻雜區(qū))與實施例(具有設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中的第二導(dǎo)電型第一摻雜區(qū))的擊穿電壓與結(jié)擊穿電壓是表示于上表1。由表1可知，通過于第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中設(shè)置第二導(dǎo)電型第一摻雜區(qū)，可大幅提升擊穿電壓(例如，由51V增加至82V)，且僅造成結(jié)擊穿電壓的些微減少(例如，由1315V些微降低至1254V)。此外，應(yīng)注意的是，除上述圖1-圖9所示的實施例以外，本發(fā)明的第二導(dǎo)電型第一摻雜區(qū)亦可有其它數(shù)量及配置，如圖10-圖12的實施例所示。故本發(fā)明的范圍并不以圖1-圖9所示的實施例為限。應(yīng)注意的是，后文中與前文相同或相似的元件或膜層將以相同或相似的標(biāo)號表 示，其材料、制造方法與功能皆與前文所述相同或相似，故此部分在后文中將不再贅述。參見圖10，該圖為本發(fā)明另一實施例的半導(dǎo)體裝置的剖面圖。圖10所示的實施例與前述圖1-圖9的實施例的差別在于半導(dǎo)體裝置200包括多個第二導(dǎo)電型第一摻雜區(qū)126(例如兩個第二導(dǎo)電型第一摻雜區(qū)126)，且多個第二導(dǎo)電型第一摻雜區(qū)126皆設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128中。此外，在圖10所示的實施例中，位于最上方的第二導(dǎo)電型第一摻雜區(qū)126并未接觸外延層122的頂面122A。參見圖11，該圖為本發(fā)明另一實施例的半導(dǎo)體裝置的剖面圖。圖11所示的實施例與前述圖1-圖10的實施例的差別在于多個第二導(dǎo)電型第一摻雜區(qū)126因擴散而彼此連接，且兩個相鄰的第二導(dǎo)電型第一摻雜區(qū)126之間的連接部166的摻雜濃度低于第二導(dǎo)電型第一摻雜區(qū)126的摻雜濃度。參見圖12，該圖為本發(fā)明另一實施例的半導(dǎo)體裝置的剖面圖。圖12所示的實施例與前述圖1-圖11的實施例的差別在于半導(dǎo)體裝置200包括多個第二導(dǎo)電型第一摻雜區(qū)126，且至少一個第二導(dǎo)電型第一摻雜區(qū)126(例如第二導(dǎo)電型第一摻雜區(qū)126A)設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128中，而至少另一個第二導(dǎo)電型第一摻雜區(qū)126(例如第二導(dǎo)電型第一摻雜區(qū)126B)設(shè)于第一導(dǎo)電型第一底摻雜區(qū)116中。此外，在一些實施例中，設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128中的第二導(dǎo)電型第一摻雜區(qū)126A的摻雜濃度與設(shè)于第一導(dǎo)電型第一底摻雜區(qū)116中的第二導(dǎo)電型第一摻雜區(qū)126B的摻雜濃度不同。例如，在一些實施例中，由于第一導(dǎo)電型第一頂摻雜區(qū)128為重?fù)诫s第一導(dǎo)電型(摻雜濃度為超過約1019/cm3，例如為約1019/cm3至約1021/cm3)，而第一導(dǎo)電型第一底摻雜區(qū)116僅為第一導(dǎo)電型(摻雜濃度為約1014/cm3-1016/cm3，例如為約1015/cm3)，故設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)128中的第二導(dǎo)電型第一摻雜區(qū)126A的第二導(dǎo)電型摻質(zhì)被中和的較多，故此第二導(dǎo)電型第一摻雜區(qū)126A的摻雜濃度較低。而設(shè)于第一導(dǎo)電型第一底摻雜區(qū)116中的第二導(dǎo)電型第一摻雜區(qū)126B的第二導(dǎo)電型摻質(zhì)被中和的較少，故此第二導(dǎo)電型第一摻雜區(qū)126B的摻雜濃度較高。因此，在一些實施例中，第二導(dǎo)電型第一摻雜區(qū)126B的摻雜濃度高于第二導(dǎo)電型第一摻雜區(qū)126A的摻雜濃度。此外，應(yīng)注意的是，雖然在以上的實施例中，皆以第一導(dǎo)電型為P型，第二導(dǎo)電 型為N型說明，然而，此
技術(shù)領(lǐng)域：
中技術(shù)人員當(dāng)可理解第一導(dǎo)電型亦可為N型，而此時第二導(dǎo)電型則為P型。綜上所述，通過將第二導(dǎo)電型第一摻雜區(qū)設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中，可增加隔離區(qū)的電性隔離能力，故可降低裝置的漏電流。此外，由于設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中的第二導(dǎo)電型第一摻雜區(qū)可增加電性隔離能力，故即使第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)因工藝的變異而造成其寬度變化(例如寬度變小)，此半導(dǎo)體裝置仍可運作，而不會因第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)寬度變小而在裝置運作時造成該處的結(jié)擊穿。因此，本發(fā)明亦可提升裝置的工藝可靠度。此外，由于設(shè)于第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中的第二導(dǎo)電型第一摻雜區(qū)可增加電性隔離能力，故本發(fā)明的半導(dǎo)體裝置可通過增加第一導(dǎo)電型第一頂摻雜區(qū)或第一導(dǎo)電型第一底摻雜區(qū)中的第一導(dǎo)電型離子濃度，以大幅增加上述擊穿電壓，且可僅造成擊穿電壓的些微減少。此外，第二導(dǎo)電型第一摻雜區(qū)可使半導(dǎo)體裝置的外延層的上表面更不易產(chǎn)生擊穿，故亦可增加裝置的結(jié)構(gòu)可靠度。雖然本發(fā)明的實施例及其優(yōu)點已揭露如上，但應(yīng)該了解的是，任何所屬
技術(shù)領(lǐng)域：
中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作更動、替代與潤飾。此外，本發(fā)明的保護(hù)范圍并未局限于說明書內(nèi)所述特定實施例中的工藝、機器、制造、物質(zhì)組成、裝置、方法及步驟，任何所屬
技術(shù)領(lǐng)域：
中技術(shù)人員可從本發(fā)明揭示內(nèi)容中理解現(xiàn)行或未來所發(fā)展出的工藝、機器、制造、物質(zhì)組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結(jié)果皆可根據(jù)本發(fā)明使用。因此，本發(fā)明的保護(hù)范圍包括上述工藝、機器、制造、物質(zhì)組成、裝置、方法及步驟。另外，每一權(quán)利要求構(gòu)成個別的實施例，且本發(fā)明的保護(hù)范圍也包括各個權(quán)利要求及實施例的組合。當(dāng)前第1頁1 2 3