本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法和電子裝置。

背景技術(shù)：

在半導(dǎo)體技術(shù)領(lǐng)域中，隨著射頻電路(RF)工作頻率和集成度的提高，襯底材料對電路性能的影響越來越大。絕緣體上硅(SOI)襯底因其良好的電學(xué)性能和與CMOS工藝兼容的特點，在射頻電路等領(lǐng)域得到了廣泛的應(yīng)用。

現(xiàn)有的雙面薄SOI工藝中，其中在進行背面Al接合焊盤跟正面的銅金屬層連接制程時，很容易發(fā)生接觸電阻增大的問題，并且在制作過程中，還容易發(fā)生Al/Cu機臺之間的相互污染的問題，這些問題的產(chǎn)生往往會影響整個半導(dǎo)體器件的性能。在某些具體應(yīng)用中，這一結(jié)構(gòu)的器件將難以滿足對器件性能的實際需要。

因此，為解決現(xiàn)有技術(shù)中的上述技術(shù)問題，有必要提出一種新的半導(dǎo)體器件及其制造方法和電子裝置。

技術(shù)實現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。

為了克服目前存在的問題，本發(fā)明實施例一提供一種半導(dǎo)體器件的制造方法，所述方法包括：

步驟S101：提供第一襯底，在所述第一襯底的第一表面一側(cè)形成包括晶體管和第一互連結(jié)構(gòu)的前端器件，以及位于所述晶體管外側(cè)的第二互連結(jié)構(gòu)，所述第二互連結(jié)構(gòu)的底層金屬層通過若干接觸與所 述第一襯底的第一表面相連；

步驟S102：提供第二襯底，通過鍵合工藝將所述第二襯底與所述第一襯底的形成有所述前端器件的一側(cè)相接合；

步驟S103：從所述第一襯底的與所述第一表面相對的第二表面一側(cè)對所述第一襯底進行減薄處理；

步驟S104：從所述第一襯底的所述第二表面開始，刻蝕所述第一襯底，直到暴露所述若干接觸，以形成焊盤開口；

步驟S105：在所述焊盤開口中以及部分所述第一襯底的所述第二表面上形成焊盤，所述焊盤與所述若干接觸相連。

進一步，所述第一襯底為絕緣體上硅襯底，包括自下而上的體硅、氧化埋層和頂層硅，所述若干接觸與所述頂層硅相連。

進一步，所述步驟S104包括：從所述第一襯底的所述第二表面開始，依次刻蝕氧化埋層和頂層硅，直到暴露所述若干接觸，以形成所述焊盤開口。

進一步，所述前端器件還包括形成于所述第一襯底的所述第一表面上的射頻器件。

進一步，在所述步驟S103中，所述減薄處理包括化學(xué)機械研磨。

進一步，在所述步驟S105之后還包括步驟S106：

形成覆蓋所述第一襯底的所述第二表面但暴露出所述焊盤的打線區(qū)的鈍化層。

本發(fā)明實施例二提供一種半導(dǎo)體器件，包括：

第一襯底，在所述第一襯底的第一表面一側(cè)形成有包括晶體管和第一互連結(jié)構(gòu)的前端器件以及位于所述晶體管外側(cè)的第二互連結(jié)構(gòu)，在所述第一襯底的所述第一表面上形成有與所述第二互連結(jié)構(gòu)的底層金屬層相連接的若干接觸，在所述第一襯底的與所述第一表面相對的所述第二表面形成有貫穿所述第一襯底暴露所述若干接觸的焊盤開口，在所述焊盤開口中以及所述第一襯底的部分所述第二表面上形成有與所述若干接觸相連的焊盤；

第二襯底，所述第二襯底與所述第一襯底的形成有所述前端器件的一側(cè)相接合。

進一步，所述半導(dǎo)體器件還包括覆蓋所述第一襯底的所述第二表 面但暴露出所述焊盤的打線區(qū)的鈍化層。

進一步，所述第一襯底為絕緣體上硅襯底。

進一步，所述前端器件還包括形成于所述第一襯底的所述第一表面上的射頻器件。

本發(fā)明實施例三提供一種電子裝置，包括電子組件以及與所述電子組件電連接的半導(dǎo)體器件，其中，所述半導(dǎo)體器件包括：

第一襯底，在所述第一襯底的第一表面一側(cè)形成有包括晶體管和第一互連結(jié)構(gòu)的前端器件以及位于所述晶體管外側(cè)的第二互連結(jié)構(gòu)，在所述第一襯底的所述第一表面上形成有與所述第二互連結(jié)構(gòu)的底層金屬層相連接的若干接觸，在所述第一襯底的與所述第一表面相對的所述第二表面形成有貫穿所述第一襯底暴露所述若干接觸的焊盤開口，在所述焊盤開口中以及所述第一襯底的部分所述第二表面上形成有與所述若干接觸相連的焊盤；

第二襯底，所述第二襯底與所述第一襯底的形成有所述前端器件的一側(cè)相接合。

綜上所述，根據(jù)本發(fā)明的制造方法，采用普通的接觸即可實現(xiàn)背面的鋁焊盤與第一襯底正面的互聯(lián)結(jié)構(gòu)的連接，因此本發(fā)明的制造方法工藝簡單，節(jié)省工藝，避免了背面鋁焊盤跟正面的Cu金屬層連接時導(dǎo)致的接觸電阻大的問題以及Al和Cu機臺之間的相互污染的問題，因此提高了器件的性能和良率。本發(fā)明的半導(dǎo)體器件，由于采用了上述制造方法，，因而同樣具有上述優(yōu)點。本發(fā)明的電子裝置，由于采用了上述半導(dǎo)體器件，因而同樣具有上述優(yōu)點。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A-圖1E為本發(fā)明的一實施例中的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；

圖2為本發(fā)明的另一個實施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當(dāng)解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項目的任何及所有組合。

這里參考作為本發(fā)明的理想實施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。

實施例一

下面，參照圖1A至圖1E以及圖2來描述本發(fā)明實施例提出的半導(dǎo)體器件的制造方法一個示例性方法的詳細(xì)步驟。其中，1A至圖1E為本發(fā)明實施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；圖2為本發(fā)明實施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。

本實施例的半導(dǎo)體器件的制造方法，具體包括如下步驟：

首先，如圖1A所示，提供第一襯底100，在所述第一襯底100的第一表面一側(cè)形成包括晶體管1011和第一互連結(jié)構(gòu)1012的前端器 件，以及位于所述晶體管1011外側(cè)的第二互連結(jié)構(gòu)102，所述第二互連結(jié)構(gòu)102的底層金屬層1021通過若干接觸103與所述第一襯底100的第一表面相連。

具體地，第一襯底100可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，本實施例中，第一襯底100為絕緣體上硅(SOI)，包括自下而上的體硅1001、氧化埋層1002和頂層硅1003，所述若干接觸103與所述頂層硅1003相連。

作為示例，在第一襯底的第一表面上還形成有射頻器件。在本實施例中，晶體管1011用于構(gòu)成各種電路，射頻器件用于形成射頻組件或模塊，第一互連結(jié)構(gòu)1012用于連接晶體管1011、射頻器件以及前端器件中的其他組件。其中，晶體管1011可以為普通晶體管、高k金屬柵極晶體管、鰭型晶體管或其他合適的晶體管。第一互連結(jié)構(gòu)1012可以包括金屬層(例如銅層或鋁層)、金屬插塞等。射頻器件可以包括電感(inductor)等器件。

除包括晶體管1011、射頻器件和第一互連結(jié)構(gòu)1012外，前端器件還可以包括其他各種可行的組件，例如電阻、電容、MEMS器件等，在此并不進行限定。前端器件中的各個組件的具體結(jié)構(gòu)和形成方法，本領(lǐng)域的技術(shù)人員可以根據(jù)實際需要參照現(xiàn)有技術(shù)進行選擇，此處不再贅述。

其中，第二互連結(jié)構(gòu)102可在前端器件制作的同時形成，其同樣包括多層金屬層以及相鄰金屬層之間的通孔，將第二互連結(jié)構(gòu)102與頂層硅1003相連的接觸103等。在此步驟中，保留了晶體管區(qū)域以外的部分頂層硅1003，其位置對應(yīng)第二互連結(jié)構(gòu)102并與之后預(yù)定形成的焊盤對應(yīng)。

接著，如圖1B所示，提供第二襯底200，通過鍵合工藝將所述第二襯底200與所述第一襯底100的形成有所述前端器件的一側(cè)相接合。

在本實施例中，第二襯底200為承載襯底(carrier wafer)，用于 在后續(xù)對第一襯底100進行減薄處理的工藝以及其他后續(xù)工藝中承載和保護前端器件。第二襯底200可以為普通硅襯底或其他合適的襯底，在此并不進行限定。

通過鍵合工藝將第二襯底200的一側(cè)與第一襯底100的形成有前端器件的一側(cè)(即第一表面一側(cè))相接合(鍵合)，如圖1B所示。其中，鍵合工藝可采用本領(lǐng)域技術(shù)人員熟知的任何方法進行，例如氧化物熔融鍵合工藝等。

接著，如圖1C所示，從第一襯底100的與第一表面相對的第二表面一側(cè)對第一襯底200進行減薄處理。

示例性地，第一襯底100為SOI襯底，該減薄處理停止于位于SOI襯底內(nèi)的氧化埋層1002之上。該減薄處理可以為CMP(化學(xué)機械研磨)或其他合適的方法。

接著，如圖1D所示，從所述第一襯底100的所述第二表面開始，刻蝕所述第一襯底100，直到暴露所述若干接觸103，以形成焊盤開口104。

示例性地，所述第一襯底100為SOI襯底時，從所述第一襯底100的所述第二表面開始，依次刻蝕氧化埋層1002和頂層硅1003，直到暴露所述若干接觸103，以形成所述焊盤開口104。

其中，對于氧化埋層1002的刻蝕既可以采用干法刻蝕也可以采用濕法刻蝕。干法刻蝕能夠采用基于氟化碳?xì)怏w的各向異性刻蝕法。濕法刻蝕能夠采用氫氟酸溶液，例如緩沖氧化物蝕刻劑(buffer oxide etchant(BOE))或氫氟酸緩沖溶液(buffer solution of hydrofluoric acid(BHF))，刻蝕停止于頂層硅1003上。

再進行對頂層硅1003的刻蝕，該刻蝕貫穿頂層硅1003，暴露接觸103的底層，可采用本領(lǐng)域技術(shù)人員熟知的任何刻蝕方法進行對頂層硅1003的刻蝕，

接著，如圖1E所示，在所述焊盤開口104中以及部分所述第一 襯底100的所述第二表面上形成焊盤105，所述焊盤105與所述若干接觸103相連。

焊盤105用于將信號或電源通過第二互連結(jié)構(gòu)102以及第一互連結(jié)構(gòu)1012輸入到半導(dǎo)體器件的內(nèi)部。焊盤102的材料可以為鋁、銅或其他合適的導(dǎo)電材料?？刹捎梦锢須庀喑练e、化學(xué)氣相沉積等方法沉積形成。

在一個示例中，形成覆蓋所述第一襯底100的所述第二表面但暴露出所述焊盤105的打線區(qū)的鈍化層106。

鈍化層106用于保護第一襯底100以及焊盤105。鈍化層106的材料可以為氮化硅或其他合適的材料。可采用化學(xué)氣相沉積等方法沉積形成鈍化層106。

至此，完成了本實施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟的介紹。通過上述步驟，形成了雙面薄SOI(絕緣體上硅)的結(jié)構(gòu)。接下來還可以根據(jù)現(xiàn)有的各種方法來完成整個半導(dǎo)體器件的制造。

綜上所述，根據(jù)本發(fā)明的制造方法，采用普通的接觸即可實現(xiàn)背面的鋁焊盤與第一襯底正面的互聯(lián)結(jié)構(gòu)的連接，因此本發(fā)明的制造方法工藝簡單，節(jié)省工藝，避免了背面鋁焊盤跟正面的Cu金屬層連接時導(dǎo)致的接觸電阻大的問題以及Al和Cu機臺之間的相互污染的問題，因此提高了器件的性能和良率。

圖2示出了本發(fā)明實施例提出的一種半導(dǎo)體器件的制造方法的示意性流程圖，用于簡要示出該制造方法的典型流程。

步驟S201：提供第一襯底，在所述第一襯底的第一表面一側(cè)形成包括晶體管和第一互連結(jié)構(gòu)的前端器件，以及位于所述晶體管外側(cè)的第二互連結(jié)構(gòu)，所述第二互連結(jié)構(gòu)的底層金屬層通過若干接觸與所述第一襯底的第一表面相連；

步驟S202：提供第二襯底，通過鍵合工藝將所述第二襯底與所述第一襯底的形成有所述前端器件的一側(cè)相接合；

步驟S203：從所述第一襯底的與所述第一表面相對的第二表面一側(cè)對所述第一襯底進行減薄處理；

步驟S204：從所述第一襯底的所述第二表面開始，刻蝕所述第一襯底，直到暴露所述若干接觸，以形成焊盤開口；

步驟S205：在所述焊盤開口中以及部分所述第一襯底的所述第二表面上形成焊盤，所述焊盤與所述若干接觸相連。

實施例二

本發(fā)明實施例提供一種半導(dǎo)體器件，其采用前述實施例一中的制造方法制備獲得。該半導(dǎo)體器件，可以為包括射頻(RF)器件的集成電路或集成電路中間產(chǎn)品。

下面，參照圖1E來描述本發(fā)明實施例提出的半導(dǎo)體器件的一種結(jié)構(gòu)。其中，圖1E為本發(fā)明實施例的半導(dǎo)體器件的結(jié)構(gòu)的一種剖視圖。

如圖1E所示，本實施例的半導(dǎo)體器件包括：

第一襯底100，在所述第一襯底100的第一表面一側(cè)形成有包括晶體管1011和第一互連結(jié)構(gòu)1012的前端器件以及位于所述晶體管1011外側(cè)的第二互連結(jié)構(gòu)102，在所述第一襯底100的所述第一表面上形成有與所述第二互連結(jié)構(gòu)102的底層金屬層1021相連接的若干接觸103，在所述第一襯底100的與所述第一表面相對的所述第二表面形成有貫穿所述第一襯底100暴露所述若干接觸103的焊盤開口，在所述焊盤開口中以及所述第一襯底100的部分所述第二表面上形成有與所述若干接觸103相連的焊盤105。

其中，第一襯底100可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，本實施例中，第一襯底100為絕緣體上硅(SOI)，值得注意的是，第一襯底100實際為減薄處理后的絕緣體上硅(SOI)。

作為示例，在第一襯底的第一表面上還形成有射頻器件。在本實施例中，晶體管1011用于構(gòu)成各種電路，射頻器件用于形成射頻組件或模塊，第一互連結(jié)構(gòu)1012用于連接晶體管1011、射頻器件以及前端器件中的其他組件。其中，晶體管1011可以為普通晶體管、高k金屬柵極晶體管、鰭型晶體管或其他合適的晶體管。第一互連結(jié)構(gòu)1012可以包括金屬層(例如銅層或鋁層)、金屬插塞等。射頻器件可 以包括電感(inductor)等器件。

除包括晶體管1011、射頻器件和第一互連結(jié)構(gòu)1012外，前端器件還可以包括其他各種可行的組件，例如電阻、電容、MEMS器件等，在此并不進行限定。前端器件中的各個組件的具體結(jié)構(gòu)和形成方法，本領(lǐng)域的技術(shù)人員可以根據(jù)實際需要參照現(xiàn)有技術(shù)進行選擇，此處不再贅述。

其中，第二互連結(jié)構(gòu)102可在前端器件制作的同時形成，其同樣包括多層金屬層以及相鄰金屬層之間的通孔，在所述第一襯底100的所述第一表面上形成有與所述第二互連結(jié)構(gòu)102的底層金屬層1021相連接的若干接觸103。

在所述第一襯底100的與所述第一表面相對的所述第二表面形成有貫穿所述第一襯底100暴露所述若干接觸103的焊盤開口，在所述焊盤開口中以及所述第一襯底100的部分所述第二表面上形成有與所述若干接觸103相連的焊盤105。

焊盤105用于將信號或電源通過第二互連結(jié)構(gòu)102以及第一互連結(jié)構(gòu)1012輸入到半導(dǎo)體器件的內(nèi)部。焊盤102的材料可以為鋁、銅或其他合適的導(dǎo)電材料。

在一個示例中，本發(fā)明的半導(dǎo)體器件還包括覆蓋所述第一襯底100的所述第二表面形成但暴露出所述焊盤105的打線區(qū)的鈍化層106。

鈍化層106用于保護第一襯底100以及焊盤105。鈍化層106的材料可以為氮化硅或其他合適的材料?？刹捎没瘜W(xué)氣相沉積等方法沉積形成鈍化層106。

進一步地，本發(fā)明的半導(dǎo)體器件還包括第二襯底200，所述第二襯底200與所述第一襯底100的形成有所述前端器件的一側(cè)相接合。

在本實施例中，第二襯底200為承載襯底(carrier wafer)，用于在后續(xù)對第一襯底100進行減薄處理的工藝以及其他后續(xù)工藝中承載和保護前端器件。第二襯底200可以為普通硅襯底或其他合適的襯底，在此并不進行限定。

本實施例的半導(dǎo)體器件，可以為射頻前端模塊或其他電路或模塊。由于該半導(dǎo)體器件的性能得到提升，因而可以滿足更多應(yīng)用環(huán)境 下對器件性能的需求。

實施例三

本發(fā)明實施例提供一種電子裝置，其包括電子組件以及與該電子組件電連接的半導(dǎo)體器件。其中，所述半導(dǎo)體器件包括根據(jù)實施例二所述的半導(dǎo)體器件的制造方法制造的半導(dǎo)體器件，或包括實施例一所述的半導(dǎo)體器件。

本實施例的電子裝置，可以是手機、平板電腦、筆記本電腦、上網(wǎng)本、游戲機、電視機、VCD、DVD、導(dǎo)航儀、照相機、攝像機、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括該分頻電路的中間產(chǎn)品。其中，該電子組件可以為任何可行的組件，在此并不進行限定。

本發(fā)明實施例的電子裝置，由于使用了上述的半導(dǎo)體器件，因而具有更好的性能。

本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。