本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)：

通常MOS晶體管由半導(dǎo)體襯底、源極區(qū)和漏極區(qū)、柵氧化層以及柵電極等幾個(gè)主要部分組成，源極區(qū)和漏極區(qū)對(duì)稱分布于柵電極兩側(cè)的半導(dǎo)體襯底中，其基本結(jié)構(gòu)一般是一個(gè)四端器件，它的中間部分是由金屬-絕緣體-半導(dǎo)體組成的MOS電容結(jié)構(gòu)，MOS電容的兩側(cè)分別是源極區(qū)和漏極區(qū)，在正常的工作狀態(tài)下，載流子從源極區(qū)流入，從漏極區(qū)流出，絕緣層上為柵極，在柵極上施加電壓，可以改變絕緣層中的電場(chǎng)強(qiáng)度，控制半導(dǎo)體表面電場(chǎng)，從而改變半導(dǎo)體表面溝道的導(dǎo)電能力。

最近，通過(guò)制備不對(duì)稱晶體管使集成電路晶體管技術(shù)取得了很大的進(jìn)步，例如，不對(duì)稱晶體管可以減少源極區(qū)的串聯(lián)電阻和柵漏電容，使得晶體管具有優(yōu)異的性能，而源極區(qū)和漏極區(qū)高度不同的不對(duì)稱晶體管，其在晶體管性能提升的表現(xiàn)上尤其突出。

因此，有必要提出一種新的半導(dǎo)體器件的制造方法，以提高晶體管的性能。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了克服目前存在的問(wèn)題，本發(fā)明實(shí)施例一提供一種半導(dǎo)體器件 的制造方法，其特征在于，包括：

步驟S1：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)；

步驟S2：對(duì)所述偽柵極結(jié)構(gòu)的一側(cè)壁和與所述側(cè)壁位于同側(cè)的半導(dǎo)體襯底的表面進(jìn)行傾斜離子注入，以形成離子注入層；

步驟S3：去除所述離子注入層，以使所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底的表面具有不同的高度；

步驟S4：在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中分別形成源極和漏極，其中，所述源極和所述漏極具有不同的高度。

進(jìn)一步，在所述步驟S2之前，還包括：在所述偽柵極結(jié)構(gòu)的表面上形成圖案化的掩膜層的步驟。

進(jìn)一步，所述步驟S3包括：

步驟S31：在所述半導(dǎo)體襯底上依次形成偽柵極介電層和多晶硅偽柵極材料層；

步驟S32：在所述多晶硅偽柵極材料層上形成所述圖案化的掩膜層；

步驟S33：以所述圖案化的掩膜層為掩膜依次刻蝕所述多晶硅偽柵極材料層和偽柵極介電層，以形成所述偽柵極結(jié)構(gòu)。

進(jìn)一步，在所述步驟S2和所述步驟S3之間還包括進(jìn)行熱退火處理的步驟。

進(jìn)一步，所述步驟S4包括以下步驟：

步驟S41：進(jìn)行LDD注入，以在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成輕摻雜源極和漏極；

步驟S42：進(jìn)行源/漏極注入，以在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成源極和漏極。

進(jìn)一步，在所述步驟S4之后，還包括在所述源極和漏極對(duì)應(yīng)的區(qū)域形成應(yīng)力層的步驟。

進(jìn)一步，所述應(yīng)力層的材料為SiGe或者SiC。

進(jìn)一步，在所述步驟S3和步驟S4之間，還包括在所述偽柵極結(jié)構(gòu)的兩側(cè)壁上形成側(cè)墻的步驟。

進(jìn)一步，所述離子包括鍺，所述離子注入層為鍺化硅層。

本發(fā)明實(shí)施例二提供一種采用前述的方法制造的半導(dǎo)體器件。

根據(jù)本發(fā)明的制造方法，在偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成具有不同高度的源極和漏極，可降低源極區(qū)的串聯(lián)電阻以及柵極-漏極之間的電容，因此可提高器件的性能和可靠性。

附圖說(shuō)明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。

附圖中：

圖1A-圖1F示出了根據(jù)本發(fā)明的一具體實(shí)施例中的半導(dǎo)體器件的制造方法的相關(guān)步驟實(shí)施時(shí)所獲得器件的剖面示意圖；

圖2示出了根據(jù)本發(fā)明的一具體實(shí)施例中的半導(dǎo)體器件的制造方法的工藝流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在…上”、“與…相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，?dāng)元件被稱為“直接在…上”、“與…直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些 術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語(yǔ)例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語(yǔ)“在…下面”和“在…下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。

在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書(shū)中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的結(jié)構(gòu)及步驟，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

下面結(jié)合圖1A-圖1F和圖2對(duì)本發(fā)明的半導(dǎo)體器件的制造方法做詳細(xì)描述。

本實(shí)施例的半導(dǎo)體器件的制作方法包括：

首先，執(zhí)行步驟S201，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100上形成偽柵極結(jié)構(gòu)102，如圖1A所示。

具體地，半導(dǎo)體襯底100可以是以下所提到的材料中的至少一 種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在半導(dǎo)體襯底100中可以形成有隔離結(jié)構(gòu)1001，所述隔離結(jié)構(gòu)1001為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。

在一個(gè)示例中，所述偽柵極結(jié)構(gòu)102包括依次層疊的柵極介電層1021和柵極材料層1022，其形成步驟包括：在所述半導(dǎo)體襯底100上依次形成偽柵極介電層1021和多晶硅偽柵極材料層1022；在所述多晶硅偽柵極材料層1022上形成所述圖案化的掩膜層101；以所述圖案化的掩膜層101為掩膜依次刻蝕所述多晶硅偽柵極材料層1022和偽柵極介電層1021，以形成所述偽柵極結(jié)構(gòu)102。

柵極介電層1021的材料可以包括氧化硅。柵極介電層1021以及多晶硅偽柵極材料層1022優(yōu)選的形成方法包括化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)，也可使用例如濺鍍及物理氣相沉積(PVD)等一般相似方法。

掩膜層101可以為本領(lǐng)域技術(shù)人員熟知的任何掩膜材料，例如光阻或硬掩膜。硬掩膜可以為氮化硅、氮氧化硅等材料。

在本實(shí)施例中，因后續(xù)需要消耗部分偽柵極結(jié)構(gòu)的側(cè)壁，在此偽柵極結(jié)構(gòu)的寬度可適當(dāng)?shù)拇笥陬A(yù)定形成的偽柵極結(jié)構(gòu)的寬度，以保證柵極結(jié)構(gòu)的尺寸。

接著，進(jìn)行步驟S202，對(duì)所述偽柵極結(jié)構(gòu)102的一側(cè)壁和與所述側(cè)壁位于同側(cè)的半導(dǎo)體襯底100的表面進(jìn)行傾斜離子注入，以形成離子注入層103，如圖1B-1C所示。

具體地，如圖1B-1C所示，進(jìn)行傾斜離子注入，所述離子包括鍺，控制其注入方向，使得該傾斜注入只針對(duì)偽柵極結(jié)構(gòu)102的一側(cè)壁和與其同側(cè)的半導(dǎo)體襯底，使離子注入半導(dǎo)體襯底中一定深度，鍺離子和半導(dǎo)體襯底中的硅以及偽柵極結(jié)構(gòu)中的多晶硅結(jié)合為SiGe。

進(jìn)一步地，如圖1C所示，在傾斜鍺離子注入之后，還包括進(jìn)行退火處理的步驟，可采用爐管退火、快速退火、峰值退火等任何合適 的方法進(jìn)行該退火處理，其退火溫度范圍為300～1100℃，退火處理可使得注入到偽柵極結(jié)構(gòu)102和半導(dǎo)體襯底100中的鍺與硅進(jìn)一步結(jié)合，以形成最終的SiGe注入層103，同時(shí)還可修復(fù)離子注入過(guò)程中，對(duì)其他區(qū)域半導(dǎo)體襯底造成的損傷。

該步驟中，在偽柵極結(jié)構(gòu)102表面形成的圖案化的掩膜層101，也可對(duì)偽柵極結(jié)構(gòu)102的表面起到保護(hù)作用。

接著，進(jìn)行步驟S203，去除所述離子注入層103，以使所述偽柵極結(jié)構(gòu)102兩側(cè)的半導(dǎo)體襯底100的表面具有不同的高度，如圖1D所示。

本實(shí)施例中，離子注入層103為SiGe注入層，可通過(guò)干法刻蝕或者濕法刻蝕方法去除所述SiGe注入層。例如，可采用對(duì)SiGe具有高選擇性的濕法刻蝕去除SiGe注入層103。

由于去除了SiGe注入層103，使得所述偽柵極結(jié)構(gòu)102兩側(cè)的半導(dǎo)體襯底100的表面具有不同的高度。

在此步驟中，可選擇性地的將掩膜層101去除，也可將其留作之后步驟中的偽柵極結(jié)構(gòu)表面的保護(hù)層。

本實(shí)施例中，保留掩膜層101，其寬度大于偽柵極結(jié)構(gòu)的寬度。

之后，如圖1E所示，作為示例，在半導(dǎo)體襯底上還可以形成位于偽柵極結(jié)構(gòu)102和掩膜層101兩側(cè)且緊靠偽柵極結(jié)構(gòu)102的側(cè)墻104。其中，側(cè)墻104可以包括至少一層氧化物層和/或至少一層氮化物層。需要說(shuō)明的是，側(cè)墻是可選的而非必需的，其主要用于在后續(xù)進(jìn)行蝕刻或離子注入時(shí)保護(hù)偽柵極結(jié)構(gòu)的側(cè)壁不受損傷。由于掩膜層101的存在和偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底表面高度不同，因此在此步驟中形成的位于偽柵極結(jié)構(gòu)兩側(cè)壁上的側(cè)墻的高度和厚度也不同，為不對(duì)稱的側(cè)墻。示例性地，其中在半導(dǎo)體襯底的表面高度比較低的一側(cè)，對(duì)應(yīng)的側(cè)墻的厚度和高度比另一側(cè)的側(cè)墻的厚度和高度均大。

接著，進(jìn)行步驟S204，在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中分別形成源極和漏極，其中，所述源極和所述漏極具有不同的高度。

作為示例，首先，進(jìn)行LDD注入，以在所述偽柵極結(jié)構(gòu)兩側(cè)的 半導(dǎo)體襯底中形成輕摻雜漏極，接著，進(jìn)行源/漏極注入，以在所述偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成源極和漏極。

緊接著進(jìn)行退火處理，例如爐管退火或快速升溫退火等，本實(shí)施例中，進(jìn)行快速升溫退火工藝，利用900至1050℃的高溫來(lái)活化源極/漏極區(qū)域內(nèi)的摻雜質(zhì)，并同時(shí)修補(bǔ)在各離子注入工藝中受損的半導(dǎo)體襯底表面的晶格結(jié)構(gòu)。此外，亦可視產(chǎn)品需求及功能性考量，選擇性地在源極/漏極區(qū)域與偽柵極之間分別形成輕摻雜漏極(LDD)。

進(jìn)一步地，由于形成的側(cè)墻的厚度不同，因此，源極和漏極距離與偽柵極之間的距離也相應(yīng)不同。

作為示例，也可在LDD注入后，在偽柵極結(jié)構(gòu)兩側(cè)的側(cè)壁上形成側(cè)墻104，再進(jìn)行源/漏極注入和退火處理，形成源極和漏極。

之后，如圖1F所示，在所述源極和漏極對(duì)應(yīng)的區(qū)域形成應(yīng)力層105。示例性地，所述應(yīng)力層105的材料為SiGe或者SiC，可采用本領(lǐng)域技術(shù)人員熟知的任何方法形成所述應(yīng)力層105。由于源極和漏極區(qū)域的高度不同，因此在其相應(yīng)區(qū)域形成的應(yīng)力層105也具有不同的高度。

之后，還可選擇性地將掩膜層101去除。

至此完成了本發(fā)明的半導(dǎo)體器件的制造方法的主要步驟，為了制作完整的晶體管，還需其他的中間步驟和之后的一些步驟，在此均不再贅述。

綜上所述，根據(jù)本發(fā)明的制造方法，在偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成具有不同高度的源極和漏極，可降低源極區(qū)的串聯(lián)電阻以及柵極-漏極之間的電容，因此可提高器件的性能和可靠性。

實(shí)施例二

本發(fā)明還提供一種采用前述實(shí)施例一種方法制造獲得的半導(dǎo)體器件。

參考圖1F，對(duì)本發(fā)明的半導(dǎo)體器件進(jìn)行詳細(xì)描述，本發(fā)明的半導(dǎo)體器件為不對(duì)稱晶體管。

其包括：半導(dǎo)體襯底100，以及形成于所述半導(dǎo)體襯底100上的偽柵極結(jié)構(gòu)102。

半導(dǎo)體襯底100可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在半導(dǎo)體襯底100中可以形成有隔離結(jié)構(gòu)1001，所述隔離結(jié)構(gòu)1001為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。

在一個(gè)示例中，所述偽柵極結(jié)構(gòu)102包括依次層疊的柵極介電層1021和柵極材料層1022，

柵極介電層1021的材料可以包括氧化硅，柵極材料層1022的材料包括多晶硅。柵極介電層1021以及多晶硅偽柵極材料層1022優(yōu)選的形成方法包括化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)，也可使用例如濺鍍及物理氣相沉積(PVD)等一般相似方法。

其中，所述偽柵極結(jié)構(gòu)102兩側(cè)的半導(dǎo)體襯底100具有不同的高度。

作為示例，在所述偽柵極結(jié)構(gòu)102的兩側(cè)壁上還形成有側(cè)墻104。其中，側(cè)墻104可以包括至少一層氧化物層和/或至少一層氮化物層。位于偽柵極結(jié)構(gòu)兩側(cè)壁上的側(cè)墻的高度和厚度也不同，為不對(duì)稱的側(cè)墻。示例性地，其中在半導(dǎo)體襯底的表面高度比較低的一側(cè)，對(duì)應(yīng)的側(cè)墻的厚度和高度比另一側(cè)的側(cè)墻的厚度和高度均大。

本發(fā)明的半導(dǎo)體器件還包括位于所述偽柵極結(jié)構(gòu)102兩側(cè)的半導(dǎo)體襯底中的源極和漏極，且源極和漏極具有不同的高度?？蛇x地，在源極和偽柵極結(jié)構(gòu)102之間、漏極和偽柵極結(jié)構(gòu)102之間的半導(dǎo)體襯底中還形成有輕摻雜源極和漏極(LDD)。進(jìn)一步地，源極和漏極與偽柵極結(jié)構(gòu)102之間的距離不同。

如圖1F所示，在所述源極和漏極對(duì)應(yīng)的區(qū)域還形成有應(yīng)力層105。示例性地，所述應(yīng)力層105的材料為SiGe或者SiC，可采用本領(lǐng)域技術(shù)人員熟知的任何方法形成所述應(yīng)力層105。由于源極和漏極區(qū)域的高度不同，因此在其相應(yīng)區(qū)域形成的應(yīng)力層105也具有不同的高度。

綜上所述，本發(fā)明的半導(dǎo)體器件為不對(duì)稱晶體管，其漏極和源極 具有不同的高度，因此其具有較低的源極區(qū)串聯(lián)電阻和柵極-漏極之間的電容，因而本發(fā)明的半導(dǎo)體器件也具有良好的性能和可靠性。

本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。