一種半導(dǎo)體器件及其制造方法和電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法和電子
目.ο
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中，電容是集成電路的重要組成單元之一。其中，MOM(metal-oxide-metal ;金屬-氧化物_金屬)電容由于具有可以與銅互聯(lián)結(jié)構(gòu)一起實(shí)現(xiàn)且電容密度較高等優(yōu)點(diǎn)，在很多半導(dǎo)體器件的制造中得到了廣泛應(yīng)用。例如:現(xiàn)有的CMOS圖像傳感器(CIS)邏輯電路中就采用了 MOM電容結(jié)構(gòu)。
[0003]現(xiàn)有的一種半導(dǎo)體器件的MOM電容及相關(guān)部分的結(jié)構(gòu)的剖視圖如圖1A所示，該半導(dǎo)體器件包括半導(dǎo)體襯底100和位于半導(dǎo)體襯底100上的MOM電容106，其中，MOM電容106設(shè)置于位于半導(dǎo)體襯底100內(nèi)的淺溝槽隔離(STI) 102的上方，MOM電容106包括層疊的梳狀的第一金屬層Ml、第二金屬層M2和第三金屬層M3,第一金屬層Ml與第二金屬層M2之間以及第二金屬層M2與第三金屬層M3之間為金屬間介電層。其中，在半導(dǎo)體襯底100內(nèi)形成有位于淺溝槽隔離102下方的P阱101，位于P阱101的外圍的P+離子注入?yún)^(qū)103通過位于層間介電層(ILD) 104內(nèi)的接觸孔(CT) 105與第一金屬層Ml相連。
[0004]在現(xiàn)有技術(shù)中，采用上述結(jié)構(gòu)的半導(dǎo)體器件通常存在如下技術(shù)問題:當(dāng)半導(dǎo)體襯底100為P型襯底時(shí)，來(lái)自半導(dǎo)體襯底的噪聲(noise)對(duì)MOM電容以及金屬層與P阱間的電容會(huì)造成很大的影響。其中，來(lái)自基板的噪聲的作用原理如圖1B所示，當(dāng)半導(dǎo)體襯底100為P型襯底時(shí)，來(lái)自半導(dǎo)體襯底100的噪聲可以沿著半導(dǎo)體襯底100、P阱101、P+離子注入?yún)^(qū)103、接觸孔105構(gòu)成的通道傳導(dǎo)至第一金屬層Ml (如圖1B中箭頭所示)，因此，來(lái)自半導(dǎo)體襯底的噪聲將傳導(dǎo)入MOM電容以及其他包括第一金屬層Ml或與第一金屬層Ml相連的電容。實(shí)踐表明，來(lái)自半導(dǎo)體襯底的噪聲給MOM電容帶來(lái)的負(fù)面影響非常大。當(dāng)該半導(dǎo)體器件除MOM電容外還包括其他組件(例如:邏輯電路)時(shí)，該來(lái)自P型半導(dǎo)體襯底的噪聲還會(huì)對(duì)其他組件造成不良影響。例如，在包括上述MOM電容結(jié)構(gòu)的CIS邏輯電路中，該來(lái)自P型半導(dǎo)體襯底的噪聲會(huì)造成CIS的閃爍噪聲(flicker noise)、固定圖案噪聲(FixedPattern noise)以及臨時(shí)噪聲(Temp noise)的增加,嚴(yán)重影響器件的性能。
[0005]由此可見，采用現(xiàn)有技術(shù)中的上述結(jié)構(gòu)的半導(dǎo)體器件，來(lái)自P型半導(dǎo)體襯底的噪聲會(huì)進(jìn)入位于半導(dǎo)體襯底上方的電容，從而造成不良影響。因此，為解決上述技術(shù)問題，有必要提出一種新的半導(dǎo)體器件及其制造方法。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提出一種半導(dǎo)體器件及其制造方法和電子裝置，該半導(dǎo)體器件可以防止來(lái)自半導(dǎo)體襯底的噪聲進(jìn)入位于半導(dǎo)體襯底上方的電容。
[0007]本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底上的層間介電層和位于所述層間介電層上的電容，還包括位于所述半導(dǎo)體襯底內(nèi)且位于所述電容下方的由P型離子注入?yún)^(qū)和N阱構(gòu)成的PN結(jié)二極管，其中所述N阱位于所述P型離子注入?yún)^(qū)的下方并包圍所述P型離子注入?yún)^(qū)位于所述半導(dǎo)體襯底內(nèi)的部分。
[0008]可選地,所述電容為MOM電容,其包括層疊的第一金屬層、第二金屬層和第三金屬層，其中所述第一金屬層與所述第二金屬層之間以及所述第二金屬層與所述第三金屬層之間為金屬間介電層。
[0009]可選地，所述P型離子注入?yún)^(qū)通過位于所述層間介電層內(nèi)的接觸孔與所述第一金屬層相連。
[0010]可選地，所述電容在所述半導(dǎo)體襯底的上表面的投影完全落入所述P型離子注入?yún)^(qū)所在的區(qū)域。
[0011]可選地，形成所述N阱的工藝條件包括:注入的離子為砷，注入能量為300Kev，注入劑量為2.6E12，注入角度為7°。
[0012]可選地，形成所述P型離子注入?yún)^(qū)的工藝條件包括:注入的離子為硼，注入能量為30Kev，注入劑量為1E12，注入角度為0°。
[0013]可選地，所述半導(dǎo)體器件還包括CMOS圖像傳感器，其中，所述CMOS圖像傳感器包括光電二極管，所述光電二極管包括位于半導(dǎo)體襯底內(nèi)的P型區(qū)和N型區(qū)，所述N阱與所述光電二極管的N型區(qū)的材料相同，所述P型離子注入?yún)^(qū)與所述光電二極管的P型區(qū)的材料相同。
[0014]可選地，所述半導(dǎo)體器件包括CMOS圖像傳感器，其中所述PN結(jié)二極管為所述CMOS圖像傳感器的光電二極管。
[0015]本發(fā)明的又一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制造方法，所述方法包括:
[0016]步驟SlOl:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成由P型離子注入?yún)^(qū)和N阱構(gòu)成的PN結(jié)二極管，其中所述N阱位于所述P型離子注入?yún)^(qū)的下方并包圍所述P型離子注入?yún)^(qū)位于所述半導(dǎo)體襯底內(nèi)的部分；
[0017]步驟S102:形成位于所述半導(dǎo)體襯底上的層間介電層以及位于所述層間介電層內(nèi)的接觸孔；
[0018]步驟S103:在所述層間介電層上形成位于所述PN結(jié)二極管上方的電容。
[0019]可選地，在所述步驟S103中，形成的所述電容為MOM電容，所述MOM電容包括層疊的第一金屬層、第二金屬層和第三金屬層，其中所述第一金屬層與所述第二金屬層之間以及所述第二金屬層與所述第三金屬層之間為金屬間介電層。
[0020]可選地，在所述步驟S102中，形成的所述接觸孔位于所述P型離子注入?yún)^(qū)的上方并與所述P型離子注入?yún)^(qū)相連；并且，在所述步驟S103中，形成的所述第一金屬層通過所述接觸孔與所述P型離子注入?yún)^(qū)相連。
[0021]可選地，在所述步驟S103中，形成的所述電容在所述半導(dǎo)體襯底的上表面的投影完全落入所述P型離子注入?yún)^(qū)所在的區(qū)域。
[0022]可選地，在所述步驟SlOl中，形成所述N阱的工藝條件包括:注入的離子為砷，注入能量為300Kev，注入劑量為2.6E12，注入角度為7°。
[0023]可選地，在所述步驟SlOl中，形成所述P型離子注入?yún)^(qū)的工藝條件包括:注入的離子為硼，注入能量為30Kev，注入劑量為1E12，注入角度為0°。
[0024]可選地，所述半導(dǎo)體器件還包括CMOS圖像傳感器，其中，所述CMOS圖像傳感器包括光電二極管，所述光電二極管包括位于半導(dǎo)體襯底內(nèi)的P型區(qū)和N型區(qū)，所述N阱與所述光電二極管的N型區(qū)在同一工藝中制造，所述P型離子注入?yún)^(qū)與所述光電二極管的P型區(qū)在同一工藝中制造。
[0025]可選地，所述半導(dǎo)體器件包括CMOS圖像傳感器，其中所述PN結(jié)二極管為所述CMOS圖像傳感器的光電二極管。
[0026]本發(fā)明的再一個(gè)實(shí)施例提供一種電子裝置，其包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連接的電子組件，其中所述半導(dǎo)體器件包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底上的層間介電層和位于所述層間介電層上的電容，還包括位于所述半導(dǎo)體襯底內(nèi)且位于所述電容下方的由P型離子注入?yún)^(qū)和N阱構(gòu)成的PN結(jié)二極管，其中所述N阱位于所述P型離子注入?yún)^(qū)的下方并包圍所述P型離子注入?yún)^(qū)位于所述半導(dǎo)體襯底內(nèi)的部分
[0027]本發(fā)明的半導(dǎo)體器件，由于包括設(shè)置于電容下方的由N阱與P型離子注入?yún)^(qū)構(gòu)成的PN結(jié)二極管，因此可以防止來(lái)自半導(dǎo)體襯底的噪聲進(jìn)入電容，從而提高