專利名稱：半導(dǎo)體器件的保護(hù)裝置及保護(hù)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，尤其涉及一種保護(hù)半導(dǎo)體器件防止受到等離子體損傷 (PID)的電路保護(hù)裝置。
背景技術(shù)：
隨著半導(dǎo)體制造工藝進(jìn)入深亞微米階段，等離子體工藝已成為越來越廣泛使用 的工藝技術(shù)。等離子體工藝主要應(yīng)用在紫外光刻領(lǐng)域、等離子體刻蝕領(lǐng)域和離子注入領(lǐng) 域等。然而，由于在半導(dǎo)體器件的制造過程存在等離子體的操作，因而不可避免的出現(xiàn) 等離子體損傷現(xiàn)象。等離子體損傷會損壞半導(dǎo)體器件，特別是MOS器件的柵氧化層和器 件特性，致使器件的性能降低。例如，致使MOS器件的閾值電壓發(fā)生漂移，柵氧化膜擊 穿電量和擊穿電壓發(fā)生變化，導(dǎo)致MOS器件導(dǎo)電溝道內(nèi)少數(shù)載流子發(fā)生躍遷，最終導(dǎo)致 MOS器件漏電流過大。具體地，在MOS器件制造工藝中，采用反應(yīng)離子刻蝕(RIE)、 等離子體增強化學(xué)氣相沉積(PECVD)和在等離子體濺射設(shè)備中淀積金屬的等離子體進(jìn)行 摻雜或刻蝕。在產(chǎn)生等離子體和刻蝕MOS器件的過程中，會造成MOS器件的不同節(jié)點 或區(qū)域存在不同的電位，引起電流放電造成損傷，導(dǎo)致器件可靠性降低，使得柵氧化層 漏電流明顯增大，即產(chǎn)生所謂的等離子體損傷。
等離子體損傷的機理主要包括電荷的累積效應(yīng)，UV射線的電離效應(yīng)和設(shè)計 版圖的天線效應(yīng)等。所述電荷累積效應(yīng)主要是在工藝過程中電荷積聚在硅晶片表面到一 定程度后產(chǎn)生遂穿電流，從而形成介質(zhì)層電應(yīng)力損傷。在天線效應(yīng)中，把一個孤立于柵 氧化層上而沒有連接到硅襯底的一個導(dǎo)體稱為天線。由于柵氧化層的面積更小，而且更 薄，所以柵氧化層很容易受到等離子損傷的影響。天線面積影響電勢和電流的量的變 化。天線比越高，柵氧化層區(qū)域收集到的電荷越多，對器件的等離子體損傷就越厲害。 隨著天線線寬的進(jìn)一步縮小，等離子體損傷會越來越嚴(yán)重。因而在測試和使用MOS器件 時避免等離子體損傷或漏電流產(chǎn)生的不均勻電勢，并能夠準(zhǔn)確的測量MOS器件的性能， 變的尤為重要。
現(xiàn)有技術(shù)中通過在電路中增加保護(hù)二極管來消除等離子體損傷對MOS器件的影 響。圖Ia和Ib示出了現(xiàn)有技術(shù)中帶有保護(hù)二極管的NMOS管和PMOS管的示意電路 圖。為了保護(hù)MOS器件，特別是MOS器件的柵氧化層，在輸入焊盤和MOS器件之間 增加一保護(hù)二極管，通過增加的保護(hù)二極管來釋放掉由于天線效應(yīng)在柵氧化層區(qū)域累積 的多余電荷，以使MOS器件避免高電壓電流及靜電作用造成的損傷。
具體地，如圖Ia所示，NMOS管101的柵極連接到焊盤(PAD) 103，在NMOS 管101的柵極與焊盤103的連接處和地之間增加一具有保護(hù)作用的二極管102，二極管 102的正極接地，負(fù)極連接至NMOS管101的柵極。由于NMOS管的柵極在等離子體處 理過程中會聚集大量的電荷。這些多余的電荷可以通過保護(hù)二極管102釋放到地，從而 避免產(chǎn)生等離子體損傷。PMOS管的保護(hù)機理類似于NMOS管，如圖Ib所示。
然而，上述的保護(hù)二極管盡管可以消除由于等離子體工藝所產(chǎn)生的等離子體損傷，但同時會帶來新的問題。當(dāng)器件制造完成后進(jìn)入測試階段時，通常需要分別在反向 模式和積累模式對MOS器件進(jìn)行測試，以NMOS管為例，反向模式是指將NMOS管的 柵極加正電壓，積累模式是指將NMOS管的柵極加負(fù)電壓。由于保護(hù)二極管的存在，當(dāng) NMOS管的柵極加負(fù)電壓(即積累模式)時，所施加的負(fù)電壓會通過保護(hù)二極管102釋放 到地，因此無法對積累模式下的NMOS管進(jìn)行測量。
因此，需要對現(xiàn)有的保護(hù)方式進(jìn)行改進(jìn)，既能消除在制造工藝階段產(chǎn)生的等離 子體損傷的影響，又能保證在后續(xù)的器件測試階段實現(xiàn)在反向模式和積累模式都可以對 MOS器件進(jìn)行測試。發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中 進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù) 方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
為解決上述問題，S卩，使得半導(dǎo)體器件，特別是MOS晶體管在制造時可以通過 保護(hù)二極管防止受到等離子體損傷，又可以在反向模式和積累模式下均可以對MOS器 件進(jìn)行測試，本發(fā)明提供了一種半導(dǎo)體器件的保護(hù)裝置，其特征在于，所述保護(hù)裝置包 括晶體管；連接于所述晶體管柵極的第一焊盤；以及，在所述晶體管柵極與第一焊盤 的連接點和地之間依次連接的開關(guān)元件和二極管。
根據(jù)本發(fā)明的一個方面，所述晶體管為NMOS晶體管或PMOS晶體管。當(dāng)所述 晶體管為NMOS晶體管時，所述二極管的正極接地；當(dāng)所述晶體管為PMOS晶體管時， 所述二極管的負(fù)極接地。
根據(jù)本發(fā)明的另一個方面，所述開關(guān)元件為具有開關(guān)功能的晶體管、二極管或 熔絲。其中所述熔絲的熔斷電流密度為lOMA/cm2至50MA/cm2。
本發(fā)明還提供了一種用于保護(hù)半導(dǎo)體器件的方法，所述保護(hù)裝置包括晶體管， 連接于所述晶體管柵極的第一焊盤，以及在所述晶體管柵極與第一焊盤的連接點和地之 間依次連接的開關(guān)元件和二極管，其特征在于方法包括下列步驟在所述半導(dǎo)體器件的 制造期間將所述開關(guān)元件閉合，使得所述晶體管的柵極與所述二極管連接；在所述半 導(dǎo)體器件的測試期間將所述開關(guān)元件斷開，使得所述晶體管的柵極與所述二極管斷開連 接。
利用本發(fā)明的保護(hù)電路既能消除在制造工藝階段產(chǎn)生的等離子體損傷對MOS器 件的影響，又能保證在后續(xù)的器件測試階段實現(xiàn)在反向模式和積累模式都可以對MOS器 件進(jìn)行測試。所采用的開關(guān)元件結(jié)構(gòu)簡單，工藝上便于實現(xiàn)，不會增加額外的工藝步馬聚ο


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本 發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
圖Ia示出了現(xiàn)有的帶有保護(hù)二極管的NMOS器件電路；
圖Ib示出了現(xiàn)有的帶有保護(hù)二極管的PMOS器件電路；
圖&示出了根據(jù)本發(fā)明的改進(jìn)NMOS器件電路的第一實施例；
圖沈示出了根據(jù)本發(fā)明的改進(jìn)PMOS器件電路的第一實施例；
圖3a示出了根據(jù)本發(fā)明的改進(jìn)NMOS器件電路的第二實施例；
圖3b示出了根據(jù)本發(fā)明的改進(jìn)PMOS器件電路的第二實施例；
圖4示出了根據(jù)本發(fā)明第二實施例中使用的熔絲結(jié)構(gòu)的局部版圖。
具體實施方式
在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。 然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而 得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù) 特征未進(jìn)行描述。
圖&和圖沈分別示出了根據(jù)本發(fā)明的改進(jìn)NMOS器件電路和PMOS器件電路 的保護(hù)電路。根據(jù)本發(fā)明的保護(hù)電路既能消除在制造工藝階段產(chǎn)生的等離子體損傷的影 響，又能保證在后續(xù)的器件測試階段實現(xiàn)在反向模式和積累模式都可以對MOS器件進(jìn)行 測試。如圖所示，本發(fā)明在保護(hù)二極管和MOS器件的柵極之間連接一開關(guān)元件，在MOS 器件的制造工藝期間，開關(guān)閉合，MOS器件的柵極直接連接到保護(hù)二極管上，從而使得 保護(hù)二極管起到消除工藝期間的等離子體損傷的作用。當(dāng)制造完畢進(jìn)入后續(xù)MOS器件測 試階段時，將該開關(guān)元件斷開，從而使MOS器件與保護(hù)二極管之間斷開。在測試階段， 由于不再會有等離子體損傷的影響，因此無需再連接保護(hù)二極管。并且，與保護(hù)二極管 斷開之后的MOS器件可以獨立工作，因此可以進(jìn)行正常的反向模式和積累模式的測試。
圖&所示為根據(jù)本發(fā)明的改進(jìn)NMOS電路的保護(hù)電路示意圖。如圖所示， NMOS管201的柵極連接到第一焊盤(PAD-I) 204，保護(hù)二極管202的正極接地，該保護(hù) 二極管202的負(fù)極與NMOS管201的柵極之間連接一開關(guān)元件205。當(dāng)在NMOS管201 的制造過程中，開關(guān)元件205閉合，將NMOS管201的柵極與保護(hù)二極管202的負(fù)極短 接在一起，這樣當(dāng)NMOS管201的柵氧化層由于受到等離子體作用而聚集大量電荷時， 這些電荷就可以通過保護(hù)二級管202釋放到地，從而保護(hù)NMOS管201不受到等離子體 損傷。當(dāng)NMOS管制作完成后，斷開開關(guān)元件205，即斷開了 NMOS管201的柵極與保 護(hù)二極管202之間的連接，使得NMOS管201獨立工作，這樣就可以實現(xiàn)同時在反向模 式和積累模式下對NMOS管201的工作進(jìn)行測試。
圖沈所示為根據(jù)本發(fā)明的改進(jìn)的PMOS電路的保護(hù)電路示意圖。PMOS管201’ 與NMOS管201的工作原理類似，區(qū)別僅在于保護(hù)二極管202’的導(dǎo)通方向相反。如圖 2b所示，保護(hù)二極管202’的負(fù)極接地，而正極與PMOS管201’的柵極之間連接一開 關(guān)元件205，。在制造PMOS管201，時，PMOS管201，的柵氧化層上會因為等離子 體作用而積累大量的電荷，這些電荷在開關(guān)元件205’閉合時通過保護(hù)二級管202’釋放 到地。
這里的開關(guān)元件可用本領(lǐng)域技術(shù)人員熟知的任意具有開關(guān)作用的器件或元件來 實現(xiàn)，例如晶體管、二極管等等。然而在實際中，半導(dǎo)體器件的制造工藝在前，而測試 工序在后，且這一過程是順序進(jìn)行且不可逆的，因此開關(guān)元件在實際工作中并不需要反5復(fù)進(jìn)行開關(guān)，而只需在制造期間閉合，之后在測試期間斷開即可。考慮到這一事實，更 優(yōu)選的是使用僅可以開關(guān)一次的熔絲元件作為本發(fā)明中的開關(guān)元件。
圖3a和3b示出了根據(jù)本發(fā)明的NMOS器件301和PMOS器件301，保護(hù)電路的 第二實施例。其中圖3a示出了根據(jù)本發(fā)明的NMOS器件301保護(hù)電路的電路圖，圖3b 示出了根據(jù)本發(fā)明的PMOS器件301’保護(hù)電路的電路圖。如圖3a和3b所示，這里的 開關(guān)元件采用了熔絲的形式。該熔絲元件305的一端連接于MOS器件的柵極和第一焊盤 304的連接點，熔絲元件305的另一端連接于保護(hù)二極管302與第二焊盤303的連接點。 在MOS器件制造期間，熔絲305保持連接，從而將MOS器件的柵極短接到保護(hù)二極管 302上。在制造完畢進(jìn)入測試階段時，通過在第一焊盤304和第二焊盤303之間施加足 夠的電壓，從而使可以將熔絲元件305熔斷的電流流經(jīng)熔絲元件305使得熔絲元件305熔 斷，從而將MOS器件的柵極與保護(hù)二極管302斷開，實現(xiàn)MOS器件的獨立工作，以便 在反向模式和積累模式下均可對MOS器件進(jìn)行測試。熔斷電流的大小依據(jù)實際需要可任 意選擇，在65nm工藝條件下，這里所采用的熔斷電流密度為lOMA/cm2至50MA/cm2。
熔絲元件比其他開關(guān)元件(例如晶體管、二極管等)的結(jié)構(gòu)更為簡單，可以利用 制作MOS器件柵電極時所沉積的多晶硅或金屬層進(jìn)行光刻來實現(xiàn)。圖4示出了圖3a和 3b所示的實施例的熔絲元件的示意性版圖。在圖4中所表示的是65nm半導(dǎo)體工藝下的 熔絲結(jié)構(gòu)。如圖4所示，熔絲元件401的形狀可以為啞鈴形狀，熔絲元件401的第一寬 度0工為大于5um，第二寬度込最小為0.09um，其長度L為lOum。當(dāng)施加電流密度為 ΙΟΜΑ/cm2至50MA/cm2的熔斷電流時，將熔絲元件401的長度為L的部分熔斷。對于 本領(lǐng)域技術(shù)人員可以理解的是，這里的65nm工藝條件僅僅是示例，本發(fā)明不限于具體的 工藝尺寸和熔絲元件結(jié)構(gòu)，根據(jù)本發(fā)明的保護(hù)電路也適用于其他尺寸的半導(dǎo)體工藝。
利用本發(fā)明的保護(hù)電路既能消除在制造工藝階段產(chǎn)生的等離子體損傷對MOS器 件的影響，又能保證在后續(xù)的器件測試階段實現(xiàn)在反向模式和積累模式都可以對MOS器 件進(jìn)行測試。所采用的開關(guān)元件結(jié)構(gòu)簡單，工藝上便于實現(xiàn)，不會增加額外的工藝步 馬聚ο
根據(jù)如上所述的實施例制造的具有保護(hù)電路的半導(dǎo)體器件可應(yīng)用于多種集成電 路(IC)中。根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機存取存儲器(RAM)、動態(tài) RAM (DRAM) > 同步 DRAM 6DRAM)、靜態(tài) RAM^RAM)、只讀存儲器(ROM)等等。 根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、 合并式DRAM邏輯集成電路(掩埋式DRAM)、射頻(RF)電路或任意其他電路器件。根 據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機、便攜式計算機、游戲機、 蜂窩式電話、個人數(shù)字助理、攝像機、數(shù)碼相機等各種電子產(chǎn)品中。
本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用 于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技 術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更 多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保 護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。權(quán)利要求
1.一種半導(dǎo)體器件的保護(hù)裝置，其特征在于，所述保護(hù)裝置包括晶體管；連接于所述晶體管柵極的第一焊盤；以及，在所述晶體管柵極與第一焊盤的連接點和地之間依次連接的開關(guān)元件和二極管。
2.如權(quán)利要求1所述的保護(hù)裝置，其特征在于，所述晶體管為NMOS晶體管或PMOS晶體管。
3.如權(quán)利要求2所述的保護(hù)裝置，其特征在于，當(dāng)所述晶體管為NMOS晶體管時， 所述二極管的正極接地。
4.如權(quán)利要求2所述的保護(hù)裝置，其特征在于，當(dāng)所述晶體管為PMOS晶體管時，所 述二極管的負(fù)極接地。
5.如權(quán)利要求1所述的保護(hù)裝置，其特征在于，所述開關(guān)元件為具有開關(guān)功能的晶體 管、二極管或熔絲。
6.如權(quán)利要求4所述的保護(hù)裝置，其特征在于，所述熔絲的熔斷電流密度為IOMA/ cm2 至 50MA/cm2。
7.如權(quán)利要求1所述的保護(hù)裝置，其特征在于，所述開關(guān)元件在所述半導(dǎo)體器件的制 造期間閉合，使得所述晶體管的柵極與所述二極管連接，且在所述半導(dǎo)體器件的測試期 間斷開，使得所述晶體管的柵極與所述二極管斷開連接。
8.一種包含如權(quán)利要求1所述的半導(dǎo)體器件的保護(hù)裝置的集成電路，所述集成電路 選自隨機存取存儲器、動態(tài)隨機存取存儲器、同步隨機存取存儲器、靜態(tài)隨機存取存儲 器、只讀存儲器、可編程邏輯陣列、專用集成電路和掩埋式DRAM、射頻器件。
9.一種包含如權(quán)利要求1所述的半導(dǎo)體器件的保護(hù)裝置的電子設(shè)備，其中所述電子設(shè) 備選自個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機和數(shù) 碼相機。
10.—種用于保護(hù)半導(dǎo)體器件的方法，所述保護(hù)裝置包括晶體管，連接于所述晶體管 柵極的第一焊盤，以及在所述晶體管柵極與第一焊盤的連接點和地之間依次連接的開關(guān) 元件和二極管，其特征在于方法包括下列步驟在所述半導(dǎo)體器件的制造期間將所述開關(guān)元件閉合，使得所述晶體管的柵極與所述 二極管連接；在所述半導(dǎo)體器件的測試期間將所述開關(guān)元件斷開，使得所述晶體管的柵極與所述 二極管斷開連接。
11.如權(quán)利要求9所述的保護(hù)半導(dǎo)體器件的方法，其特征在于，所述晶體管為NMOS 晶體管或PMOS晶體管。
12.如權(quán)利要求9所述的保護(hù)半導(dǎo)體器件的方法，其特征在于，所述開關(guān)元件為具有 開關(guān)功能的晶體管、二極管或熔絲。
13.如權(quán)利要求11所述的保護(hù)半導(dǎo)體器件的方法，其特征在于，所述熔絲的熔斷電流 密度為 ΙΟΜΑ/cm2 至 50MA/cm2。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件的保護(hù)裝置。所述保護(hù)裝置包括晶體管；連接于所述晶體管柵極的第一焊盤；以及，在所述晶體管柵極與第一焊盤的連接點和地之間依次連接的開關(guān)元件和二極管。根據(jù)本發(fā)明的保護(hù)裝置可以保護(hù)半導(dǎo)體器件，特別是MOS晶體管在制造時免受等離子體損傷的影響，又可以在反向模式和積累模式下均可以對MOS器件進(jìn)行測試。
文檔編號H01L27/02GK102024807SQ20091019549
公開日2011年4月20日 申請日期2009年9月9日 優(yōu)先權(quán)日2009年9月9日
發(fā)明者吳啟熙 申請人:中芯國際集成電路制造(上海)有限公司