專利名稱：具有互連導(dǎo)電體的倒裝芯片及其制作方法
技術(shù)領(lǐng)域：
本文中所揭示的標(biāo)的物一般來說針對集成電路裝置的封裝領(lǐng)域，且更明確地說針 對具有互連導(dǎo)電體的經(jīng)組裝倒裝芯片及其各種制造方法。
背景技術(shù)：
集成電路技術(shù)使用(例如)晶體管、電阻器、電容器等電子裝置來規(guī)劃設(shè)計(jì)巨大 的功能電路陣列。這些電路的復(fù)雜性需要使用不斷增加數(shù)目的鏈接式電子裝置以使得 所述電路可執(zhí)行其預(yù)定功能。隨著晶體管數(shù)目的增加，集成電路尺寸縮小。半導(dǎo)體工 業(yè)中的一個(gè)挑戰(zhàn)是開發(fā)用于電連接及封裝制作于相同及/或不同晶片或芯片上的電路 裝置的經(jīng)改善方法。 一般來說，在半導(dǎo)體工業(yè)中想要構(gòu)造在硅芯片/裸片上占據(jù)較小表 面積的晶體管。
在半導(dǎo)體裝置組合件的制造中，單個(gè)半導(dǎo)體裸片最普遍地并入到每一所密封封裝 中。使用許多不同封裝方式，包含雙列直插式封裝(DIP)、 Z字形直插式封裝(ZIP)、小 外形J型接腳(SOJ)、薄形小外形封裝(TSOP)、塑料有引線芯片載體(PLCC)、小外形集 成電路(SOIC)、塑料四列平面封裝(PQFP)及交指型引線框(IDF)。 一些半導(dǎo)體裝置組合 件在囊封之前連接到襯底，例如電路板。制造商在恒壓下減小所封裝集成電路裝置的 大小且增加封裝集成電路裝置中的封裝密度。
存在許多其中多個(gè)集成電路裸片附裝到通常稱為多芯片模塊的單個(gè)模塊的應(yīng)用。 在一些情況中，已采用傳統(tǒng)倒裝芯片技術(shù)來將集成電路裸片電耦合到所述模塊。在一 些情況中，在所述裸片附裝到所述模塊之后，將底填充材料定位于所述集成電路裸片 與所述模塊之間以致力于增強(qiáng)所述集成電路裸片與所述多芯片模塊之間的導(dǎo)電連接的 穩(wěn)定性。通常，通過如下操作施加底填充材料施與一定數(shù)量的底填充材料且使所述 底填充材料芯吸于集成電路裸片下并填充裸片與多芯片模塊之間的空間。此后，固化 所述底填充材料。使用此種底填充材料可耗時(shí)且昂貴的，尤其當(dāng)在大的表面積上需要 其時(shí)。

發(fā)明內(nèi)容


5可通過結(jié)合附圖參照以下描述來理解本發(fā)明，其中相同參考編號識別相同元件， 且在附圖中
圖1及圖2描繪本文中所述的集成電路裸片及互連導(dǎo)電體的實(shí)施例的各種視圖； 圖3是說明性多芯片模塊的平面圖；且
圖4到9描繪用于形成本文中所揭示的裝置的說明性工藝流程。
雖然本文中所揭示的標(biāo)的物容許各種修改及替代形式，但已在這些圖式中以實(shí)例 方式顯示了其具體實(shí)施例且在本文中對其進(jìn)行詳細(xì)描述。然而，應(yīng)理解，本文中對具 體實(shí)施例的描述并非打算將本發(fā)明限于所揭示的特定形式，而是相反，本文將涵蓋歸 屬于如由所附權(quán)利要求書所界定的本發(fā)明的精神及范圍內(nèi)的所有修改、等效內(nèi)容及替 代內(nèi)容。
具體實(shí)施例方式
為清楚起見，本說明書并不包含本文中所揭示的裝置及方法的實(shí)際實(shí)施方案的所 有特征的詳細(xì)描述。當(dāng)然應(yīng)了解，在任一此種實(shí)際實(shí)施例的開發(fā)中，必須做出許多實(shí) 施方案特定的決定以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如遵照系統(tǒng)相關(guān)及商務(wù)相關(guān)限制，其 將隨實(shí)施方案而變化。此外，應(yīng)了解，此開發(fā)工作可能是復(fù)雜且耗時(shí)的，但對于受益 于本發(fā)明的所屬領(lǐng)域的技術(shù)人員來說，其將不過是常規(guī)任務(wù)而已。
雖然這些圖式中所示的各種區(qū)域及結(jié)構(gòu)描繪為具有極精密、清楚的配置及輪廓， 但所屬領(lǐng)域的技術(shù)人員實(shí)際上認(rèn)識到，這些區(qū)域及結(jié)構(gòu)并不像這些圖式中所指示的那 樣精密。另外，如與所制作裝置上的那些特征或區(qū)域的大小相比較，可擴(kuò)大或減小這 些圖式中所描繪的各種特征及經(jīng)摻雜區(qū)域的相對大小。然而，包含這些所附圖式以描 述及解釋本文中所揭示的標(biāo)的物的說明性實(shí)例。
圖1及圖2分別是裝置10的橫截面視圖及底視圖，裝置10包括通過多個(gè)導(dǎo)電結(jié) 構(gòu)15 (例如，焊料球等)以導(dǎo)電方式耦合到互連導(dǎo)電體14的集成電路裸片12。底填 充材料16填充裸片12與互連導(dǎo)電體14之間的開放區(qū)域。出于清楚目的，已從圖2 省略所述底填充材料。在所描繪的實(shí)施例中，暴露裸片12的背側(cè)18。然而，在其它 應(yīng)用中，背側(cè)18可覆蓋有封裝材料，例如，模制化合物、膠帶、聚合物涂層等?；ミB 導(dǎo)電體"的表面17定位成與裸片12的表面19相對。多個(gè)導(dǎo)電結(jié)構(gòu)22(例如，焊料 球)以導(dǎo)電方式耦合到形成于互連導(dǎo)電體14的表面13上的多個(gè)接合墊35。
在所描繪的實(shí)施例中，裝置10以導(dǎo)電方式耦合到說明性印刷電路板30的安裝表 面24。在一個(gè)實(shí)例中，印刷電路板30是多芯片模塊的一部分。更具體地說，導(dǎo)電結(jié) 構(gòu)22 (例如，焊料球)咬合印刷電路板30上的說明性接合墊33。如圖3中所示，裝 置10可連同多個(gè)其它示意性描繪的集成電路裸片40 —起安裝于印刷電路板30上。當(dāng) 然，安裝于印刷電路板30上的集成電路裸片40的確切數(shù)目及類型將依據(jù)特定應(yīng)用而 變化。如圖2中最佳所見，互連導(dǎo)電體14具有比裸片12的占用面積或水平表面積小的 占用面積或水平表面積。裸片12的主表面19 (例如，水平表面)界定第一面積，而 主互連導(dǎo)電體表面17或13 (例如，水平表面)界定第二面積，其中所述第二面積小 于所述第一面積。在所描繪的實(shí)施例中，互連導(dǎo)電體14對稱地定位于裸片12上以便 在互連導(dǎo)電體14的邊緣與裸片12的凸出邊緣之間存在均勻間距25。間距25的量值 將依據(jù)特定應(yīng)用而變化。在一個(gè)說明性實(shí)例中，間距25可介于0.1-1 mm之間。應(yīng)理 解，間距25無需均勻，例如，互連導(dǎo)電體14無需對稱地位于裸片12上。例如,互連 導(dǎo)電體14的一個(gè)邊緣14E可大致對準(zhǔn)于裸片12的邊緣12E。互連導(dǎo)電體14相對于裸 片12的其它不對稱布置也可行。
如上文所指示，圖1及圖2中所描繪的裝置打算在本質(zhì)上具有代表性。例如，集 成電路裸片12可由多種不同類型的集成電路裝置中的全部或一部分組成，例如，存儲 器裝置、邏輯裝置、微處理器、應(yīng)用專用集成電路(ASIC)等。類似地，可由多種已知 結(jié)構(gòu)或技術(shù)中的任-一者提供裸片12與互連導(dǎo)電體14之間的導(dǎo)電結(jié)構(gòu)15。例如,布線圖 案(例如，重分布層，未顯示)可形成于裸片12的表面19上且耦合到多個(gè)接合墊39。 導(dǎo)電結(jié)構(gòu)15 (例如，焊料球)可使用已知技術(shù)耦合到裸片12的接合墊39。導(dǎo)電結(jié)構(gòu) 15依圖案布置以使其匹配互連導(dǎo)電體14的表面17上的對應(yīng)接合墊29。當(dāng)然，裸片 12與互連導(dǎo)電體14之間的電連接可使用多種技術(shù)中的任一者達(dá)成，例如，金到金結(jié) 合等。
以類似風(fēng)格，導(dǎo)電結(jié)構(gòu)22可具有使得互連導(dǎo)電體14能夠電耦合到印刷電路板30 的安裝表面24的任一類型的結(jié)構(gòu)。在所描繪的實(shí)施例中，導(dǎo)電結(jié)構(gòu)22為耦合到形成 于互連導(dǎo)電體14上的說明性接合墊35的多個(gè)焊料球。在一個(gè)實(shí)例中，導(dǎo)電結(jié)構(gòu)22(例 如，焊料球)經(jīng)定大小及配置以便在互連導(dǎo)電體14與印刷電路板30之間不需要底填 充材料。例如，導(dǎo)電結(jié)構(gòu)22可配置為傳統(tǒng)球柵陣列(BGA)，且球22可具有約420-450 U m的直徑。接合墊33及35可相對大，例如，其可具有約330-350ix m的直徑。依據(jù) 特定應(yīng)用，互連導(dǎo)電體14可由多種不同材料組成，例如，雙馬來酰亞胺三嗪(BT)、FR4、 FR5等?；ミB導(dǎo)電體14的厚度也依據(jù)特定應(yīng)用而變化，例如，100-300um。
現(xiàn)將參照圖4到9描述用于制造裝置10的一個(gè)說明性技術(shù)。圖4描繪由多個(gè)說 明性集成電路裸片12組成的說明性半導(dǎo)體襯底或晶片50。出于清楚目的，在圖4中 僅描繪十二個(gè)此種裸片12。在實(shí)際實(shí)踐中，可存在形成于襯底50上的數(shù)百個(gè)此種裸 片12，例如，300-600個(gè)裸片。圖4中所描繪的裸片12處于正好在導(dǎo)電結(jié)構(gòu)15 (例 如，焊料球)形成于裸片12上的時(shí)刻之前的制造階段。如上文所闡明，導(dǎo)電結(jié)構(gòu)15 的確切性質(zhì)可依據(jù)特定應(yīng)用而變化。例如，重分布層(未顯示)可形成于裸片12上以 電耦合裸片12上的接合墊(未顯示)與在所述重分布層形成之后形成的焊料球15。 圖5描繪在多個(gè)示意性描繪的導(dǎo)電結(jié)構(gòu)15 (例如，焊料球)已形成于裸片12的表面 19上之后的襯底50。如上所述，多種不同類型的導(dǎo)電結(jié)構(gòu)15中的任一者可形成于裸 片12上以準(zhǔn)許將裸片12電耦合到另一結(jié)構(gòu)(例如互連導(dǎo)電體14)，且此種導(dǎo)電結(jié)構(gòu)15可使用多種已知技術(shù)形成。在形成說明性導(dǎo)電結(jié)構(gòu)15之后，個(gè)別裸片12可經(jīng)受各 種電測試以確定哪些裸片可接受(己知良好的裸片)和那些不可接受的(壞裸片)。
圖6是面板14A的平面圖，多個(gè)互連導(dǎo)電體14將通過沿切割線21切割所述面板 而由其制造。圖7是互連導(dǎo)電體14在其從面板14A切割之后的一個(gè)實(shí)施例的橫截面 視圖。在一個(gè)實(shí)施例中，導(dǎo)電結(jié)構(gòu)22(例如，焊料球)形成于表面13的接合墊35上， 而互連導(dǎo)電體14仍呈面板14A的形式。在形成導(dǎo)電結(jié)構(gòu)22之后，可沿說明性切割線 21切割面板14A。
接著，如圖8中所示，個(gè)別互連導(dǎo)電體14 (圖7中所示的互連導(dǎo)電體)放置于襯 底50上的裸片12中的每一者上?；ミB導(dǎo)電體14僅放置于已知良好的裸片上。在圖8 中所描繪的實(shí)例中，裸片31為壞裸片，亦即，未通過一個(gè)或一個(gè)以上電測試的裸片。 互連導(dǎo)電體14不定位于壞裸片12上。在將個(gè)別互連導(dǎo)電體14定位于已知良好的裸片 12上之前，可將助熔材料施加到裸片12以為表面17上的接合墊29與裸片12上的導(dǎo) 電結(jié)構(gòu)15之間的附裝確保可潤濕表面。在互連導(dǎo)電體14附裝到已知良好的裸片之后， 執(zhí)行回流過程以使焊料塊15回流且從而在裸片12與互連導(dǎo)電體14之間建立電連接。 另一選擇為，互連導(dǎo)電體14可放置于壞裸片31上以確保施加底填充材料的更均勻流 動，如下文更完全地描述。
接著，如圖9中所示，使用底填充材料16來底填充互連導(dǎo)電體14與裸片12之 間的空間。底填充材料16可在在單片化裸片12之前(亦即，在晶片級上)施加，或 其可在單片化裸片12之后施加。底填充材料16可由多種已知材料組成，且其可使用 多種已知技術(shù)施加。在所描繪的實(shí)例中，固化底填充材料16且使襯底50經(jīng)受其中單 片化裝置10 (包括裸片12及互連導(dǎo)電體14)的切片操作，如圖1中所反映。裝置10 可接著使用多種已知技術(shù)附裝到印刷電路板30。如上文所闡明，焊料球22經(jīng)定大小 及定位以使得互連導(dǎo)電體14可電耦合到印刷電路板30而無需在互連導(dǎo)電體14與印刷 電路板30之間提供底填充16。
8
權(quán)利要求
1、一種裝置，其包括裸片，其包括集成電路；及互連導(dǎo)電體，其耦合到所述裸片，所述互連導(dǎo)電體具有比所述裸片的占用面積小的占用面積。
2、 如權(quán)利要求1所述的裝置，其進(jìn)一步包括印刷電路板，所述印刷電路板包括 至少一個(gè)額外裸片，所述至少一個(gè)額外裸片以操作方式耦合到所述印刷電路板，其中 所述互連導(dǎo)電體以操作方式耦合到所述印刷電路板。
3、 如權(quán)利要求1所述的裝置，其進(jìn)一步包括定位于所述互連導(dǎo)電體與所述裸片 之間的底填充材料。
4、 如權(quán)利要求2所述的裝置，其中所述互連導(dǎo)電體與所述印刷電路板之間的空 間無任何底填充材料。
5、 如權(quán)利要求l所述的裝置，其中所述互連導(dǎo)電體相對于所述裸片對稱地定位。
6、 如權(quán)利要求1所述的裝置，其中所述互連導(dǎo)電體相對于所述裸片不對稱地定位。
7、 如權(quán)利要求1所述的裝置，其中所述裸片通過多個(gè)焊料球電耦合到所述互連 導(dǎo)電體。
8、 如權(quán)利要求2所述的裝置，其中所述互連導(dǎo)電體通過多個(gè)焊料球電耦合到所 述印刷電路板。
9、 如權(quán)利要求8所述的裝置，其中所述互連導(dǎo)電體與所述印刷電路板之間的空 間無任何底填充材料。
10、 一種裝置，其包括 裸片，其包括集成電路；互連導(dǎo)電體，其耦合到所述裸片，所述互連導(dǎo)電體具有比所述裸片的占用面積小的占用面積；底填充材料，其在所述互連導(dǎo)電體與所述裸片之間；及印刷電路板，其包括至少一個(gè)額外裸片，所述至少一個(gè)額外裸片以操作方式耦合 到所述印刷電路板，其中所述互連導(dǎo)電體以操作方式耦合到所述印刷電路板，且其中 所述互連導(dǎo)電體與所述印刷電路板之間的空間無任何底填充材料。
11、 如權(quán)利要求10所述的裝置，其中所述互連導(dǎo)電體相對于所述裸片對稱地定位。
12、 如權(quán)利要求10所述的裝置，其中所述互連導(dǎo)電體相對于所述裸片不對稱地 定位。
13、 一種裝置，其由如下部分組成裸片，其包括集成電路，所述裸片具有界定第一表面積的主表面；及 互連導(dǎo)電體，其耦合到所述裸片，所述互連導(dǎo)電體具有界定第二面積的主互連導(dǎo) 電體表面，其中所述第二面積小于所述第一面積。
14、 如權(quán)利要求13所述的裝置，其進(jìn)一步包括印刷電路板，所述印刷電路板包 括至少一個(gè)額外裸片，所述至少一個(gè)額外裸片以操作方式耦合到所述印刷電路板，其 中所述互連導(dǎo)電體以操作方式耦合到所述印刷電路板。
15、 如權(quán)利要求13所述的裝置，其進(jìn)一步包括定位于所述互連導(dǎo)電體與所述裸 片之間的底填充材料。
16、 如權(quán)利要求14所述的裝置，其中所述互連導(dǎo)電體與所述印刷電路板之間的 空間無任何底填充材料。
17、 如權(quán)利要求13所述的裝置，其中所述互連導(dǎo)電體相對于所述裸片對稱地定位。
18、 如權(quán)利要求13所述的裝置，其中所述互連導(dǎo)電體相對于所述裸片不對稱地 定位。
19、 如權(quán)利要求13所述的裝置，其中所述裸片通過多個(gè)焊料球電耦合到所述互 連導(dǎo)電體。
20、 如權(quán)利要求14所述的裝置，其中所述互連導(dǎo)電體通過多個(gè)焊料球電耦合到 所述印刷電路板。
21、 如權(quán)利要求20所述的裝置，其中所述互連導(dǎo)電體與所述印刷電路板之間的 空間無任何底填充材料。
22、 一種方法，其包括將互連導(dǎo)電體以操作方式耦合到包括集成電路的裸片，所述互連導(dǎo)電體具有比所 述裸片的占用面積小的占用面積；及用底填充材料填充所述互連導(dǎo)電體與所述裸片之間的空間。
23、 如權(quán)利要求22所述的方法，其進(jìn)一步包括將所述互連導(dǎo)電體以操作方式耦 合到印刷電路板。
24、 如權(quán)利要求23所述的方法，其中所述印刷電路板是用于多芯片模塊的印刷 電路板。
25、 如權(quán)利要求23所述的方法，其中執(zhí)行將所述互連導(dǎo)電體以操作方式耦合到 所述印刷電路板的所述步驟，使得所述互連導(dǎo)電體與所述印刷電路板之間的空間無任 何底填充材料。
26、 如權(quán)利要求25所述的方法，其進(jìn)一步包括將至少一個(gè)額外裸片以操作方式 耦合到所述印刷電路板。
27、 一種方法，其包括 形成多個(gè)互連導(dǎo)電體；在單片化襯底上的多個(gè)裸片之前，將單個(gè)互連導(dǎo)電體以操作方式耦合到所述多個(gè)裸片中的每-一者，所述裸片中的每一者包括集成電路；及在單片化所述多個(gè)裸片之前，將底填充材料引入所述互連導(dǎo)電體與所述多個(gè)裸片 之間。
28、 如權(quán)利要求27所述的方法，其進(jìn)一步包括固化所述底填充材料。
29、 如權(quán)利要求28所述的方法，其進(jìn)一步包括單片化所述多個(gè)裸片。
30、 如權(quán)利要求27所述的方法，其中所述襯底上的所述多個(gè)裸片包括多個(gè)已知 良好的裸片，且其中互連導(dǎo)電體僅以操作方式耦合到己知良好的裸片。
31、 如權(quán)利要求27所述的方法，其中形成所述多個(gè)互連導(dǎo)電體包括由單個(gè)材料 面板形成所述多個(gè)互連導(dǎo)電體。
32、 如權(quán)利要求27所述的方法，其中形成所述多個(gè)互連導(dǎo)電體包括在材料面板 上形成用于多個(gè)互連導(dǎo)電體的多個(gè)導(dǎo)電連接，且在形成所述導(dǎo)電連接之后，切割所述 材料面板以單片化所述互連導(dǎo)電體。
全文摘要
本發(fā)明揭示一種裝置，其包含包括集成電路的裸片及耦合到所述裸片的互連導(dǎo)電體，所述互連導(dǎo)電體具有比所述裸片的占用面積小的占用面積。本發(fā)明揭示一種方法，其包含將互連導(dǎo)電體以操作方式耦合到包括集成電路的裸片，所述互連導(dǎo)電體具有比所述裸片的占用面積小的占用面積，及用底填充材料填充所述互連導(dǎo)電體與所述裸片之間的空間。
文檔編號H01L23/31GK101681852SQ200880016609
公開日2010年3月24日 申請日期2008年4月10日 優(yōu)先權(quán)日2007年4月12日
發(fā)明者戴維·J·科里西斯, 江東必 申請人:美光科技公司