專利名稱：一種基于半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于納電子器件領(lǐng)域，具體涉及一種使用一維半導(dǎo)體納米材料作為導(dǎo)電通道的鐵電場效應(yīng)晶體管。本發(fā)明還涉及該鐵電場效應(yīng)晶體管的制備方法。
背景技術(shù)：
鐵電場效應(yīng)晶體管(以下簡稱“FeFET”)以金屬/鐵電體/半導(dǎo)體(Metal/Ferroelectric/Semiconductor，MFS)結(jié)構(gòu)作為基本存儲單元，它以鐵電薄膜取代半導(dǎo)體場效應(yīng)晶體管中的柵介質(zhì)層，通過改變柵極極化狀態(tài)(±Pr)實現(xiàn)對源-漏電流的調(diào)制，使它或者處于導(dǎo)電的“開通”狀態(tài)或者處于斷開的“截止”狀態(tài)。當(dāng)給柵極施加寫脈沖時，鐵電薄膜被永久極化，源漏關(guān)閉，處于“0”態(tài)；若再施加一個反向的脈沖，源漏則導(dǎo)通為“1”態(tài)。這樣，根據(jù)源漏電流的大小可以讀出存儲在鐵電薄膜中的信息(“0”或“1”)，而無需使柵介質(zhì)的極化狀態(tài)反轉(zhuǎn)。因此，F(xiàn)eFET存儲器具有非破壞性讀出(Non-destructive Read Out，NDRO)的特性。與其它非揮發(fā)性存儲器，如快閃存儲器(Flash Memory)、電可擦寫存儲器(EEPROM)相比，更具有低驅(qū)動電壓、低功耗和高擦寫次數(shù)等優(yōu)點；與另一種商用化鐵電存儲器-鐵電隨機存儲器(Ferroelectric RandomAccess Memory，F(xiàn)RAM)相比，F(xiàn)eFET存儲器具有存儲密度更高、讀寫速度更快、功耗更低、電路更簡單和非破壞性讀出的優(yōu)勢，在計算機存儲領(lǐng)域有著重大的應(yīng)用價值和廣闊的市場前景。
回顧鐵電存儲器的發(fā)展歷程，早在1952年，Bell實驗室的J.R.Anderson(見J.R.Anderson，F(xiàn)erroelectric storage elements fordigital computers and switching system，Electr.Engineering，1952，71916-922)就提出了鐵電電容存儲器的構(gòu)想。但是由于當(dāng)時對于鐵電體認識上的局限性特別是“半選干擾”和“疲勞”問題，這種結(jié)構(gòu)的鐵電存儲器的研究工作暫時被擱置了。J.L.Moll和Y.Tarui在1963年提出了早期的FeFET存儲器設(shè)想(見J.L.Moll，Y.Tarui，A new solidstate memory resistor.IEEE Trans.Electron Devices，1963，ED-10338-341)。這種早期的鐵電體-半導(dǎo)體器件是在一塊鐵電單晶上蒸發(fā)一層半導(dǎo)體薄膜而制備的共平面底柵臺面結(jié)型FeFET。直到1974年，Y.S.Wu(見Y.S.Wu，A new ferroelectric memory device，metal-ferroelectric-semiconductor transistor，IEEE Trans.Electron Devices，1974，ED-21(8)499-504)發(fā)布了第一個由MFS結(jié)構(gòu)所構(gòu)成的FeFET。這種結(jié)構(gòu)與標準的金屬-絕緣體-半導(dǎo)體結(jié)構(gòu)(MIS)相似，只是用鐵電體取代了絕緣體。但是這種結(jié)構(gòu)的器件存在一個F-S的直接界面，從而導(dǎo)致了FeFET性能上極大的折損，雖然通過在F-S界面之間加入一層過渡緩沖層(見Arimoto and Ishiwara H.MRS Bull，2004，29，823)降低界面態(tài)能夠改善漏電流和保持力，但是界面問題并沒有從根本上得到解決，F(xiàn)-S界面問題成為制約FeFET存儲器發(fā)展的最大障礙。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)存在的問題，本發(fā)明的目的在于提出了一種從根本上解決FeFET存儲器中存在的F-S界面問題的方法，從而為FeFET存儲器的產(chǎn)業(yè)化應(yīng)用鋪平道路。本發(fā)明采用具有完美結(jié)構(gòu)的一維半導(dǎo)體納米材料(如單壁碳納米管)替代硅材料作為FeFET的導(dǎo)電通道，利用其優(yōu)異的力、熱學(xué)性能，從根本上克服硅基器件遇到的F-S界面問題，而一維半導(dǎo)體納米材料優(yōu)異的電學(xué)特性又保證了器件具有媲美硅基器件的工作特性。同時，由于本發(fā)明采用更短更小的一維納米材料，以及“自下而上”的納器件制備方法，故而將對工藝流程的簡化和器件集成度的提高產(chǎn)生深遠的影響。本發(fā)明還提供了制備基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管存儲器的具體方法，此方法工藝簡潔，與半導(dǎo)體IC工藝兼容。
為實現(xiàn)上述目的，本發(fā)明的鐵電場效應(yīng)晶體管由硅襯底(1)和沉積在其上的柵區(qū)(2)，以及源區(qū)(3)、漏區(qū)(5)和位于源區(qū)(3)和漏區(qū)(5)之間的一維半導(dǎo)體納米材料導(dǎo)電通道(4)組成，源區(qū)(3)和漏區(qū)(5)均為幾十納米厚的鉑金層，在制作源區(qū)(3)和漏區(qū)(5)之前，一維半導(dǎo)體納米材料被均勻地布散在柵區(qū)(2)上，柵區(qū)(2)為鐵電材料薄膜層，進一步，所述硅襯底(1)由重摻雜的硅片或鉑硅基片制成；所述柵區(qū)(2)由由鐵電材料薄膜制成。
進一步，所述鐵電材料為鈦酸鋇(BTO)、鈦酸鋯鉛(PZT)、鉭酸鍶鉍(SBT)、鈦酸鉍鑭(BLT)等。
進一步所述源區(qū)(3)和漏區(qū)(5)的金屬膜優(yōu)選為均為由2納米厚的鈦金屬和20納米厚的金金屬層構(gòu)成的雙層膜。
上述基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管的制備方法，依次采取以下步驟(1)清洗硅基片，以用作襯底(2)在硅基片上沉積鐵電材料薄膜；(3)在鐵電薄膜上所需部分布散一維半導(dǎo)體納米材料；(4)在硅基片上和半導(dǎo)體納米材料上涂布光刻膠，通過光刻形成了源/漏區(qū)的光刻圖形，(5)在光刻圖形上鍍上金屬膜，再清洗掉光刻膠，得到源/漏電極；(6)最后將器件在氮氣或氬氣下退火。
本發(fā)明以BaTiO3鐵電薄膜(或其它鐵電材料)作為存儲柵介質(zhì)，制作了Pt-BaTiO3-SWCNT的MFS結(jié)構(gòu)，成功得到了具有一定存儲特性的基于單壁碳納米管的非易失鐵電場效應(yīng)晶體管。由于采用了具有完美結(jié)構(gòu)和優(yōu)異力、熱、電、光學(xué)性能的一維材料(如單壁碳納米管)作為導(dǎo)電通道，本發(fā)明從根本上克服了一般鐵電場效應(yīng)晶體管的F-S界面問題，從而掃清這一制約FeFET存儲器發(fā)展的最大障礙；并且由于采用更短更小的一維納米線材料，和“自下而上”的納器件制備方法，更加便于未來器件的制備工藝的簡化以及集成度的提升。該“自下而上”工藝是從納米材料單元做起，實現(xiàn)微電子器件功能，它相對于“自上而下”而言，“自上而下”是從塊材做起，通過工藝加工使之尺寸變小到微米甚至納米量級?！白韵露稀笔俏㈦娮宇I(lǐng)域公知的常識。
同時，這一工藝與現(xiàn)有的半導(dǎo)體IC工藝完全兼容，而且簡潔的制作工藝能夠有效地提高器件的成品率。最后，本發(fā)明的基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管存儲器，不僅具有鐵電隨機存儲器的所有優(yōu)點，如高集成度，高速，低功耗，并且具有非破壞性讀取和結(jié)構(gòu)更加簡單緊湊的額外優(yōu)勢。本發(fā)明將為未來的鐵電場效應(yīng)晶體管存儲器的應(yīng)用開辟廣闊的空間。


圖1a為本發(fā)明鐵電場效應(yīng)晶體管單元截面示意圖；
圖1b為本發(fā)明鐵電場效應(yīng)晶體管俯視圖；圖2為本發(fā)明鐵電場效應(yīng)晶體管制備方法流程圖；圖3為本發(fā)明鐵電場效應(yīng)晶體管的制備過程示意圖；圖4為本發(fā)明鐵電場效應(yīng)晶體管的溝道電流-柵極電壓IDS-VGS轉(zhuǎn)移特性曲線圖；圖5為本發(fā)明鐵電場效應(yīng)晶體管的溝道電流-柵極電壓IDS-VDS輸出特性曲線。
具體實施例方式
下面結(jié)合附圖對本發(fā)明作進一步的詳細說明。
如圖1a-圖1b所示，本發(fā)明基于一維半導(dǎo)體納米材料(此處以“單壁碳納米管”材料為例)的鐵電場效應(yīng)晶體管由襯底1、柵區(qū)2、源區(qū)3、漏區(qū)5和位于源區(qū)3和漏區(qū)5之間的單壁碳納米管材料導(dǎo)電通道4組成。柵區(qū)2由300納米的BaTiO3鐵電薄膜構(gòu)成，源區(qū)3和漏區(qū)5均為幾十納米的鉑金，單壁碳納米管材料導(dǎo)電通道4在制作源區(qū)3和漏區(qū)5之前已經(jīng)被均勻布散在柵區(qū)2上。若干個類似的上述鐵電場效應(yīng)晶體管可以集成為鐵電場效應(yīng)晶體管集成。
平面鐵電場效應(yīng)晶體管的制備是一個復(fù)雜的工藝過程，需要涉及光刻，離子注入，薄膜制備等諸多技術(shù)。本發(fā)明由于用一維納米線材料取代硅材料做為導(dǎo)電通道，并且采用“自下而上”的納器件制備方法，使得工藝流程大為簡化。根據(jù)反復(fù)試驗，本發(fā)明給出了如圖2所示的工藝流程，具體為1.清洗基片以用作襯底將基片依次放入丙酮、酒精和去離子水中各超聲波清洗5分鐘2.沉積BaTiO3鐵電材料薄膜在清洗過的基片襯底上均勻沉積一層BaTiO3鐵電薄膜，膜厚約300納米。
3.布散單壁碳納米管材料將上述沉積上BaTiO3鐵電薄膜的基片取出，在所需部分均勻布散上單壁碳納米管材料。本申請并不限于使用上述的單壁碳納米管納米材料，其他公知的一維半導(dǎo)體納米材料，如納米管、納米線、納米帶均可適用。
其中用來布散一維半導(dǎo)體納米材料的液體是二氯乙烷。
4.通過光刻形成源/漏區(qū)的光刻圖形用勻膠機在基片和半導(dǎo)體納米材料上涂布光刻膠，烘烤后用電極掩模版對光刻膠進行曝光，然后進行顯影和烘烤，這樣就形成了源/漏區(qū)的光刻圖形；光刻時源漏電極相距300納米到2微米。
5.在光刻圖形上鍍上金屬膜得到源/漏電極在光刻圖形上鍍上金屬膜，后采用“剝離(Lift-off)”工藝，清洗掉光刻膠得到幾十納米厚的源/漏電極。優(yōu)選為源/漏電極的結(jié)構(gòu)均為由2納米厚的鈦金屬和20納米厚的金金屬層構(gòu)成的雙層膜。
6.最后退火在氮氣或氬氣保護下于350-400攝氏度進行后退火，以改善源/漏電極與一維半導(dǎo)體納米材料導(dǎo)電通道之間的接觸，提高器件性能。
至此，基于單壁碳納米管材料的鐵電場效應(yīng)晶體管制備完畢，其器件結(jié)構(gòu)和整個工藝過程分別如圖1和圖3所示。
圖4-圖5從幾個方面對本發(fā)明的技術(shù)效果作進一步詳述。
圖4為一維半導(dǎo)體納米材料鐵電場效應(yīng)晶體管的溝道電流-柵極電壓IDS-VGS的特性曲線。測試時保持源漏電壓VDS＝0.1V不變，而柵極電壓VGS逐步從+6V減小到-6V，再從-6V逐步增加到+6V，每步步長均為0.3V。可以看到，柵極電壓上升和下降過程所對應(yīng)的IDS-VGS曲線并不重合，說明不同的柵極電壓變化過程對應(yīng)的溝道電流IDS不同，而傳統(tǒng)MOS場效應(yīng)晶體管并沒有這種現(xiàn)象，這種“順時針”的回滯現(xiàn)象可以歸因于柵極鐵電薄膜的極化效應(yīng)。發(fā)明人還進一步看到，柵極電壓下降時，只有當(dāng)柵極電壓小于2V時溝道才開始導(dǎo)通，而上升時只有當(dāng)柵極電壓大于4V時溝道才能夠被截至。這說明FeFET的閥值電壓不是唯一的，它與柵極電壓的變化過程即鐵電薄膜的極化過程相關(guān)聯(lián)。從圖4還可以得到，柵極電壓上升或者下降時的跨導(dǎo)均約為15nA/V；該器件的鐵電記憶窗口約為4V；在源漏電壓VDS＝0.1V下，讀柵極電壓VGS＝2V時，該FeFET的鐵電開關(guān)比約為100。。
圖5為單壁碳納米管材料鐵電場效應(yīng)晶體管的溝道電流-柵極電壓IDS-VDS輸出特性曲線。從圖中我們可以看到，當(dāng)VGS＝5V時，器件處于截至狀態(tài)；而當(dāng)VGS減小到2V時，器件開始導(dǎo)通。這與我們從圖4中得到的結(jié)論是相一致的。
1.存儲特性本發(fā)明采用與上述IDS-VDS特性測試同樣的測試設(shè)備和結(jié)構(gòu)，進行了器件存儲性能的測試。具體的方法是先在柵極上施加一寫柵極電壓，如6V，使柵極鐵電薄膜極化，撤除寫柵極電壓1分鐘后，當(dāng)該寫柵極電壓為0V時，在源漏電壓為0.1V的條件下，重復(fù)測試其溝道電流。我們發(fā)現(xiàn)，施加+6V或-6V的寫柵極電壓，分別得到了2nA的截止電流(對應(yīng)鐵電薄膜為“0”態(tài))或35nA的導(dǎo)通電流(對應(yīng)鐵電薄膜為“1”態(tài))，如圖4所示，表示存儲特性的數(shù)百個測量點分別聚集在“0”態(tài)和“1”態(tài)兩處。實際上，撤去寫柵極電壓數(shù)小時后，存儲性能測試仍給出相同的結(jié)果。這些說明該FeFET存儲器具有非破壞性讀取的功能，并且其開關(guān)特性具有一定保持力，即經(jīng)過較長時間，溝道電流仍能夠維持不變。綜上所述，本發(fā)明基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管實現(xiàn)了信息存儲和非破壞讀取的功能。利用一維半導(dǎo)體納米材料作為鐵電場效應(yīng)晶體管的導(dǎo)電通道，制作了基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管存儲器，克服一般鐵電場效應(yīng)晶體管存儲器界面特性差的缺點，同時采用“自下而上”的納器件制備方法，簡化了制作工藝，并且給予器件更高潛在的集成度。鑒于一維半導(dǎo)體納米材料具有完美的結(jié)構(gòu)和優(yōu)異的力、熱、電學(xué)性能，這種FeFET存儲器將會有更優(yōu)越的應(yīng)用性能。
權(quán)利要求
1.一種基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管，其特征在于，該鐵電場效應(yīng)晶體管由襯底(1)和沉積在其上的鐵電材料薄膜作為柵區(qū)(2)，以及源區(qū)(3)、漏區(qū)(5)和位于源區(qū)(3)和漏區(qū)(5)之間的一維半導(dǎo)體納米材料導(dǎo)電通道(4)組成，源區(qū)(3)和漏區(qū)(5)均為幾十納米厚的金屬膜，在制作源區(qū)(3)和漏區(qū)(5)之前，一維半導(dǎo)體納米材料被均勻地布散在柵區(qū)(2)上，其中柵區(qū)(2)為鐵電材料薄膜層，與硅襯底同時作為柵極。
2.如權(quán)利要求1所述的基于一維半導(dǎo)體納米材料的場效應(yīng)晶體管，其特征在于，所述襯底(1)由重摻雜的硅片或鉑硅基片制成或其它材料；所述柵區(qū)由鐵電材料薄膜制成。
3.如權(quán)利要求1所述的基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管，其特征在于，所述源區(qū)(3)和漏區(qū)(5)的金屬膜均為由2納米厚的鈦金屬和20納米厚的金金屬層構(gòu)成的雙層膜。
4.如權(quán)利要求1所述的基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管，其特征在于，所述一維半導(dǎo)體納米材料為半導(dǎo)體納米管或納米線或納米帶。
5.如權(quán)利要求1-3中任一項所述的基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管，其特征在于，所述鐵電材料薄膜可為鈦酸鋇(BTO)、鈦酸鋯鉛(PZT)、鉭酸鍶鉍(SBT)、鈦酸鉍鑭(BLT)材料中任意一種。
6.根據(jù)權(quán)利要求1所述的基于一維半導(dǎo)體納米材料的鐵電場效應(yīng)晶體管的制備方法，其具體步驟如下(1)清洗基片，以用作襯底(2)在基片上沉積鐵電材料薄膜；(3)在鐵電薄膜上所需部分布散一維半導(dǎo)體納米材料；(4)在基片上和半導(dǎo)體納米材料上涂布光刻膠，通過光刻形成了源/漏區(qū)的光刻圖形，(5)在光刻圖形上鍍上金屬膜，再清洗掉光刻膠，得到源/漏電極；(6)最后將器件在氮氣或氬氣下退火。
7.如權(quán)利要求5所述的制備方法，其特征在于，步驟(5)光刻時源漏電極相距300納米到2微米。
8.如權(quán)利要求5所述的制備方法，其特征在于，步驟(6)退火的溫度為350-400℃。
9.如權(quán)利要求5所述的制備方法，其特征在于，其中一維半導(dǎo)納米材料為半導(dǎo)體納米管或納米線或納米帶。
10.如權(quán)利要求5-9中任一項所述的制備方法，其特征在于，所述鐵電材料薄膜可為鈦酸鋇(BTO)、鈦酸鋯鉛(PZT)、鉭酸鍶鉍(SBT)、鈦酸鉍鑭(BLT)材料中任意一種。
全文摘要
本發(fā)明公開了一種采用一維半導(dǎo)體納米材料替代硅材料作為導(dǎo)電通道的鐵電場效應(yīng)晶體管及其制備方法。該鐵電場效應(yīng)晶體管由襯底(1)和沉積在其上的柵區(qū)(2)，以及源區(qū)(3)、漏區(qū)(5)和位于源區(qū)(3)和漏區(qū)(5)之間的一維半導(dǎo)體納米材料導(dǎo)電通道(4)組成，源區(qū)(3)和漏區(qū)(5)均為幾十納米厚的金屬層，在制作源區(qū)(3)和漏區(qū)(5)之前，一維半導(dǎo)體納米材料被均勻地布散在柵區(qū)(2)上，柵區(qū)(2)為鐵電材料薄膜層。其是一種在斷電時不會丟失信息的非易失存儲器，它除了具有鐵電隨機存儲器的高密度、高速度、低功耗和抗輻射等優(yōu)點，還具有非破壞性讀出以及結(jié)構(gòu)更加簡單緊湊的特點。同時，該種鐵電場效應(yīng)晶體管制作工藝簡單，并且給予器件更高潛在的集成度。
文檔編號H01L21/336GK101075636SQ20071009932
公開日2007年11月21日 申請日期2007年5月16日 優(yōu)先權(quán)日2007年5月16日
發(fā)明者王恩哥, 符汪洋, 白雪冬 申請人:中國科學(xué)院物理研究所