專利名稱：?jiǎn)尉w隨機(jī)存取存儲(chǔ)單元、存儲(chǔ)器裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明相關(guān)于半導(dǎo)體存儲(chǔ)器并且特別相關(guān)于一種沒有接面(junction)漏電的單晶體隨機(jī)存取存儲(chǔ)器(1T-RAM)。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器是根據(jù)提供的數(shù)據(jù)儲(chǔ)存類型以及數(shù)據(jù)存取機(jī)制類型來做分類的，而主要?dú)w類在下列兩個(gè)大項(xiàng)非揮發(fā)性存儲(chǔ)器以及可擦寫存儲(chǔ)器。非揮發(fā)性存儲(chǔ)器通常又稱為只讀存儲(chǔ)器。通常來說，只讀存儲(chǔ)器在電源供應(yīng)器電壓關(guān)閉時(shí)仍然可以將數(shù)據(jù)保存。而只讀存儲(chǔ)器相關(guān)于存取機(jī)制分為以下幾類(1)屏蔽程序(mask programmed)只讀存儲(chǔ)器。存儲(chǔ)器需要的內(nèi)容在加工時(shí)就被程序完畢；(2)可程序只讀存儲(chǔ)器。被需要的內(nèi)容由燒掉內(nèi)部相接裝置，例如保險(xiǎn)絲，來做一次性的永久寫入；(3)可抹除可程序化只讀存儲(chǔ)器(erasable PROM，EPROM)。數(shù)據(jù)以電荷方式被存在隔離柵(isolated gate)電容里(又稱漂浮柵floating gate)，數(shù)據(jù)會(huì)因?qū)⒖沙绦蛑蛔x存儲(chǔ)器暴露在紫外光中而抹除；以及(4)電子可抹除可程序化只讀存儲(chǔ)器(electrically erasable PROM，EEPROM)，又稱閃存(flash memory)。電子可抹除可程序化只讀存儲(chǔ)器也是利用漂浮存儲(chǔ)器的概念。數(shù)據(jù)可以經(jīng)由施加適當(dāng)?shù)碾妷涸诳赡ǔ沙绦蚧蛔x存儲(chǔ)器上來做再程序動(dòng)作。閃存是一個(gè)在移動(dòng)應(yīng)用上有顯著功效的數(shù)據(jù)儲(chǔ)存裝置。
可擦寫存儲(chǔ)器又被稱為隨機(jī)存取存儲(chǔ)器(random accessmemory)。以數(shù)據(jù)存取機(jī)制的觀點(diǎn)來看分為兩個(gè)主要大類(1)靜態(tài)隨機(jī)存取存儲(chǔ)器(static RAM)，其中的數(shù)據(jù)只要電流供應(yīng)便能持續(xù)保存；以及(2)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic RAM)，其中數(shù)據(jù)儲(chǔ)存在電容上而需要周期性的更新(refresh)。
在一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器中，被讀/寫的存儲(chǔ)器數(shù)據(jù)被存在由六個(gè)晶體管組成的格(cell)中。這種型態(tài)的存儲(chǔ)器快速而且消耗少量定功率。主要的缺點(diǎn)為一靜態(tài)隨機(jī)存取存儲(chǔ)單元占用一個(gè)很大量的半導(dǎo)體空間。這個(gè)問題在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中被解決了。
在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中，二進(jìn)制數(shù)據(jù)被以一個(gè)電容中的一個(gè)電荷的方式所儲(chǔ)存。該存儲(chǔ)單元包括一個(gè)儲(chǔ)存電容以及一個(gè)存取晶體管，如圖1所示。
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器有兩個(gè)基礎(chǔ)的特點(diǎn)。一個(gè)特點(diǎn)是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元比一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元占用一很小量的半導(dǎo)體空間。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的尺寸是以8F2計(jì)算，其中F是制程最小的尺寸。當(dāng)F＝0.2μm，其尺寸為0.32μm2。另一個(gè)特點(diǎn)是儲(chǔ)存電荷在電容中并不需要消耗定功率。
然而以電容中電荷方式儲(chǔ)存的數(shù)據(jù)只能維持一段有限制的時(shí)間，因?yàn)槁╇娏髯詈髸?huì)將電荷移除或把值修改掉。因此動(dòng)態(tài)存儲(chǔ)格在數(shù)據(jù)發(fā)生非預(yù)期的更動(dòng)前，需要做一個(gè)周期性的儲(chǔ)存數(shù)據(jù)更新動(dòng)作。
典型的儲(chǔ)存電容包括一個(gè)20～50fF的值。假設(shè)一個(gè)儲(chǔ)存電容充飽電的電壓是V＝2.5V，而其漏電流是I＝40pA，那么將電容C＝20fF放電到啟始電壓一半的時(shí)間會(huì)大約是t＝(1/2)×C×V/I＝(1/2)×20×10-15×2.5/40×10-12＝0.625ms因此每個(gè)存儲(chǔ)單元必須在大約每半個(gè)微秒的時(shí)間被更新一次。這需要附加的更新電路。
圖2A至圖2D是描繪一個(gè)美國專利號(hào)碼6229747中揭露的半導(dǎo)體存儲(chǔ)器裝置及信號(hào)的自動(dòng)更新(self-refresh)裝置的方塊圖。參考圖2A，自動(dòng)更新狀態(tài)(state)控制單元21接收一個(gè)自動(dòng)更新命令信號(hào)selfreq而且為響應(yīng)該信號(hào)，傳送一個(gè)包括一個(gè)預(yù)先決定寬度的脈沖波的自動(dòng)更新狀態(tài)信號(hào)sref給自動(dòng)更新控制單元214以及自動(dòng)更新要求控制單元24。
漏電流監(jiān)視單元210監(jiān)視在存儲(chǔ)單元里的漏電流，并且根據(jù)該監(jiān)視結(jié)果將一個(gè)更新有效信號(hào)clm-req送給自動(dòng)更新控制單元214。該漏電流監(jiān)視單元210包括總共四個(gè)格漏電監(jiān)視電路(cellleakage circuit)，如圖2B所示，每一個(gè)存儲(chǔ)庫(bank)有一個(gè)格漏電監(jiān)視電路，并且以或門(or gate)裝置邏輯處理每個(gè)格漏電監(jiān)視電路的輸出clm-req0～clm-req3來產(chǎn)生最后的更新有效信號(hào)clm-req。
在圖2B中，DWL以及DBL分別是一個(gè)格漏電監(jiān)視電路格中的字符線(word line)以及位元線(bit line)，而opctl是一個(gè)控制格漏電監(jiān)視電路中積分器(integrator)的信號(hào)。
如果在一個(gè)或多個(gè)格漏電流監(jiān)視電路中的格更新信號(hào)clm-req0～clm-req3中一個(gè)或多個(gè)的信號(hào)到達(dá)高狀態(tài)，漏電流監(jiān)視單元210中的更新有效信號(hào)clm-req會(huì)到達(dá)高狀態(tài)，并且其信號(hào)發(fā)出到自動(dòng)更新控制單元214。漏電流監(jiān)視控制單元212是由有效的更新有效信號(hào)clm-req所控制，并且輸出所有漏電監(jiān)視信號(hào)DWL，DBL，opctl來讓有效的更新有效信號(hào)clm-req變回?zé)o效。如圖2C中所示，漏電流監(jiān)視控制單元212包括脈沖波產(chǎn)生單元212-1以及漏電監(jiān)視控制信號(hào)產(chǎn)生單元212-2。
如果來自漏電流監(jiān)視單元210高準(zhǔn)位的更新有效信號(hào)clm-req(如圖2D所示)輸入脈沖波產(chǎn)生單元212-1，該有效信號(hào)clm-req將會(huì)與在延遲單元212-3延遲的信號(hào)用與門(and gate)作邏輯結(jié)合。如此，脈沖波信號(hào)refsh_reg(如圖2D所示)輸入到漏電監(jiān)視控制信號(hào)產(chǎn)生單元212-2，并且使漏電監(jiān)視信號(hào)DWL，DBL，opctl變?yōu)橛行?，由此造成漏電監(jiān)視控制信號(hào)變成低準(zhǔn)位。
在圖2A中，自動(dòng)更新控制單元214用讓一個(gè)自動(dòng)更新信號(hào)new-sref有效的方式來使環(huán)震蕩器(ring oseillator)22變?yōu)橛行?。該自?dòng)更新信號(hào)new-sref因?yàn)椴僮饔谧詣?dòng)更新模式(更新有效信號(hào)clm-req為有效)以及自動(dòng)更新狀態(tài)信號(hào)sref有效而變?yōu)橛行?。自?dòng)更新控制單元214在收到D正反器216(D flip-flop)來的終止信號(hào)term_req時(shí)使自動(dòng)更新信號(hào)new-sref變?yōu)闊o效。相對(duì)的，環(huán)震蕩器22被停止作用直到來自漏電流監(jiān)視單元210的更新有效信號(hào)clm-req為有效為止。
環(huán)震蕩器22接收自動(dòng)更新信號(hào)new-sref并輸出一個(gè)有預(yù)先決定周期的脈沖波信號(hào)(周期1μS)給除頻器(frequencydevider)23。當(dāng)收到來自環(huán)震蕩器22的脈沖波，除頻器23制造一個(gè)信號(hào)f1μs包括一個(gè)新的脈沖波周期并且輸出到自動(dòng)更新要求狀態(tài)控制單元24。自動(dòng)更新要求狀態(tài)控制單元24結(jié)合自動(dòng)更新狀態(tài)控制單元21以及除頻器23的輸出，并且輸出一個(gè)包括一個(gè)預(yù)先定好周期值的自動(dòng)更新要求信號(hào)selfreq給內(nèi)部列有效(rowactive)控制單元2 。
內(nèi)部列有效控制單元25包括一格內(nèi)部地址計(jì)數(shù)器(圖上未表示)，并且利用自動(dòng)更新要求信號(hào)selfreq來使內(nèi)部列地址有效。
D正反器216被接到內(nèi)部列有效控制單元25最高的地址，并且當(dāng)最高地址的電位被改變時(shí)輸出信號(hào)term_req給自動(dòng)更新控制單元214來終止自動(dòng)更新。
雖然前述裝置包括防止數(shù)據(jù)被格漏電流所破壞的裝置，在存儲(chǔ)器中還是有需要占用特定空間的額外自動(dòng)更新電路。

發(fā)明內(nèi)容
本發(fā)明的內(nèi)容提供一個(gè)沒有接面漏電的單晶體隨機(jī)存取存儲(chǔ)單元。其中更新頻率被顯著地降低了。
為了達(dá)成上述以及其它本發(fā)明的內(nèi)容，本發(fā)明提出一個(gè)第一單晶體管隨機(jī)存取存儲(chǔ)單元，包括一個(gè)基底(substrate)、一個(gè)由一第一導(dǎo)電型(conductivity type)在基底中形成的阱區(qū)(well)耦接以接收一第一電壓、一個(gè)第一柵極(gate)形成于基底中并耦接到字符線、一個(gè)以第二種導(dǎo)電型在前述阱區(qū)中形成的摻雜(doped)區(qū)并形成在第一柵極的第一邊上且耦接到一位元線上、以及一個(gè)第二柵極形成在基底中以及第一柵極的第二邊上并耦接以接收一第二電壓，其中第二電壓施加于第二柵極形成一個(gè)反轉(zhuǎn)區(qū)在前述阱區(qū)中的第二柵極之下。
本發(fā)明所述的單晶體隨機(jī)存取存儲(chǔ)單元，第一及第二導(dǎo)電型分別為N型及P型。
本發(fā)明所述的單晶體隨機(jī)存取存儲(chǔ)單元，字符線被耦接以于該存儲(chǔ)單元不被選取時(shí)接收第二電壓并于該存儲(chǔ)單元被選取時(shí)接收一高于第一電壓的第三電壓。
本發(fā)明所述的單晶體隨機(jī)存取存儲(chǔ)單元，于第一柵極下的阱區(qū)中進(jìn)一步包括一溝道注入?yún)^(qū)。
本發(fā)明另提供一個(gè)第二種單晶體隨機(jī)存取存儲(chǔ)單元，包括一個(gè)基底、一個(gè)由一第一導(dǎo)電型在基底中形成的阱區(qū)耦接以接收一第一電壓、一個(gè)第一柵極形成于基底中并耦接到字符線、一個(gè)以第二種導(dǎo)電型在前述阱區(qū)中形成的第一摻雜區(qū)并形成在第一柵極的第一邊上且耦接到一位元線上、一個(gè)第二柵極形成在基底中以及第一柵極的第二邊上并耦接以接收一第二電壓，其中第二電壓施加于第二柵極并在第二柵極之下的前述阱區(qū)中形成一個(gè)反轉(zhuǎn)區(qū)； 以及一個(gè)以第一種導(dǎo)電型在前述阱區(qū)中形成的第二摻雜區(qū)在前述阱區(qū)中的第二柵極之下，其濃度低于阱區(qū)中的摻雜濃度。
本發(fā)明再提供一個(gè)第一種存儲(chǔ)器裝置，包括一個(gè)多個(gè)的存儲(chǔ)單元，其中數(shù)據(jù)經(jīng)由位元線由字符線的控制信號(hào)讀取以及寫入到個(gè)別的存儲(chǔ)單元中。個(gè)別的存儲(chǔ)單元包括一個(gè)基底、一個(gè)由一第一導(dǎo)電型在基底中形成的阱區(qū)耦接以接收一第一電壓、一個(gè)第一柵極形成于基底中并耦接到字符線、一個(gè)以第二種導(dǎo)電型在前述阱區(qū)中形成的摻雜區(qū)并形成在第一柵極的第一邊上且耦接到一位元線上、以及一個(gè)第二柵極形成在基底中以及第一柵極的第二邊上并耦接以接收一第二電壓，其中第二電壓施加于第二柵極形成一個(gè)反轉(zhuǎn)區(qū)在前述阱區(qū)中的第二柵極之下。
本發(fā)明又提供一個(gè)第一種存儲(chǔ)器裝置，包括一個(gè)多個(gè)的存儲(chǔ)單元，其中數(shù)據(jù)經(jīng)由位元線由字符線的控制信號(hào)讀取以及寫入到個(gè)別的存儲(chǔ)單元中。個(gè)別的存儲(chǔ)單元包括一個(gè)基底、一個(gè)由一第一導(dǎo)電型在基底中形成的阱區(qū)耦接以接收一第一電壓、一個(gè)第一柵極形成于基底中并耦接到字符線、一個(gè)以第二種導(dǎo)電型在前述阱區(qū)中形成的第一摻雜區(qū)并形成在第一柵極的第一邊上且耦接到一位元線上、一個(gè)第二柵極形成在基底中以及第一柵極的第二邊上并耦接以接收一第二電壓，其中第二電壓施加于第二柵極并在第二柵極之下的前述阱區(qū)中形成一個(gè)反轉(zhuǎn)區(qū)；以及一個(gè)以第一種導(dǎo)電型在前述阱區(qū)中形成的第二摻雜區(qū)在前述阱區(qū)中的第二柵極之下，其濃度低于阱區(qū)中的摻雜濃度。
本發(fā)明進(jìn)而提供一制造單晶體隨機(jī)存取存儲(chǔ)單元的方法，包括下列步驟提供一基底；由第一導(dǎo)電型在基底中形成一阱區(qū)；于基底上形成一第一柵極及一第二柵極，并且使第二柵極位于第一柵極的第一邊上；以及由第二導(dǎo)電型在阱區(qū)中形成一摻雜區(qū)，其位于第一柵極的第二邊上。
本發(fā)明所述的制造單晶體隨機(jī)存取存儲(chǔ)單元的方法，第一及第二導(dǎo)電型分別為N型及P型。
本發(fā)明還提供制造一種單晶體隨機(jī)存取存儲(chǔ)單元的方法。在這種應(yīng)用中，多種實(shí)施例的其中一種方法可廣泛的總結(jié)為提供一個(gè)基底、在基底中形成一個(gè)以一第一導(dǎo)電型為材料的阱區(qū)、應(yīng)用一電壓Vt注入阱區(qū)中形成一低Vt(閾值電壓)裝置、制造第一及第二柵極在基底上，其中第二柵極位于低Vt裝置上方而且該低Vt裝置位于第一柵極的第一邊上、以及在前述阱區(qū)中形成一個(gè)以一第二導(dǎo)電型為材料的摻雜區(qū)，其位于第一柵極的第二邊上。
本發(fā)明提供了一個(gè)沒有接面漏電的單晶體隨機(jī)存取存儲(chǔ)單元，其中更新頻率被顯著的降低。儲(chǔ)存點(diǎn)被以一個(gè)自然裝置或低Vt裝置型態(tài)注入。沒有實(shí)質(zhì)上的接面在儲(chǔ)存點(diǎn)上所以沒有接面漏電流產(chǎn)生。因此，保存數(shù)據(jù)的更新動(dòng)作的頻率得以降低。


本發(fā)明透過后附詳細(xì)說明的圖示將會(huì)比較容易全盤了解，其僅為圖解之用而非將本發(fā)明限制于圖示范圍。
圖1表示一傳統(tǒng)存儲(chǔ)單元包括一儲(chǔ)存電容以及一存取晶體管；圖2A至圖2D表示一傳統(tǒng)半導(dǎo)體存儲(chǔ)裝置中的自動(dòng)更新裝置及信號(hào)的方塊圖；圖3是一個(gè)表示根據(jù)一個(gè)本發(fā)明提出實(shí)施例的存儲(chǔ)器裝置的方塊圖；圖4表示一在陣列中，根據(jù)本發(fā)明第一個(gè)提出的實(shí)施例的存儲(chǔ)單元的側(cè)面視圖；圖5表示一在陣列中，根據(jù)本發(fā)明第二個(gè)提出的實(shí)施例的存儲(chǔ)單元的側(cè)面視圖；圖6表示一在陣列中，根據(jù)本發(fā)明第三個(gè)提出的實(shí)施例的存儲(chǔ)單元的側(cè)面視圖；圖7表示一在陣列中，根據(jù)本發(fā)明第四個(gè)提出的實(shí)施例的存儲(chǔ)單元的側(cè)面視圖；圖8A至圖8C中是表示根據(jù)本發(fā)明提出的一個(gè)實(shí)施例中單晶體存儲(chǔ)單元的制作過程的一系列視圖方塊；
圖9A至圖9C中是表示根據(jù)本發(fā)明提出的另一個(gè)實(shí)施例中單晶體存儲(chǔ)單元的制作過程的一系列視圖方塊；圖10A及圖10B表示圖4中存儲(chǔ)器圖操作的方塊圖。
具體實(shí)施例方式
本發(fā)明揭露應(yīng)用一種沒有接面漏電流的存儲(chǔ)器元件的系統(tǒng)及方法。為容易描述本發(fā)明的系統(tǒng)，一個(gè)可利用來實(shí)現(xiàn)該存儲(chǔ)器裝置的系統(tǒng)范例將以圖例解說。雖然該系統(tǒng)被詳述于后，但請(qǐng)察知該系統(tǒng)僅為圖標(biāo)之用，而且可以在不更動(dòng)本發(fā)明的概念內(nèi)進(jìn)行各種合理的修改。在該范例系統(tǒng)被詳述之后，會(huì)有一個(gè)該系統(tǒng)的操作范例說明該系統(tǒng)如何避免接面漏電電流。
更詳細(xì)的參考圖示，圖3是一個(gè)表示根據(jù)一個(gè)本發(fā)明提出實(shí)施例的存儲(chǔ)器裝置的方塊圖。該存儲(chǔ)器裝置通常包括一個(gè)由存儲(chǔ)單元的行(column)及列(row)所組成的陣列(array)33、一個(gè)行譯碼器31透過位元線341耦接到陣列33的存儲(chǔ)單元、以及一個(gè)列譯碼器32透過字符線345耦接到陣列33的存儲(chǔ)單元。該列譯碼器32可以在寫入、讀取及更新動(dòng)作時(shí)選擇陣列33的一字符線345。該列譯碼器32接收一個(gè)地址及一個(gè)列允許(row enable)信號(hào)。當(dāng)列允許信號(hào)發(fā)出時(shí)，列譯碼器32可以讓對(duì)應(yīng)該接收到的地址的字符線345為有效。行譯碼器31可以在寫入及讀取動(dòng)作時(shí)選擇陣列33的一位元線341。行譯碼器31接收一個(gè)地址及一個(gè)行允許信號(hào)。當(dāng)行允許信號(hào)發(fā)出時(shí)，行譯碼器31可以讓對(duì)應(yīng)該接收到的地址的位元線341為有效。
圖4表示一個(gè)在陣列中，根據(jù)本發(fā)明第一個(gè)提出的實(shí)施例的存儲(chǔ)單元。該格包括P型基底40、N型阱區(qū)41、轉(zhuǎn)換柵42、P型源/漏摻雜區(qū)43、多晶(poly)柵(極板)44、以及淺溝隔離(shallowtrench isolation，STI)46。N型阱區(qū)41形成于P型基底40中并耦接以接收電壓Vdd。轉(zhuǎn)換柵42形成于P型基底40之上且耦接到字符線345的其中之一(如圖3中所示)。P型源/漏摻雜區(qū)43形成于N型阱區(qū)41之中以及轉(zhuǎn)換柵42的一邊上，且耦接到位元線341的其中之一(如圖3中所示)。多晶柵44形成于P型基底40之上及轉(zhuǎn)換柵42的另一邊上，并耦接以接收電壓VBB。電壓VBB施加于多晶柵44并形成一反轉(zhuǎn)區(qū)在多晶柵44下的N型阱區(qū)41中。因此，反轉(zhuǎn)區(qū)作為一個(gè)儲(chǔ)存點(diǎn)的功能保留數(shù)據(jù)存儲(chǔ)的電荷。因?yàn)闆]有實(shí)際的P型/N型接面在儲(chǔ)存點(diǎn)以及N型阱區(qū)41之間，沒有接面漏電會(huì)產(chǎn)生。進(jìn)一步地，字符線345在存儲(chǔ)格被選取時(shí)被耦接接收電壓VBB并且當(dāng)存儲(chǔ)格不被選取時(shí)被耦接接收高于電壓Vdd的電壓Vpp。
圖10A及圖10B表示圖4中存儲(chǔ)器圖操作的方塊圖。如圖10A中所示，當(dāng)轉(zhuǎn)換柵42接收電壓VPP(存儲(chǔ)單元不被選取時(shí))，多數(shù)的載流子(空穴)被從轉(zhuǎn)換柵42之下的位置排開，如此可避免反轉(zhuǎn)層中保持的數(shù)據(jù)位元被經(jīng)由位元線48讀取。另一方面，如圖10B所示，當(dāng)轉(zhuǎn)換柵42接收電壓VBB時(shí)(存儲(chǔ)單元被選取時(shí))，反轉(zhuǎn)層延展經(jīng)過轉(zhuǎn)換柵42之下來到源極區(qū)43，如此可以經(jīng)由位元線48讀取數(shù)據(jù)位元。如此在轉(zhuǎn)換柵42之下完成一個(gè)動(dòng)態(tài)的溝道長度而不需要額外的漏極摻雜區(qū)在N型阱區(qū)41之中。
圖5表示在陣列中，根據(jù)本發(fā)明第二個(gè)提出的實(shí)施例的存儲(chǔ)單元。該格包括P型基底50、N型阱區(qū)51、轉(zhuǎn)換柵52、P型源/漏摻雜區(qū)53、多晶(poly)柵(極板)54、以及淺溝隔離(shallowtrench isolation，STI)56。N型阱區(qū)51形成于P型基底50中并耦接以接收電壓Vdd。轉(zhuǎn)換柵52形成于P型基底50之上且耦接到字符線345的其中之一。P型源/漏摻雜區(qū)53形成于N型阱區(qū)51之中以及轉(zhuǎn)換柵52的一邊上，且耦接到位元線341的其中之一。多晶柵54形成于P型基底50之上及轉(zhuǎn)換柵52的另一邊上，并耦接以接收電壓VBB。電壓VBB施加于多晶柵54并形成一反轉(zhuǎn)區(qū)在多晶柵54下的N型阱區(qū)51中。因此，反轉(zhuǎn)區(qū)作為一個(gè)儲(chǔ)存點(diǎn)的功能保留數(shù)據(jù)存儲(chǔ)的電荷。因?yàn)闆]有實(shí)際的P型/N型接面在儲(chǔ)存點(diǎn)以及N型阱區(qū)51之間，沒有接面漏電會(huì)產(chǎn)生。進(jìn)一步地，字符線345在存儲(chǔ)格被選取時(shí)被耦接接收電壓VBB并且當(dāng)存儲(chǔ)格不被選取時(shí)被耦接接收高于電壓Vdd的電壓Vpp。另外，有一個(gè)注入?yún)^(qū)57在轉(zhuǎn)換柵52之下來幫助減少次臨界(sub-threshold)電流。
圖6表示在陣列中根據(jù)本發(fā)明第三個(gè)提出的實(shí)施例的存儲(chǔ)單元。該格包括P型基底60、N型阱區(qū)61、轉(zhuǎn)換柵62、P型源/漏摻雜區(qū)63、多晶(poly)柵(極板)64、低Vt裝置65、以及淺溝隔離(shallow trench isolation，STI)66。N型阱區(qū)61形成于P型基底60中并耦接以接收電壓Vdd。轉(zhuǎn)換柵62形成于P型基底60之上且耦接到字符線345的其中之一。P型源/漏摻雜區(qū)63形成于N型阱區(qū)61之中以及轉(zhuǎn)換柵62的一邊上，且耦接到位元線341的其中之一。多晶柵64形成于P型基底60之上及轉(zhuǎn)換柵62的另一邊上，并耦接以接收電壓VBB。低Vt裝置65由一個(gè)低Vt注入步驟形成并含一個(gè)約為零的臨界電壓。在這個(gè)實(shí)施例中，低Vt裝置65是一個(gè)在N型阱區(qū)61中的N型摻雜區(qū)。為消除可能形成于柵極62及64的空間之中的一個(gè)阻障(barrier)，N型摻雜區(qū)延伸到柵極62下方的位置。該N型摻雜區(qū)的濃度小于N型阱區(qū)61的摻雜濃度。電壓VBB施加于多晶柵64并形成一反轉(zhuǎn)區(qū)在多晶柵64下的N型阱區(qū)61中。因此，反轉(zhuǎn)區(qū)作為一個(gè)儲(chǔ)存點(diǎn)的功能保留數(shù)據(jù)存儲(chǔ)的電荷。因?yàn)闆]有實(shí)際的P型/N型接面在儲(chǔ)存點(diǎn)以及N型阱區(qū)61之間，沒有接面漏電會(huì)產(chǎn)生。進(jìn)一步地，字符線345在存儲(chǔ)格被選取時(shí)被耦接接收電壓VBB，并且當(dāng)存儲(chǔ)格不被選取時(shí)被耦接接收高于電壓Vdd的電壓Vpp。
圖7表示在陣列中根據(jù)本發(fā)明第三個(gè)提出的實(shí)施例的存儲(chǔ)單元。該格包括P型基底70、N型阱區(qū)71、轉(zhuǎn)換柵72、P型源/漏摻雜區(qū)73、多晶(poly)柵(極板)74、低Vt裝置75、以及淺溝隔離(shallow trench isolation，STI)76。N型阱區(qū)71形成于P型基底70中并耦接以接收電壓Vdd。轉(zhuǎn)換柵72形成于P型基底70之上且耦接到字符線345的其中之一。P型源/漏摻雜區(qū)73形成于N型阱區(qū)71之中以及轉(zhuǎn)換柵72的一邊上，且耦接到位元線341的其中之一。多晶柵74形成于P型基底70之上及轉(zhuǎn)換柵72的另一邊上，并耦接以接收電壓VBB。低Vt裝置75由一個(gè)低Vt注入步驟形成并含一個(gè)約為零的臨界電壓。在這個(gè)實(shí)施例中，低Vt裝置75是一個(gè)在N型阱區(qū)71中的N型摻雜區(qū)。為消除可能形成于柵極72及74的空間之中的一個(gè)阻障(barrier)，N型摻雜區(qū)延伸到柵極72下方的位置。該N型摻雜區(qū)的濃度小于N型阱區(qū)7的摻雜濃度。電壓VBB施加于多晶柵74并形成一反轉(zhuǎn)區(qū)在多晶柵74下的N型阱區(qū)71中。因此，反轉(zhuǎn)區(qū)作為一個(gè)儲(chǔ)存點(diǎn)的功能保留數(shù)據(jù)存儲(chǔ)的電荷。因?yàn)闆]有實(shí)際的P型/N型接面在儲(chǔ)存點(diǎn)以及N型阱區(qū)71之間，沒有接面漏電會(huì)產(chǎn)生。進(jìn)一步地，字符線345在存儲(chǔ)格被選取時(shí)被耦接接收電壓VBB，并且當(dāng)存儲(chǔ)格不被選取時(shí)被耦接接收高于電壓Vdd的電壓Vpp。另外，有一個(gè)注入?yún)^(qū)77在轉(zhuǎn)換柵72之下來幫助減少次臨界電流。
圖8A至圖8C中是表示根據(jù)本發(fā)明提出的一個(gè)實(shí)施例中單晶體存儲(chǔ)單元的制作過程的一系列視圖方塊。
如圖8A所示，提供了一個(gè)P型基底81。借由離子注入，一個(gè)N型阱區(qū)82形成于P型基底81中。接著，一個(gè)隔離區(qū)83形成于P型基底81中。該隔離區(qū)可以是一個(gè)淺溝隔離。
如圖8B所示，多晶硅層置放于P型基底81上并形成轉(zhuǎn)換柵85及多晶柵極86的形狀于P型基底81上。多晶柵極86位于轉(zhuǎn)換柵85的其中一邊上。
如圖8C所示，借由離子注入，一個(gè)P型源/漏摻雜區(qū)87形成于N型阱區(qū)82中及轉(zhuǎn)換柵85的另一邊上。
在一個(gè)替換的實(shí)施例中，一個(gè)溝道注入?yún)^(qū)(未表示，或如圖5的57)形成在轉(zhuǎn)換柵85之下，如此可幫助減少次臨界電流。
圖9A至圖9C中是表示根據(jù)本發(fā)明提出的另一個(gè)實(shí)施例中單晶體存儲(chǔ)單元的制作過程的一系列視圖方塊。
如圖9A所示，提供了一個(gè)P型基底91。借由離子注入，一個(gè)N型阱區(qū)92形成于P型基底91中。接著，一個(gè)隔離區(qū)93形成于P型基底91中。該隔離區(qū)可以是一個(gè)淺溝隔離。更進(jìn)一步，N型摻雜區(qū)94形成于N型阱區(qū)92中。
如圖9B所示，多晶硅層置放于P型基底91上并形成轉(zhuǎn)換柵95及多晶柵極96的形狀于P型基底91上。多晶柵極96位于轉(zhuǎn)換柵95的其中一邊以及N型摻雜區(qū)94之上。N型摻雜區(qū)94位于轉(zhuǎn)換柵95連接多晶柵極96的同一邊并延伸到在轉(zhuǎn)換柵下方的部分。
如圖9C所示，借由離子注入，一個(gè)P型源/漏摻雜區(qū)97形成于N型阱區(qū)92中及轉(zhuǎn)換柵95的另一邊上。
在一個(gè)額外的替換實(shí)施例中，一個(gè)溝道注入?yún)^(qū)(未表示，或如圖7的77)形成在轉(zhuǎn)換柵95之下，如此可幫助減少次臨界電流。
本發(fā)明提供了一個(gè)沒有接面漏電的單晶體隨機(jī)存取存儲(chǔ)單元，其中更新頻率被顯著的降低。儲(chǔ)存點(diǎn)被以一個(gè)自然裝置或低Vt裝置型態(tài)注入。沒有實(shí)質(zhì)上的接面在儲(chǔ)存點(diǎn)上所以沒有接面漏電流產(chǎn)生。因此，保存數(shù)據(jù)的更新動(dòng)作的頻率得以降低。
附圖中符號(hào)的簡(jiǎn)單說明如下11字符線12位元線
40、50、60、70、81、91基底41、51、61、71、82、92阱區(qū)42、44、52、54、62、64、72、7 4、85、86、95、96柵極46、56、66、76、83、93淺溝隔離區(qū)43、53、63、73、87、97P型摻雜區(qū)65、75、94N型摻雜區(qū)
權(quán)利要求
1.一單晶體隨機(jī)存取存儲(chǔ)單元，所述單晶體隨機(jī)存取存儲(chǔ)單元包括一基底；一由第一導(dǎo)電型在基底中形成的阱區(qū)耦接以接收第一電壓；一第一柵極形成于基底中并耦接到字符線；一以第二種導(dǎo)電型在前述阱區(qū)中形成的摻雜區(qū)，其形成在前述第一柵極的第一邊上且耦接到一位元線上；以及一第二柵極形成在基底中以及前述第一柵極的第二邊上并耦接以接收第二電壓，其中第二電壓施加于第二柵極并在第二柵極之下的前述阱區(qū)中形成一個(gè)反轉(zhuǎn)區(qū)。
2.根據(jù)權(quán)利要求1所述的單晶體隨機(jī)存取存儲(chǔ)單元，其特征在于第一及第二導(dǎo)電型分別為N型及P型。
3.根據(jù)權(quán)利要求1所述的單晶體隨機(jī)存取存儲(chǔ)單元，其特征在于字符線被耦接以于該存儲(chǔ)單元不被選取時(shí)接收第二電壓并于該存儲(chǔ)單元被選取時(shí)接收一高于第一電壓的第三電壓。
4.根據(jù)權(quán)利要求1所述的單晶體隨機(jī)存取存儲(chǔ)單元，其特征在于于第一柵極下的阱區(qū)中進(jìn)一步包括一溝道注入?yún)^(qū)。
5.一單晶體隨機(jī)存取存儲(chǔ)單元，所述單晶體隨機(jī)存取存儲(chǔ)單元包括一基底；一由第一導(dǎo)電型在基底中形成的阱區(qū)耦接以接收第一電壓；一第一柵極形成于基底中并耦接到字符線；一以第二種導(dǎo)電型在前述阱區(qū)中形成的第一摻雜區(qū)，其形成在前述第一柵極的第一邊上且耦接到一位元線上；一第二柵極形成在基底中以及前述第一柵極的第二邊上并耦接以接收第二電壓，其中第二電壓施加于第二柵極并在第二柵極之下的前述阱區(qū)中形成一個(gè)反轉(zhuǎn)區(qū)；以及一以第一種導(dǎo)電型在前述第二柵極下的前述阱區(qū)中形成的第二摻雜區(qū)，其摻雜濃度低于前述阱區(qū)中的摻雜濃度。
6.一存儲(chǔ)器裝置，所述存儲(chǔ)器裝置包括多個(gè)的存儲(chǔ)單元，其中數(shù)據(jù)透過被字符線控制的位元線讀取及寫入個(gè)別存儲(chǔ)單元，個(gè)別的存儲(chǔ)單元包括一基底；一由第一導(dǎo)電型在基底中形成的阱區(qū)耦接以接收第一電壓；一第一柵極形成于基底中并耦接到字符線；一以第二種導(dǎo)電型在前述阱區(qū)中形成的摻雜區(qū)，其形成在前述第一柵極的第一邊上且耦接到一位元線上；以及一第二柵極形成在基底中以及前述第一柵極的第二邊上并耦接以接收第二電壓，其中第二電壓施加于第二柵極并在第二柵極之下的前述阱區(qū)中形成一個(gè)反轉(zhuǎn)區(qū)。
7.一存儲(chǔ)器裝置，所述存儲(chǔ)器裝置包括多個(gè)的存儲(chǔ)單元，其中數(shù)據(jù)透過被字符線控制的位元線讀取及寫入個(gè)別存儲(chǔ)單元，個(gè)別的存儲(chǔ)單元包括一基底；一由第一導(dǎo)電型在基底中形成的阱區(qū)耦接以接收第一電壓；一第一柵極形成于基底中并耦接到字符線；一以第二種導(dǎo)電型在前述阱區(qū)中形成的第一摻雜區(qū)，其形成在前述第一柵極的第一邊上且耦接到一位元線上；一第二柵極形成在基底中以及前述第一柵極的第二邊上并耦接以接收第二電壓，其中第二電壓施加于第二柵極并在第二柵極之下的前述阱區(qū)中形成一個(gè)反轉(zhuǎn)區(qū)；以及一以第一種導(dǎo)電型在前述第二柵極下的前述阱區(qū)中形成的第二摻雜區(qū)，其摻雜濃度低于前述阱區(qū)中的摻雜濃度。
8.一制造單晶體隨機(jī)存取存儲(chǔ)單元的方法，包括下列步驟提供一基底；由第一導(dǎo)電型在基底中形成一阱區(qū)；于基底上形成一第一柵極及一第二柵極，并且使第二柵極位于第一柵極的第一邊上；以及由第二導(dǎo)電型在阱區(qū)中形成一摻雜區(qū)，其位于第一柵極的第二邊上。
9.根據(jù)權(quán)利要求8所述的制造單晶體隨機(jī)存取存儲(chǔ)單元的方法，其特征在于第一及第二導(dǎo)電型分別為N型及P型。
10.一制造單晶體隨機(jī)存取存儲(chǔ)單元的方法，包括下列步驟提供一基底；由第一導(dǎo)電型在基底中形成一阱區(qū)；在阱區(qū)中注入一低Vt注入?yún)^(qū)已形成一低Vt元件；于基底上形成一第一柵極及一第二柵極，并且使第二柵極位于第一柵極的第一邊上；以及由第二導(dǎo)電型在阱區(qū)中形成一摻雜區(qū)，其位于第一柵極的第二邊上。
全文摘要
本發(fā)明提供一單晶體隨機(jī)存取存儲(chǔ)單元、存儲(chǔ)器裝置及其制造方法，所述單晶體隨機(jī)存取存儲(chǔ)單元，包括一基底、一由第一導(dǎo)電型在基底中形成的阱區(qū)耦接以接收第一電壓、一第一柵極形成于基底中并耦接到字符線、一以第二種導(dǎo)電型在前述阱區(qū)中形成的摻雜區(qū)，其形成在前述第一柵極的第一邊上且耦接到一位元線上、以及一第二柵極形成在基底中以及前述第一柵極的第二邊上并耦接以接收第二電壓，其中第二電壓施加于第二柵極并在第二柵極之下的前述阱區(qū)中形成一個(gè)反轉(zhuǎn)區(qū)。本發(fā)明提供了一個(gè)沒有接面漏電的單晶體隨機(jī)存取存儲(chǔ)單元，其中更新頻率被顯著的降低。
文檔編號(hào)H01L27/10GK1707797SQ20051007505
公開日2005年12月14日 申請(qǐng)日期2005年6月8日 優(yōu)先權(quán)日2004年6月8日
發(fā)明者鄒宗成 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司