專利名稱：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器制造方法及結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體制造方法，尤其涉及一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制造方法。
背景技術(shù)：
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)是一種揮發(fā)性存儲(chǔ)器，其是用來(lái)儲(chǔ)存電腦中需頻繁存取的資料。典型的DRAM單元(cell)是由MOS晶體管與電容器構(gòu)成，其中晶體管的二源/漏極分別與電容器及位線電性連接。現(xiàn)行DRAM所用的電容器主要有兩種類型，其一為位置高于晶體管的堆疊式電容器(stacked capacitor)，其二則為位置低于晶體管的溝渠式電容器(trenchcapacitor)。
在采用溝渠式電容器的DRAM中，為降低晶體管的亞閾值電流(sub-threshold current)以增加儲(chǔ)存電極的資料保存能力，常常會(huì)提高起始電壓調(diào)整離子注入(VTimplantation)和/或口袋離子注入(pocket implantation)的劑量，其中口袋離子注入是用以在與位線電性連接的源/漏極旁形成口袋摻雜區(qū)。然而，此種作法將增大PN接面的電場(chǎng)梯度，致使接面漏電流增加，所以總漏電量還是無(wú)法有效降低。

發(fā)明內(nèi)容
本發(fā)明為解決現(xiàn)有技術(shù)存在的上述問(wèn)題，提出一種DRAM制造方法，該方法是在通道區(qū)中鄰接隔離區(qū)的部分形成型態(tài)與基底相同的摻雜區(qū)，以降低亞閾值電流。
本發(fā)明的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)制造方法基本上包括下列步驟。首先在基底上形成溝渠，再在每一個(gè)溝渠中形成電容器；接著在基底上定義出有源區(qū)；再在基底上形成字線，然后于每一有源區(qū)中形成二源/漏極區(qū)，再在基底上形成位線。其中，在任一有源區(qū)的第一側(cè)邊形成第一溝渠，其中的電容器與此有源區(qū)耦接，且在相鄰有源區(qū)的第二側(cè)邊形成第二溝渠，而此有源區(qū)與此第二溝渠為一字線所經(jīng)過(guò)，且此有源區(qū)中被字線覆蓋的區(qū)域作為一通道區(qū)。另外，一有源區(qū)中的二源/漏極區(qū)位于對(duì)應(yīng)的字線的兩側(cè)，且分別與一電容器及一位線電性連接。本發(fā)明的特征是在形成溝渠之后及定義有源區(qū)之前，進(jìn)行朝字線方向傾斜的離子注入步驟，以在基底中“即將形成該有源區(qū)的通道區(qū)”的區(qū)域邊緣形成一摻雜區(qū)，其摻雜型態(tài)與基底相同。
本發(fā)明還提供了一種DRAM的存儲(chǔ)器結(jié)構(gòu)，該結(jié)構(gòu)是由上述本發(fā)明的DRAM制造方法而得到的。此DRAM的存儲(chǔ)器結(jié)構(gòu)的特征在于其通道區(qū)的不與源/漏極區(qū)相鄰的邊緣部分有一摻雜區(qū)，此摻雜區(qū)的摻雜型態(tài)與基底相同，且其范圍大致局限在通道區(qū)內(nèi)。
由于本發(fā)明中一條字線通過(guò)相鄰有源區(qū)的第二側(cè)邊的溝渠的上方，且上述摻雜區(qū)是藉由通過(guò)該溝渠的傾斜離子注入而形成在該有源區(qū)的邊緣，所以此摻雜區(qū)可以自行對(duì)準(zhǔn)的方式形成在通道區(qū)中鄰接隔離區(qū)的部分。由于此摻雜區(qū)中的摻雜劑濃度較高，所以可抑制通道區(qū)的亞閾值電流；同時(shí)，如果此摻雜區(qū)較深，則更可發(fā)揮降低擊穿漏電(punch-through leakage)的功效。


為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施方式并結(jié)合附圖作詳細(xì)說(shuō)明圖1至8示出了本發(fā)明優(yōu)選實(shí)施方式的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的制造過(guò)程，其中圖1(c)，2(c)，7(c)分別為上視圖；圖1(A)，2(A)，7(A)為沿對(duì)應(yīng)附圖中的剖面線A-A′剖切的剖面圖；圖1(B)，2(B)，7(B)為沿對(duì)應(yīng)附圖中的剖面線B-B′剖切的剖面圖；圖7至8示出了本發(fā)明優(yōu)選實(shí)施方式的DRAM結(jié)構(gòu)。
附圖標(biāo)號(hào)說(shuō)明100 基底 102 墊氧化層104 硬掩膜層 110 溝渠112 外電極114 電容介電層116 內(nèi)電極117 電容器
118、118a 介電層、領(lǐng)介電層120傾斜離子注入 122 摻雜區(qū)124、126 導(dǎo)體層 128 隔離區(qū)130有源區(qū) 132 柵介電層134字線 136 頂蓋層138間隙壁 140 S/D離子注入142源/漏極區(qū) 144 絕緣層146位線接觸窗 148 位線具體實(shí)施方式
請(qǐng)參照?qǐng)D1至8，它們示出了本發(fā)明優(yōu)選實(shí)施方式的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器制造方法，其中圖1、2、7中圖標(biāo)中(C)的附圖分別為上視圖，圖標(biāo)(A)/(B)分別是相應(yīng)的圖(C)中沿對(duì)應(yīng)剖面線A-A′/B-B′剖切的剖面圖。
請(qǐng)參照?qǐng)D1(A)/(B)/(C)圖，首先提供一基底100，其例如為一P型單晶硅基底，再在其上形成墊氧化層102與硬掩膜層104，此硬掩膜層104的材料例如為氮化硅。接著，依序定義硬掩膜層104、墊氧化層102與基底100，以在基底100中形成多個(gè)溝渠110。這些溝渠110的排列方式是依照8F2折疊位線DRAM布局(eight F-square folded bit line DRAM layout)的規(guī)則，如授權(quán)于IBM的美國(guó)專利5,874,758號(hào)所披露的那樣。詳細(xì)地說(shuō)，每一個(gè)預(yù)定形成有源區(qū)130的區(qū)域皆為4對(duì)溝渠110所包圍，且每一對(duì)溝渠110也為4個(gè)預(yù)定形成有源區(qū)130的區(qū)域所包圍。另外，對(duì)每一個(gè)預(yù)定形成有源區(qū)130的區(qū)域而言，其在Y方向的兩對(duì)溝渠位于稍后將形成的字線134的正下方。
請(qǐng)繼續(xù)參照?qǐng)D1(A)/(B)，接著在溝渠110下段及底部的基底100的表層形成作為外電極112的摻雜區(qū)，再于溝渠110表面形成電容介電層114，然后以導(dǎo)體層116填滿溝渠110的下段，再除去未被導(dǎo)體層116覆蓋的電容介電層114。其中，外電極112中的摻雜劑例如為砷(As)，電容介電層114例如為氧化硅/氮化硅/氧化硅(ONO)復(fù)合層或氮化硅/氧化硅(NO)復(fù)合層，且導(dǎo)體層116作為電容器的內(nèi)電極，其材料例如為N型多晶硅。以導(dǎo)體層116填滿溝渠110下段的方法例如是先以導(dǎo)體材料完全填滿溝渠110，再回蝕除去溝渠下段以上的導(dǎo)體材料。另外，標(biāo)號(hào)128的虛線表示稍后將形成的隔離區(qū)128的輪廓。
請(qǐng)參照?qǐng)D2(A)/(B)/(C)，接著，在基底100上形成共形的介電層118，其方法例如是以O(shè)3及TEOS為反應(yīng)氣體的化學(xué)氣相沉積法，以形成氧化硅層。此介電層118是稍后將形成的領(lǐng)介電層(collar dielectric layer)的前身。接著，進(jìn)行朝Y軸傾斜的傾斜離子注入120，以經(jīng)由溝渠110的上段空間，在即將形成有源區(qū)130的區(qū)域的邊緣部分中正對(duì)溝渠110處形成摻雜區(qū)122，其摻雜型態(tài)與基底100相同，且摻雜劑濃度優(yōu)選介于1016至5×1018之間。由于圖2(A)中Y軸方向的兩對(duì)溝渠110位于稍后將形成的兩條字線134的下方，而為字線134所覆蓋的部分的有源區(qū)130即為通道區(qū)，所以上述摻雜區(qū)122以自行對(duì)準(zhǔn)的方式形成在基底100中即將形成通道區(qū)的區(qū)域的鄰接隔離區(qū)128的邊緣部分中。
請(qǐng)參照?qǐng)D3(A)/(B)，接著去除導(dǎo)體層116及硬掩膜層104上的介電層118，再于溝渠110中填入導(dǎo)體層124，暴露出部分介電層118，其材料例如為N型多晶硅。然后，去除高于導(dǎo)體層124的介電層118，即形成領(lǐng)介電層118a。
請(qǐng)參照?qǐng)D4(A)/(B)，接著在溝渠110中填入導(dǎo)體層126，其頂面在基底100的表面以下，且其材料例如為N型多晶硅。此導(dǎo)體層126用以使內(nèi)電極116能與稍后將形成的通過(guò)晶體管的源/漏極電性連接。
另外，雖然所述的傾斜離子注入步驟是在介電層118形成之后進(jìn)行，但亦可延至導(dǎo)體層126形成后再進(jìn)行，如圖5(A)/(B)中標(biāo)號(hào)520的箭頭所示。由于此時(shí)溝渠110幾乎被填滿，因而所形成的摻雜區(qū)522的深度小于所述的摻雜區(qū)122。
請(qǐng)參照?qǐng)D6(A)/(B)，接著在基底100中形成隔離區(qū)128，以定義出有源區(qū)130，其與溝渠110的相對(duì)位置已于前文中提及，故不再贅述。另外，由圖6(A)可見(jiàn)，用以降低亞閾值電流的摻雜區(qū)122形成在有源區(qū)130中鄰接隔離區(qū)128的部分。此隔離區(qū)128例如為淺溝渠隔離(STI)結(jié)構(gòu)，且材料通常為氧化硅，而在制作隔離區(qū)128所需的各熱步驟中，導(dǎo)體層126中的摻雜劑會(huì)擴(kuò)散到基底100中，而形成埋置導(dǎo)電帶(buried strap)129，如圖6(B)所示。
請(qǐng)參照?qǐng)D7(A)/(B)/(C)，接著在基底100上形成柵介電層132，再形成上有頂蓋層136的多條字線134，然后以頂蓋層136與字線134為掩膜進(jìn)行離子注入140，以形成源/漏極區(qū)142，其中位于同一有源區(qū)130上方的兩條字線134之間的源/漏極區(qū)142為一共源/漏極區(qū)，而此有源區(qū)130邊緣的兩個(gè)源/漏極區(qū)142各自與一埋置導(dǎo)電帶(buried strap)129連接，從而電性連接至對(duì)應(yīng)的內(nèi)電極116。接著，于頂蓋層136與字線134的側(cè)壁形成間隙壁138，其中頂蓋層136與間隙壁138的材料例如為氮化硅，其用以保護(hù)字線134，以免字線134在后續(xù)的位線接觸窗制造過(guò)程中被暴露出來(lái)。
請(qǐng)參照?qǐng)D8(A)/(B)，接著在基底100上方形成絕緣層144，以覆蓋所述各結(jié)構(gòu)，然后于絕緣層144中形成位線接觸窗146，并于絕緣層144上形成與位線接觸窗146連接的位線148。此處由于字線134上方及側(cè)壁分別有頂蓋層136與間隙壁138的保護(hù)，所以位線接觸窗146可以自行對(duì)準(zhǔn)的方式形成。
另外，圖7至8亦示出了本發(fā)明優(yōu)選實(shí)施方式的DRAM結(jié)構(gòu)。如圖7至8所示，此DRAM結(jié)構(gòu)為常用的8F2折疊位線埋置導(dǎo)電帶結(jié)構(gòu)(8F2foldedbit line buried strap structure，簡(jiǎn)稱BEST structure)，但其與現(xiàn)有的結(jié)構(gòu)相比，多了摻雜區(qū)122，此摻雜區(qū)122的摻雜型態(tài)與基底100相同。詳細(xì)地說(shuō)，此DRAM結(jié)構(gòu)包括基底100、有源區(qū)130、字線134、(共)源/漏極區(qū)142、接觸窗146、位線148，以及摻雜區(qū)122。基底100上有多個(gè)溝渠110，其中形成有由外電極112、電容介電層114與內(nèi)電極116所構(gòu)成的電容器。每一個(gè)有源區(qū)130的四個(gè)側(cè)邊各一對(duì)溝渠110，其中左右兩側(cè)的兩對(duì)溝渠110中各有一溝渠110中的電容器與此有源區(qū)130耦接，且前后的兩對(duì)溝渠110中的電容器與其他有源區(qū)130耦接(請(qǐng)見(jiàn)圖1)。另外，有源區(qū)130及其前后的兩對(duì)溝渠110是為二相鄰字線134所經(jīng)過(guò)，這些字線134的走向皆為第一方向。有源區(qū)130中被二字線134所覆蓋的區(qū)域作為二通道區(qū)，其中每一通道區(qū)的第一方面的兩個(gè)邊緣部分(即不與源/漏極區(qū)142相鄰的邊緣部分)各有一所述的摻雜區(qū)122。二字線134間的有源區(qū)130中有一共源/漏極區(qū)142，其與第二走向的位線148電性連接；二字線134外側(cè)的有源區(qū)130中則有二源/漏極區(qū)142，它們各與一電容器電性連接。
如上所述，請(qǐng)參照?qǐng)D7(C)，由于本發(fā)明在通道區(qū)(即有源區(qū)130中被字線134覆蓋的部分)鄰接隔離區(qū)128的部分形成摻雜型態(tài)與基底100相同的摻雜區(qū)122，所以可抑制通道區(qū)的亞閾值電流；同時(shí)，如果此摻雜區(qū)較深，其更可發(fā)揮降低擊穿漏電(punch-through leakage)的作用。舉例來(lái)說(shuō)，在介電層118形成后所形成的摻雜區(qū)122，其深度大于在導(dǎo)體層126形成后所形成的摻雜區(qū)522(圖5(A))，所以摻雜區(qū)122降低擊穿漏電的效果較佳。
除此之外，雖然所述的優(yōu)選實(shí)施方式中傾斜離子注入步驟最好在領(lǐng)介電層前身的介電層18形成后進(jìn)行(圖2(A))，或在溝渠中最上層的導(dǎo)體層126填入之后進(jìn)行(圖5(B))，但亦可在溝渠110形成后至介電層118形成前的任一時(shí)間點(diǎn)進(jìn)行，或在導(dǎo)體層124填入后到導(dǎo)體層126填入前進(jìn)行，只要控制傾斜離子注入的能量及角度，使摻雜劑能到達(dá)將形成通道區(qū)的區(qū)域的邊緣部分即可。
雖然本發(fā)明已以優(yōu)選實(shí)施方式披露如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不超出本發(fā)明的構(gòu)思和保護(hù)范圍的前提下，可作出各種改型與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)以所附的權(quán)利要求書所限定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器制造方法，包括在一基底上形成多個(gè)溝渠；在每一溝渠中形成一電容器；在所述基底上定義出多個(gè)有源區(qū)；在所述基底上形成多條字線；在每一有源區(qū)中形成二源/漏極區(qū)；以及在所述基底上形成多條位線；其中，在任一有源區(qū)的一第一側(cè)邊形成一第一溝渠，其中的電容器與該有源區(qū)耦接，且在相鄰有源區(qū)的一第二側(cè)邊形成一第二溝渠，而該有源區(qū)與所述第二溝渠為一字線所經(jīng)過(guò)，且該有源區(qū)中被所述字線覆蓋的區(qū)域作為一通道區(qū)；使一有源區(qū)中的二源/漏極區(qū)分別與一電容器及一位線電性連接；并且在形成所述溝渠之后及定義所述有源區(qū)之前，還包括進(jìn)行朝字線方向傾斜的離子注入步驟，以在所述基底中“即將形成所述有源區(qū)的所述通道區(qū)”的區(qū)域邊緣形成一摻雜區(qū)，該摻雜區(qū)的摻雜型態(tài)與所述基底相同。
2.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器制造方法，包括在一基底上形成多個(gè)溝渠；在每一溝渠中形成一電容器；在所述基底上定義出多個(gè)有源區(qū)；在所述基底上形成走向?yàn)榈谝环较虻亩鄺l字線；在每一有源區(qū)中形成二源/漏極區(qū)及一共源/漏極區(qū)；以及在所述基底上方形成走向?yàn)榈诙较虻亩鄺l位線；其中，在任一有源區(qū)的四個(gè)側(cè)邊各形成一對(duì)溝渠，其中所述第二方向上的兩對(duì)溝渠中各有一溝渠中的電容器與該有源區(qū)耦接，且所述第一方向的兩對(duì)溝渠中的電容器與其它有源區(qū)耦接，而該有源區(qū)及所述第一方向的兩對(duì)溝渠為相鄰二字線所經(jīng)過(guò)，且該有源區(qū)中被所述二字線所覆蓋的區(qū)域作為二通道區(qū)；使一有源區(qū)中的二源/漏極區(qū)各自與一電容器電性連接，且所述共源/漏極區(qū)與一位線電性連接；并且在形成所述溝渠之后及定義所述有源區(qū)之前，進(jìn)行朝所述第一方向傾斜的離子注入步驟，以便在所述基底中“即將形成所述有源區(qū)的所述二通道區(qū)”的區(qū)域邊緣形成共四個(gè)摻雜區(qū)，所述摻雜區(qū)的摻雜型態(tài)與所述基底相同。
3.如權(quán)利要求1或2所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制造方法，其中，所述在每一溝渠中形成一電容器的步驟包括在該溝渠下段的基底中形成一外電極；在該溝渠的側(cè)壁及底部形成一電容介電層；在該溝渠中填入一第一導(dǎo)體層；以及使所述第一導(dǎo)體層與對(duì)應(yīng)的一源/漏極區(qū)電性連接。
4.如權(quán)利要求3所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制造方法，其中，所述在每一溝渠中形成一電容器的步驟中，在該溝渠中填入一第一導(dǎo)體層之后還包括去除該溝渠下段以上的部分的所述第一導(dǎo)體層；在該溝渠下段以上的表面形成一領(lǐng)介電層；在所述第一導(dǎo)體層上形成一第二導(dǎo)體層，該第二導(dǎo)體層為所述領(lǐng)介電層所包圍；以及使所述第二導(dǎo)體層與對(duì)應(yīng)的所述源/漏極區(qū)電性連接。
5.如權(quán)利要求4所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制造方法，其中，所述離子注入步驟在所述領(lǐng)介電層形成之后進(jìn)行。
6.如權(quán)利要求5所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制造方法，其中，所述離子注入步驟在所述領(lǐng)介電層形成之后、且在所述第二導(dǎo)體層形成之前進(jìn)行。
7.如權(quán)利要求4所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制造方法，其中，在所述第二導(dǎo)體層形成之后，還包括在所述第二導(dǎo)體層上形成直接與對(duì)應(yīng)的有源區(qū)接觸的、由摻雜的半導(dǎo)體材料構(gòu)成的一第三導(dǎo)體層的步驟；以及使該第三導(dǎo)體層中的摻雜劑擴(kuò)散進(jìn)入所述有源區(qū)中形成與對(duì)應(yīng)的一源/漏極區(qū)連接的一埋置導(dǎo)電帶的步驟。
8.如權(quán)利要求7所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的制造方法，其中，所述離子注入步驟在所述第三導(dǎo)體層形成之后進(jìn)行。
9.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器結(jié)構(gòu)，包括一基底，其上有一溝渠；一電容器，位于該溝渠中；一有源區(qū)，位于所述基底上；一字線，位于所述基底上，并經(jīng)過(guò)所述有源區(qū)，而該有源區(qū)被該字線覆蓋的部分作為一通道區(qū)；二源/漏極區(qū)，位于該字線兩側(cè)的所述有源區(qū)中，且分別與所述電容器和一位線電性連接；以及摻雜型態(tài)與所述基底相同的一摻雜區(qū)，其位于所述通道區(qū)的不與所述源/漏極區(qū)相鄰的邊緣部分中，且該摻雜區(qū)的范圍大致局限在該通道區(qū)內(nèi)。
10.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器結(jié)構(gòu)，包括一基底，其上有多個(gè)溝渠；多個(gè)電容器，位于所述溝渠中；多個(gè)有源區(qū)，位于所述基底上；位于所述基底上走向?yàn)榈谝环较虻亩鄺l字線；多個(gè)源/漏極區(qū)與多個(gè)共源/漏極區(qū)，其中二源/漏極區(qū)與一共源/漏極區(qū)成一組位于一有源區(qū)中；位于所述基底上方走向?yàn)榈诙较虻亩鄺l位線；以及位于所述基底中摻雜型態(tài)與所述基底相同的多個(gè)摻雜區(qū)，其中，任一有源區(qū)的四個(gè)側(cè)邊各有一對(duì)溝渠，其中所述第二方向上的兩對(duì)溝渠中各有一溝渠中的電容器與該有源區(qū)耦接，而所述第一方向上的兩對(duì)溝渠中的電容器與其它有源區(qū)耦接；任一有源區(qū)及其第一方向上的兩對(duì)溝渠為二相鄰字線所經(jīng)過(guò)，而該有源區(qū)中被所述二字線所覆蓋的區(qū)域作為二通道區(qū)，其中每一通道區(qū)的所述第一方向上的兩個(gè)邊緣部分各有一所述的摻雜區(qū)；并且任一有源區(qū)中的所述二源/漏極區(qū)各與一電容器電性連接，且所述共源/漏極區(qū)與一位線電性連接。
11.如權(quán)利要求9或10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的結(jié)構(gòu)，其中，所述任一溝渠中的電容器包括位于該溝渠下段的所述基底中的一外電極；位于該溝渠的側(cè)壁及底部的一電容介電層；以及位于該溝渠中的第一導(dǎo)體層，該第一導(dǎo)體層與對(duì)應(yīng)的一源/漏極區(qū)電性連接。
12.如權(quán)利要求11所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的結(jié)構(gòu)，其中，所述電容器還包括一位于所述第一導(dǎo)體層以上的所述溝渠的側(cè)壁的領(lǐng)介電層；以及位于所述第一導(dǎo)體層上且為所述領(lǐng)介電層環(huán)繞的一第二導(dǎo)體層，所述第一導(dǎo)體層藉由所述第二導(dǎo)體層與所述對(duì)應(yīng)的源/漏極區(qū)電性連接。
13.如權(quán)利要求12所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的結(jié)構(gòu)，其中，所述電容器還包括一第三導(dǎo)體層與一埋置導(dǎo)電帶，該第三導(dǎo)體層位于所述領(lǐng)介電層與所述第二導(dǎo)體層上，并藉由所述埋置導(dǎo)電帶與所述對(duì)應(yīng)的源/漏極區(qū)電性連接。
全文摘要
本發(fā)明公開了一種具有溝渠式電容器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的制造方法及結(jié)構(gòu)。此DRAM制造方法是在通道區(qū)的鄰接隔離區(qū)的部分形成摻雜型態(tài)與基底相同的摻雜區(qū)，此摻雜區(qū)是由一傾斜離子注入步驟所形成，且此傾斜離子注入步驟是在電容器溝渠形成之后及有源區(qū)定義之前進(jìn)行，所述摻雜區(qū)穿過(guò)與通道區(qū)相鄰的電容器溝渠的上段，以自行對(duì)準(zhǔn)的方式注入基底中。
文檔編號(hào)H01L27/108GK1610098SQ20031010247
公開日2005年4月27日 申請(qǐng)日期2003年10月21日 優(yōu)先權(quán)日2003年10月21日
發(fā)明者李岳川, 陳賜龍 申請(qǐng)人:茂德科技股份有限公司